JPH04249932A - 折返し試験器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［発明の目的］

【０００１】

【産業上の利用分野】この発明は、例えば、マイクロ波
無線装置の自局折返し試験等に好適な折返し試験器の改
良に関する。

【０００２】

【従来の技術】第２図は、スペースダイバーシティ（Ｓ
Ｄ）受信方式の送受信設備に、従来の折返し試験器を適
用して、自局折返し試験を行う場合の構成を示すブロッ
ク図である。同図において、符号４で示されるのは送信
盤であり、この送信盤４は変調盤からの信号を増幅して
、空中線系へと送出するものである。また、符号７へは
主受信盤、符号８は副受信盤であり、これらの受信盤７
，８には平常運用時において、時間差を有する受信信号
が入力され、これらの入力信号は、それぞれの受信盤に
内蔵された遅延回路９によって時間差補正がかけられた
後、合成盤１０へと送出される。合成盤１０では、両受
信盤７，８の出力に対して同相合成等の処理を施し、こ
れを復調盤（図示せず）へと送出する。この様な送受信
設備に対し、自局折返し試験を行う場合には、図に示さ
れるように、折返し試験器１，減衰器５及び分配器６を
接続する。分配器１は、送信盤４の出力側に接続される
入力端子１ａと、この入力端子１ａからの送信信号周波
数を受信信号周波数に周波数変換して模擬受信信号を生
成する周波数変換器と、この周波数変換器と、この周波
数変換器から出力される模擬受信信号を外部へと出力す
る出力端子１ｂとを備える。ここで、この周波数変換器
は、送信信号周波数を送受無線周波数間隔（例えば１６
７Ｈｚ）だけシフトさせるための周波数を有するシフト
発振器３と、このシフト発振器３からの周波数と入力端
子１ａからの送信周波数とを混合する混合器２とから構
成されている。減衰器５は、折返し試験器１の出力端子
１ｂから得られる模擬受信信号を適当に減衰した後、こ
れを分配器６へと送出する。分配器６では、減衰器５か
ら得られる模擬受信信号を２系統に分配した後、これら
をそれぞれ前述した主受信盤７及び副受信盤８へと、等
長接続ケーブル１３，１３を介して送出する。しかしな
がら、この様な従来の折返し試験器１を用いた自局折返
し試験にあっては、１系統の模擬受信信号を分配器６に
より２系統に分配して各受信盤７，８へと供給するよう
にしているため、受信盤７，８に対しては時間差を有し
ない信号が供給されてしまい、その為合成器１０におい
て正常な動作が行われるためには、試験に先立ち、各受
信盤７，８に内蔵された遅延回路９，１０の遅延時間τ
１，τ２を同一の値に調整し直さねばならず、煩わしい
準備作業が必要になるという問題点があった。即ち、各
受信盤７，８内には、該当区間における主受信系と副受
信系間の伝搬路，空中線，フィーダ系総合の経路差を補
正するように固有の遅延時間τ１，τ２が設定されてい
るため、両受信盤７，８に対して時間差を有しない信号
が入力された場合には、これらの遅延時間τ１，τ２を
同一時間のものに設定し直せねばならないという問題点
があった。

【０００３】

【発明が解決しようとする課題】上述のように、従来の
折返し試験を用いた自局折返し試験にあっては、主受信
盤７及び副受信盤８に対して時間差のない信号が供給さ
れてしまうため、合成盤１０において正常な動作を保証
するためには、各受信盤７，８内の遅延回路においてそ
の遅延時間を同一とする準備作業が必要となり、試験所
要時間が増大するという問題点があった。

【０００４】この発明は、上述の問題点に鑑み成された
ものであり、その目的とするところはこの種のスペース
ダイバーシティ（ＳＤ）受信方式の送受信設備において
自局折返し試験を行う場合、試験時間の短縮化を可能と
する折返し試験器を提供することにある。 ［発明の構成］

【０００５】

【課題を解決するための手段】本発明は、送信盤の出力
側に接続されるべき入力端子と、前記入力端子から入力
される送信信号の周波数を受信信号周波数に周波数変換
して模擬受信信号を生成する周波数変換器と、前記周波
数変換器から出力される模擬受信信号を２系統に分配す
る分配器と、前記分配器で２系統に分配された模擬受信
信号をそれぞれ主受信盤及び副受信盤へと出力する第１
，第２の出力端子と、前記分配器と前記第１若しくは第
２の出力端子との間の信号ラインに介挿された遅延回路
とを具備することを特徴とするものである。

【０００６】

【作用】このような構成によれば、折返し試験器内に分
配器を設けるとともに、自局折返し用に遅延回路を内蔵
しているので、現地において装置本体の受信盤内の遅延
回路を入れ替えずとも、直ちに自局折返し試験を開始す
ることができる。

【０００７】

【実施例】第１図は、スペースダイバーシティ（ＳＤ）
受信方式の送受信設備に対し、本発明に係わる折返し試
験器を用いて自局折返し試験を行う場合の構成を示すブ
ロック図である。なお、同図において前記第２図の従来
例と同一構成部分については、同符号を付して説明は省
略する。

【０００８】同図に示されるように、この折返し試験器
１１は、送信盤４の出力側に接続されるべき入力端子１
１ａと、この入力端子１１ａから入力される送信信号の
周波数を受信信号周波数に周波数変換して模擬受信信号
を生成する周波数変換器（混合器２とシフト発振器３で
構成される）と、この周波数変換器から出力される模擬
受信信号を適当に減衰させる減衰器５と、この減衰器５
で適当に減衰された模擬受信信号を２系統に分配する分
配器６と、この分配器６で２系統に分配された模擬受信
信号をそれぞれ主受信盤７及び副受信盤８へと出力する
第１，第２の出力端子１１ｂ，１１ｃと、前記分配器６
と前記第１若しくは第２の出力端子１１ｂ，１１ｃとの
間の信号ラインに回送された遅延回路１２（または１４
）とを具備して構成されている。尚、この実施例におい
ては、減衰器５は外部端子１１ｄ，１１ｅとの間に外付
けが可能に成されている。

【０００９】以上の構成より成る折返し試験器によれば
、分配器６を内蔵することに加え、分配器６の出力ライ
ンのいずれかには、遅延回路１２または１４が回送され
るため、１系統の模擬受信信号を用いてはいるものの、
出力端子１１ｂ，１１ｃには適当な時間差をもった模擬
受信信号が得られる。

【００１０】従って、遅延回路１２の遅延時間τまたは
遅延回路１４の遅延時間τ´を適当に設定しておけば、
従来の自局折返し試験の場合のように、主受信板７，副
受信盤８内の遅延回路９における遅延時間τ１，τ２を
同一の値に調整せずとも、直ちに自局折返し試験を開始
することができる。

【００１１】この為、各端子１１ａ，１１ｂ及び１１ｃ
の接続を完了すれば、直ちに自局折返し試験に入ること
ができ、従来の試験の場合に比べ、その所要時間を大幅
に短縮することができる。また、特にこの実施例では、
減衰器５を外付けにして適当なものと交換が可能として
いる為、受信入力レベルの調整も自在に行うことが可能
となる。

【００１２】この様に以上の実施例によれば、折返し試
験器本体内に、分配器６及び減衰器１２（または１４）
を内蔵している為、試験開始に先立ち、主受信盤７，副
受信盤８内の遅延回路９を交換または調整することが不
要となり、この種の試験に要する所用時間を大幅に短縮
することができる。

【００１３】

【発明の効果】以上の実施例でも明らかなように、この
発明によれば、この種のスペースダイバーシティ（ＳＤ
）受信方式の送受信設備において自局折返し試験を行う
場合、試験時間の短縮化を可能とすることができる。

【図面の簡単な説明】

【図１】スペースダイバーシティ（ＳＤ）受信方式の送
受信設備に対し、本発明に係わる折返し試験器を用いて
自局折返し試験を行う場合の構成を示すブロック図。

【図２】スペースダイバーシティ（ＳＤ）受信方式の送
受信設備に、従来の折返し試験器を適用して、自局折返
し試験を行う場合の構成を示すブロック図。

【符号の説明】

２……混合器 ３…シフト発振器 ４…送信盤 ５…減衰器 ６…分配器 ７…主受信盤 ８…副受信盤 ９…遅延回路 １０…合成器 １１…折返し試験器 １２，１４…遅延回路 １３…等長接続ケ−ブル

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　送信盤の出力側に接続されるべき入力
   端子と、前記入力端子から入力される送信信号の周波数
   を受信信号周波数に周波数変換して模擬受信信号を生成
   する周波数変換器と、前記周波数変換器から出力される
   模擬受信信号を２系統に分配する分配器と、前記分配器
   で２系統に分配された模擬受信信号をそれぞれ主受信盤
   及び副受信盤へと出力する第１，第２の出力端子と、前
   記分配器と前記第１若しくは第２の出力端子との間の信
   号ラインに介挿された遅延回路とを具備することを特徴
   とする折返し試験器。