JPH04247571A - データベースレコード処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータ処理装置に関し、
特にデータベース処理に関するものである。

【０００２】

【従来の技術】データベース処理はデータ処理の分野に
おいて広く周知されているため産業的に重要なものであ
る。データベースはレコードの中に組織化されたデータ
の集合である。そのようなデータレコードにより及び又
はそのようなデータレコードを用いて実行されるコンピ
ユータ操作をデータベース処理という。データベース管
理プログラムはデータベースにアクセスしデータベース
を扱うために用いられるデータベース処理操作のパツケ
ージである。

【０００３】データベース処理は通常ソーテイング（分
類）及びマージング（組合せ）のような操作を含む。デ
ータ処理の分野においてソーテイングはエレメント又は
キーの昇順又は降順の再構成のことである。マージング
は２又は２以上の順序付リストからのエレメント又はキ
ーのインターリーブのことである。従来、ソーテイング
及びマージングはソフトウエアアルゴリズムにより実行
されており、長大なプロセツサ実行時間を必要とする。 大きなデータベースにおいてはプロセツサ実行時間は法
外となるため、ソフトウエアデータベース管理プログラ
ムの性能を著しく劣化させることになる。

【０００４】ソーテイング及びマージングのうち周知の
方法の１つは交換選択アルゴリズムによるものである。 交換選択はトーナメントツリーにおいて１つのキーを他
のキーに置き換えるプロセスである。交換選択型のマル
チウエイマージ（ｍｕｌｔｉｗａｙ　ｍｅｒｇｅ）の一
例を図１及び図２において説明する。

【０００５】図１はベースに１６個の外部ノード（ノー
ド１６〜３１）を有し、ツリー本体に１５個の内部ノー
ド（ノード１〜１５）を有する１６ウエイトーナメント
ツリーを示す。他のノード（ノード０）はツリーの頂に
付加されることにより当該トーナメントのチヤンピオン
を示す。はじめに外部ノードにキーが入れられる。図１
の内部ノードには、当該ツリーが最小のキーを選択する
トーナメントであるとして「勝者（ウイナー）」が入る
。

【０００６】交換選択法においてはウイニングキーがツ
リーを昇るとき、前のレベルでのトーナメントの敗者（
ルーザー）と入れ代わる。図２は図１のツリーを勝者（
ウイナー）ではなく敗者（ルーザー）で表したものであ
る。また図２のツリーにおいては次のキー「Ｋ」が外部
ノード１９において前のチヤンピオンキー「Ａ」に入れ
代わつている。外部ノード（１６〜３１）に順序付キー
リストが入ると、新しいトーナメントチヤンピオンを決
定するためにツリーの新しい状態を決定するには新しい
「Ｋ」をキー「Ｃ」、「Ｂ」、「Ｄ」、「Ｅ」を比較す
るだけで良い。

【０００７】図１及び図２より交換選択法はトーナメン
トチヤンピオンの決定に４サイクルの比較が必要なこと
が理解できる。例えば、外部ノード１９の「Ｋ」が当該
トーナメント（図２に示す）に入る次のキーである場合
、４サイクルの比較は以下のようにして進められる。 １．「Ｋ」（ノード１９）が「Ｃ」（ノード９）と比較
される。 「Ｋ」は敗けであるからノード９は「Ｃ」となる。 勝者「Ｃ」は次の比較サイクルのために一時的に記憶さ
れる。 ２．「Ｃ」（サイクル１の勝者）は「Ｂ」（ノード４）
と比較される。 「Ｃ」は敗けであるからノード４は「Ｂ」となる。勝者
「Ｂ」は次の比較サイクルのために一時的に記憶される
。 ３．「Ｂ」（サイクル２の勝者）は「Ｄ」（ノード２）
と比較される。 「Ｂ」は勝ちであるから「Ｄ」と置き換えられず次の比
較サイクルのために一時的に記憶されたままとなる。 ４．「Ｂ」（サイクル３の勝者）が「Ｅ」（ノード１）
と比較される。 「Ｂ」は勝ちであるから「Ｅ」と置き換えられずノード
０に移る。 「Ｂ」はこのラウンドのトーナメントチヤンピオンとな
る。

【０００８】上述の例から明らかなように、次の新しい
キーは外部ノード１７（前のチヤンピオン「Ｂ」のソー
スリスト）から当該ツリーに入り、次のラウンドはこの
点からスタートする。

【０００９】この分野において周知のように、オフセツ
トコード及びコードワード比較は図１及び図２の構造内
の実際のキーの比較に代わるものとして用いることがで
きる。トーナメントツリーにおけるオフセツト値コーデ
イングの使用については「ＩＢＭ技術公開公告」第２０
巻、第７　号、１９７７年１２月、２８３２−２８３７
　頁に詳細に示されている。

【００１０】

【発明が解決しようとする課題】従来のトーナメントツ
リーソーテイング及びマージングの１つの限界は、比較
サイクルの数がツリーのレベルの数の増加と共に増加す
ることである。かくしてＮレベルの内部ノードを有する
ツリーを用いての交換選択ソーテイング又はマージング
においては従来勝者の決定にＮ回の比較サイクルが実行
される。この比較サイクル並びにソート及びマージ動作
は一般に大型メインフレームコンピユータシステムであ
つてもその中央プロセツサに多大な負担をかけることに
なる。このことは、大きなデータベースに対する操作に
は数億のキーを含むリストのソーテイング又はマージン
グが必要であるという点において特に言い得ることであ
る。

【００１１】マルチウエイマージング、ソーテイング及
び交換選択についての詳細はドナルド・イー・ナス著「
ソーテイング・アンド・サーチング」、アデイソン−ウ
エズリ出版、国会図書館カタログカード　ＮＯ．６７−
２６０２０及びハロルド・ローリン著「ソーテイング・
アンド・ソートシステムズ」、アデイソン−ウエズリ出
版、国会図書館カタログカード　ＮＯ．７３−２１４０
　に示されている。

【００１２】本発明の目的はトーナメントツリーマージ
及びソートを実行するためにベクトルプロセツサ内のベ
クトルレジスタを探すことにより中央処理装置のソート
及びマージタスクをはずすことである。

【００１３】本発明の他の目的は勝者が１回のクロツク
サイクルにより決定できるようにトーナメントツリーマ
ージ及びソートの性能を加速することである。

【００１４】

【課題を解決するための手段】かかる問題を解決するた
めに本発明においては、トーナメント形ツリー構造にお
ける第１の複数のキーを記憶するためのツリー手段と、
単一比較サイクルにおいてトーナメントチヤンピオンを
決定するようにトーナメント形ツリー構造を導出するた
めのレゾリユーシヨン手段と、ツリー手段及びレゾリユ
ーシヨン手段に接続して上記ツリー手段を上記レゾリユ
ーシヨン手段に応じて次の比較サイクルの際のデータに
より更新するための更新手段とをを具えるようにする。

【００１５】

【作用】好適な実施例においては、本発明によるマージ
ソートはベクトル要素内のハードウエアにおいて実行さ
れるトーナメントツリーへの入力源としてベクトルレジ
スタを用いる。当該トーナメントツリーはノードレジス
タ、入出力選択回路、及びツリーの更新トーナメントを
走行させる比較器を具えている。

【００１６】後述する本発明による実施例においては前
述の交換選択ツリー法について４対１の改善を提供する
ものである。このことによりレベル数の大きいツリーを
表す実施例についてはさらに大きな改善が達成可能であ
る。高ベクトルレジスタ帯域幅が各サイクルにおける多
レベル比較を可能にする。かくして１サイクルにつき１
勝者が達成される。

【００１７】好適な実施例においてはベクトルマージ及
びソートは「ＩＢＭ　　ＥＳＡ／３７０」ベクトルフア
シリテイのような他の従来のベクトルプロセツサのハー
ドウエア内のレジスタにトーナメント形ツリー構造及び
関連する論理を維持する。この汎用の適当なベクトルプ
ロセツサは例えば米国特許第４７９１５５５号に示され
ている。

【００１８】ベクトルソート及びマージハードウエアを
「ＩＢＭ　　ＥＳＡ／３７０」ベクトルフアシリテイを
参照して以下に詳述する。しかしながら、ソート及びマ
ージハードウエアは他の従来のベクトルプロセツサに関
連して用いても良い。さらにこの文書中において示す原
理の多くはスカラプロセツサを用いる実施例にも適用し
得る。

【００１９】「ＩＢＭ　　ＥＳＡ／３７０」ベクトルフ
アシリテイ及び関連命令は「ＩＢＭエンタープライズシ
ステムズアーキテクチヤ／３７０アンドシステム／３７
０ベクトルオペレーシヨンズ」文献　ＮＯ．ＳＡ２２−
７１２５−３　に詳細に示されている。

【００２０】

【実施例】以下図面について、本発明による一実施例を
詳述する。

【００２１】本発明における実施例によるトーナメント
形ツリー構造を含むベクトルフアシリテイを図３に示す
。ツリー論理回路３０２はベクトルプロセツサ３００の
部分として提供される。ツリー論理回路３０２はトーナ
メントツリーのベースノードとして作用するベクトルレ
ジスタ３０４からデータを受け取る。ツリー論理回路３
０２がトーナメントチヤンピオンを決定するとき、ツリ
ー論理回路３０２がチヤンピオンを識別するデータをホ
ストコンピユータ（図示せず）の記憶バツフアに送る。 また、チヤンピオンを識別するデータをベクトルレジス
タ３０４に帰還して次の処理を実行し得る。

【００２２】図４はツリー論理回路３０２及びベクトル
レジスタ３０４への接続をさらに詳細に示す。図４に示
すように、１６個のベクトルレジスタ（ＶＲＥＧ）３０
４はツリーに与えられるデータストリームとして用いら
れる。この１６個のベクトルレジスタはこのトーナメン
トツリーのベースノードとして作用する。データストリ
ームは「ＩＢＭシステム３７０」ベクトルセクシヨニン
グ命令及びベクトルロード命令の制御の下においてセク
シヨンごとにベクトルレジスタ３０４に入れられる。残
りのノード（図２のトーナメントツリーのノード１〜１
５に対応する）はベクトルフアシリテイハードウエア内
に構成される１５個のノードレジスタ４０２〜４３０と
して与えられる。チヤンピオンキーレジスタ４３２は又
、トーナメントチヤンピオン及び元のノードアドレスの
下位４桁ビツトを記憶するために設けられている。

【００２３】各ベクトルレジスタ３０４それ自身のベク
トル割込み及びベクトル割込みインデクス（ＶＩＸ）を
有する。オペレーシヨンの単位は１回のツリーの更新及
びトーナメントチヤンピオンの選択である。命令はすべ
てのストリームの完全なマージ又はベクトルレジスタが
リフイル（ｒｅｆｉｌｌ）　を要求するときに完了する
。

【００２４】各ベクトルレジスタ３０４は複数の要素を
保持する。各トーナメント候補を保持するにはこの要素
のうちの２つの要素を必要とする。各候補はアドレス部
分（第１要素）及びインデクス部分（第２要素）を有す
る。ベクトルインデクスＶＩＸが次の候補を指名するこ
とにより１つの候補がトーナメントチヤンピオンとなる
たびに適切なベクトルインデクスＶＩＸが、次の候補の
要素を指名するように２だけ増加するようになされてい
る。

【００２５】１５個の各ノードレジスタ４０２〜４３０
及びチヤンピオンキーレジスタ４３２は１個の３２ビツ
トレジスタ及び１個の４ビツトレジスタを含む。３２ビ
ツトレジスタ（ＫＥＹ）はキーデータを保持する。４ビ
ツトレジスタ（ＩＤ）は当該キーを発生したベクトルレ
ジスタを識別するために用いられる。チヤンピオンキー
レジスタ４３２の場合においては、３２ビツトレジスタ
がチヤンピオンキー（ＷＫＥＹ）４３３を保持し、４ビ
ツトレジスタがチヤンピオンキーのＩＤ（ＷＩＤ）４３
４を保持する。トーナメントチヤンピオンが選択される
とき、４ビツトＷＩＤ４３４及び１６ビツトベクトルイ
ンデクスＶＩＸは３１ビツトベクトルレジスタのアドレ
スを読み取る。アドレスは当該キーと組合わされること
により、記憶用のマージレコードを形成するようになさ
れている。

【００２６】トーナメントツリーのベースノード（１６
〜３１）に対応する１６個のベクトルレジスタ３０４は
１６：１マルチプレクサ（ＭＵＸ）４３６に接続されて
それぞれにアドレス０〜１５が与えられる。チヤンピオ
ンキー識別番号（ＷＩＤ）４３４のビツト０〜３は１６
：１マルチプレクサＭＵＸアドレスとして用いられるこ
とにより１６個のベクトルレジスタ４００〜４３０のう
ちの１つを選択するようになされており、当該１６：１
マルチプレクサＭＵＸ４３６の出力は第１多ビツトデー
タバス４３８に接続しており当該バス４３８はデータを
選択されたベクトルレジスタから比較器４７０、４７６
、４８０、４８２に運ぶ。

【００２７】トーナメントツリーのノード８〜１５に対
応する８個のレベル１（Ｌ１）ノードレジスタ４３４〜
４４８は８：１マルチプレクサＭＵＸ４４０に接続して
いる。チヤンピオンキー識別番号４３４のビツト０〜２
（上位３桁ビツト）は８個のレベル１Ｌ１ノードレジス
タ４０２〜４１６のうちの１個を選択するようになされ
ており、マルチプレクサＭＵＸアドレスとして用いられ
ることによりレベル１Ｌ１ノードレジスタの内容は８：
１マルチプレクサＭＵＸ４００の出力に出現する。この
８：１マルチプレクサＭＵＸ４４０の出力は、第２多ビ
ツトデータバス４４２に接続しており、当該バス４４２
はデータを選択されたレベル１Ｌ１ノードレジスタから
比較器４６８、４７４、４７８、４８２に運ぶ。

【００２８】トーナメントツリーのノード４〜７に対応
する４個のレベル２（Ｌ２）ノードレジスタ４１８〜４
２４は４：１マルチプレクサＭＵＸ４４４に接続する。 チヤンピオンキー識別番号４３４のビツト０及び１（上
位２桁ビツト）はマルチプレクサＭＵＸアドレスとして
用いられることによりレベル２Ｌ２ノードレジスタ４１
８〜４２４のうちの１つを選択するようになされており
、このレジスタの内容は４：１マルチプレクサＭＵＸ４
４４の出力に出現する。４：１マルチプレクサＭＵＸ４
４４の出力は第３多ビツトデータバス４４６に接続して
おり、当該バスはデータを選択されたレベル２Ｌ２ノー
ドレジスタから比較器４６６、４７２、４７８、４８０
に運ぶ。

【００２９】トーナメントツリーのソード２及び３に対
応する２個のレベル（Ｌ３）ノードレジスタ４２６、４
２８は２：１マルチプレクサ４４８に接続する。チヤン
ピオンキー識別番号４３４のビツト０（最上桁ビツト）
は２個のＬ３ノードレジスタ４２６、４２８の一方を選
ぶためのマルチプレクサＭＵＸアドレスとして用いられ
、これらレジスタの内容は２：１マルチプレクサＭＵＸ
４４８の出力に生じる。２：１マルチプレクサＭＵＸ４
４８の出力は第４多ビツトデータバス４５０に接続する
。このバスは選ばれたレベル３Ｌ３ノードレジスタから
比較器４６４、４７２、４７４、４７６にデータを運ぶ
。

【００３０】最後に、トーナメントツリーのノード１に
対応するレベル４（Ｌ４）ノードレジスタ（ＮＲＥＧ１
）４３０は第５多ビツトデータバス４６２に接続してお
り、当該バス４６２はキーデータをレベル４Ｌ４ノード
レジスタ４３０から直接に４個の比較キー４６４〜４７
０に運ぶ。

【００３１】従来技術の項において説明したように、与
えられたトーナメントラウンドはチヤンピオンキーの発
生ノードによりスタートする。かくして、図４に示すよ
うに、最近のチヤンピオンの識別番号（ＷＩＤ）４３３
がツリーを昇る際のパスを決定する。識別番号（ＩＤ、
ＷＩＤ）は、ベクトルレジスタのマルチプレクサＭＵＸ
アドレス（ＭＵＸ４３６上の）の４ビツト２進法記であ
り、ベクトルレジスタ又はキーを初めに入れるようにな
されている。

【００３２】例えば図２においては第１チヤンピオンキ
ー「Ａ」はベクトルレジスタ３からツリーに入る（マル
チプレクサＭＵＸ４３６の２進アドレス００１１）。か
くして「Ａ」キーの識別番号ＩＤ（これは第１ＷＩＤで
もある）は２進００１１である。上述のように、次のト
ーナメントチヤンピオンの決定に関係するキーはベクト
ルレジスタ３（レベル０マルチプレクサＬ０ＭＵＸアド
レス００１１）、ノードレジスタ４０４（レベル１マル
チプレクサＬ１ＭＵＸアドレス００１）、ノードレジス
タ４１８（レベル２マルチプレクサＬ２ＭＵＸアドレス
００）、ノードレジスタ４２６　　２（レベル３マルチ
プレクサＬ３ＭＵＸアドレス０）、及びノードレジスタ
４３０（１個のレジスタのみが含まれるからマルチプレ
クサＭＵＸアドレスは不要）から入る。

【００３３】図４及び上述の例より、与えられたレベル
において各レジスタはその対応するノード番号の下位Ｎ
桁ビツト（Ｎ＝４−レベル番号）でマルチプレクサＭＵ
Ｘ４３６、４４０、４４４、４４８を介してアドレスさ
れることが理解できる。

【００３４】図４のトーナメントツリーのハードウエア
は１０個の比較器４６４〜４８２を有し、当該比較器は
１つのトーナメントチヤンピオンを決定する際に必要な
比較を実行する。比較器は左入力側の量が右入力側より
大、小又は等しいか否かを示す多ビツト２進出力を送出
する好適な形式のものである。

【００３５】図４に示すように、レベル４のノードレジ
スタ４３０の内容は一セツトの４個の比較器４６４〜４
７０により、それ以下のレベル（Ｌ４／Ｌ３、Ｌ４／Ｌ
２、Ｌ４／Ｌ１、Ｌ４／Ｌ０）の全ての選択されたレジ
スタの内容と比較される。同様に、レベル３の選択され
たノードレジスタの内容は１セツトの３個の比較器４７
２〜４７６によりレベル０〜２の選択されたレジスタ（
Ｌ３／Ｌ２、Ｌ３／Ｌ１、Ｌ３／Ｌ０）の内容と比較さ
れる。さらに、レベル２の選択されたノードレジスタは
１セツトの２個の比較器４７８、４８０によりレベル１
Ｌ１とレベル０Ｌ０の選択されたレジスタと比較され、
レベル１の選択されたノードレジスタは１個の比較器４
８２によりレベル０Ｌ０と比較される。かくして、１０
個の比較結果が比較器４６４〜４８２の出力に形成され
る。

【００３６】図５及び図６は各レベルでの敗者キーを適
切なノードレジスタにセツトするために図４の論理から
得られた１０個の比較結果を用いるノード入力ゲート論
理回路を示す。図５及び図６に示すように、４個の「選
択キー」マルチプレクサ５０２〜５０８が、チヤンピオ
ンキーＩＤ（ＷＩＤ）により決定される適切なノードレ
ジスタに各レベルの敗者キーを通すために用いられる。 図４のノード出力選択論理回路により選択されたキーは
１サイクル間ラツチされて適切な選択マルチプレクサ５
０２〜５０８への入力となる。

【００３７】図５及び図６に示すように、図４の比較器
から得られた比較結果は各レベルでの敗者を決定するた
めに用いられる多数の「ＡＮＤ」ゲート５１０〜５２６
への入力となる。このＡＮＤゲートにより発生される結
果は元の敗者のレベルを識別する。各レベルでの結果は
対応する選択キーマルチプレクサ５０２〜５０８への選
択入力（又はアドレス）として用いられる。任意のレベ
ルにおいて１個のＡＮＤゲートのみ（もしあれば）が「
真」の結果を発生し、かくして選択マルチプレクサの入
力から１つのラツチされたキーを選択できる。与えられ
た１個のセレクトキーマルチプレクサに接続する「ＡＮ
Ｄ」ゲートのいずれもが「ＴＲＵＥ」結果を発生しない
場合、当該選択されたノードレジスタの内容はそのまま
とされる。

【００３８】例えば、レベル４の最も左の「ＡＮＤ」ゲ
ート５１０の条件が合致すると、レベル３Ｌ３キー（バ
ス４５０から選択キーマルチプレクサ５０２の右側にラ
ツチされる）がノードレジスタ１（参照番号４３０）に
書き込まれる。各ゲートについて設定される条件は相互
に排他的であるので、レベル４の選択キーマルチプレク
サに接続する他の「ＡＮＤ」ゲートは「ＴＲＵＥ」結果
を発生しない。

【００３９】レベル１において、レベル１Ｌ１／レベル
０Ｌ０比較結果は直接選択マルチプレクサ５０８に送ら
れる。このレベルにおいて、レベル１Ｌ１＞レベル０Ｌ
０のときレベル０Ｌ０キーが敗者として選択される。他
の場合にはこのレベルで選択されたノードレジスタの内
容はそのままとなる。

【００４０】当該ツリーのレベル１〜３（ノード２〜３
、４〜７、８〜１５）において、ノード入力ゲート５２
８〜５３２が選択されたキーを書き込む適切なノード（
各レベルの）を選択する。ノード入力ゲート５１０〜５
２６は前のサイクルからのチヤンピオンのＩＤ（ＷＩＤ
）を出力選択のために用いるマルチプレクサである。 動作については、前のサイクルからチヤンピオンキーの
ＷＩＤ４３４がノード入力ゲート５２８〜５３２への選
択入力として１サイクルラツチされる。ラツチされたチ
ヤンピオンのＩＤ（ＷＩＤ）を用いて、ノード入力ゲー
トは対応する選択キーマルチプレクサ（それに接続する
）により選択されたキーを書き込むノードレジスタ（各
レベルの）を選択する。各ノード入力ゲートにおいて次
々に大きくなるラツチされたチヤンピオンのＩＤ（ＷＩ
Ｄ）が左から右にノードレジスタを選択する（例えばゲ
ート５３２においてラツチされたチヤンピオンのＩＤ（
ＷＩＤ）０００がノードレジスタ８　　４０２を選択し
、ラツチされたチヤンピオンのＩＤ（ＷＩＤ）１１１が
ノードレジスタ１５　　４１６を選択する）。レベル４
には１個の宛先ノードレジスタしかないのでマルチプレ
クサＭＵＸ提供されない。

【００４１】図７及び図８は図４のウイニングキーレジ
スタ４３２へのチヤンピオンキー及びＩＤの書込み用の
ハードウエアを示す。前のサイクルから選択されたキー
（バス４３８、４４２、４４６、４５０上の）はセレク
トキーマルチプレクサ６０２の右側にラツチされる。新
しいトーナメントチヤンピオンを決定するために、図４
の比較器４６４〜４８２からの比較結果が図７及び図８
に示すように多数の「ＡＮＤ」ゲート６０４〜６１２に
入力される。図５の「ＡＮＤ」ゲートと同様に、選択キ
ーマルチプレクサ６０２に付加される１個の「ＡＮＤ」
ゲート（もしあれば）が与えられた比較サイクル中に「
ＴＲＵＥ」結果を発生することになる。

【００４２】選択されたキー（選択キーマルチプレクサ
６０２の右側にラツチされたものの）が新しいチヤンピ
オンである。新しいチヤンピオンキー及びそのＩＤがウ
イニングキーレジスタ４３２にロードされる。図７及び
図８に示すように、ウイニングキーのＩＤ（ＷＩＤ）は
１６：１ベクトルレジスタＶＲＥＧ選択マルチプレクサ
ＭＵＸ（これは図４に示してある）のセレクト入力とし
て用いられる。図４について述べたように、このチヤン
ピオンのＩＤ（ＷＩＤ）は起点ベクトルレジスタを選択
し、チヤンピオンのＩＤ（ＷＩＤ）のそれより下位のビ
ツトが次の比較サイクルの際に適切なノードレジスタを
選択する。また図４について述べたように、選択された
ノードレジスタは、チヤンピオンキーが当該ツリーの頂
（ノード１）に到るパスに対応する。ウイニングキーレ
ジスタからの新チヤンピオンキー（ＫＥＹ）は起点ベク
トルレジスタのアドレスと共にベクトルプロセツサ記憶
論理回路に送られる。

【００４３】図４〜図８のツリー論理回路のオペレーシ
ヨンの一例を図９及び図１０により説明する。

【００４４】ベクトルマージソートオペレーシヨンの第
１ステツプとしてノードレジスタが第１チヤンピオンキ
ーを決定するために初期化される。例えば、初期化は（
１）ツリーの非ベースノードに低ダミー（自動ウイナー
）をロードし、（２）ベースの左から右にスタートし、
与えられたノードＮにおける各キーをその親ノードＩＮ
Ｔ（Ｎ／２）におけるキーと比較し、（３）敗者キーを
親ノードに進め（又は場合によつては敗者キーを親ノー
ドにおいてそのままとし）、そして（４）ルートノード
（ノード１）におけるキー及び直接ルート兄弟における
キー（ノード２又は３）との間で比較が行われるまでウ
イニングキーを当該ツリーの次の最高位の親ノードと比
較することにより実行することができる。この最後の比
較サイクルの勝者をウイニングキーノード（ノード０）
に移動させ、敗者をそのままとし、ベース内の各キーが
当該ツリーを昇る機会を得るまで次のベースノードＮ＋
１から比較を続行する。

【００４５】最も右のベースノードに発生するキー（例
えば図９のツリーにおけるベクトルレジスタＶＲＥＧ１
５）がツリーを昇るとき、非ダミー要素は勝者として出
現する。この時点でツリーは初期化され、勝者はシステ
ム記憶論理回路に送られ、このツリーにロードされるべ
き次の要素が勝者のＩＤすなわちＷＩＤにより選択され
る。

【００４６】ベクトルマージソートハードウエアに用い
て特に有効な初期化方法の他の例はツリーレジスタ４０
２〜４３０及びウイニングキーレジスタ４３２に低ダミ
ー（ｌｏｗ　ｄａｍｍｙ）をロードし、元のチヤンピオ
ンのＩＤがベクトルレジスタ０をその起点として示し、
続く各チヤンピオンが次のベクトルレジスタ（１、２、
３、……、１５）をその起点として示すように、ＩＤを
配列するものである。初期化がこのように実行されると
き、低ダミー値（ｌｏｗ　ｄａｍｍｙ　ｖａｌｕｅ）が
最初に図５、図６、図７及び図８の選択キーマルチプレ
クサにラツチされる。同様に、チヤンピオンのＩＤ（Ｗ
ＩＤ）０００００の適切なビツトが図５及び図６のノー
ド入力ゲート５２８〜５３２にラツチされる。上述の２
つの方法のいずれにおいても、初期化はチヤンピオンキ
ーが低ダミーでないことにより完了したものとして認め
られる。

【００４７】上述の方法に加えて、従来の多数の初期化
方法を使用し得る。トーナメントツリーの初期化の詳細
は米国特許出願第０７／４９９，８４４号（出願日１９
９０年３月２７日）に示されている。

【００４８】図９はノードレジスタ、ベクトルレジスタ
、ウイニングキーレジスタ、及び図１のトーナメントツ
リー間の対応関係を示すトーナメントツリーである。 図９に示すように、ベクトルレジスタ（Ｖ０〜Ｖ１５）
３０４はノード１６〜３１に対応し、当該ツリーのベー
スを形成する。各ノードレジスタ４０２〜４３２は従来
のトーナメントツリーに対してその等価ノードに対応す
る番号（Ｎ１〜Ｎ１５）を有する。ウイニングキーレジ
スタ４３２はノード０に対応する。図９に示すように、
ウイニングキーレジスタ４３２はウイニングキーのＫＥ
Ｙ値及びＩＤを保持する。各ノード及び各ベクトルレジ
スタの文字はキーを表す。各ノード及びベクトルレジス
タは図示のキーに関連するＩＤをも有している。

【００４９】図９のトーナメントツリーにおいては図４
のベクトルレジスタ、ノードレジスタ及びウイニングキ
ーレジスタ３０４、４０２〜４３２は初期化後の１つの
サイクルであつて第１チヤンピオンキー（「Ａ」）及び
その関連ＩＤ（００１１ビン）がチヤンピオンキーレジ
スタ４３２にロードされた直後の状態となつている。こ
こでＮはこのサイクルのエンド、Ｎ＋１、Ｎ＋２、Ｎ＋
３、……は以降のサイクルのエンドを示す。

【００５０】図４において、サイクルＮのエンドにおい
てはチヤンピオンのＩＤ（ＷＩＤ）＝００１１である。 チヤンピオンのＩＤ（ＷＩＤ）（００１１）の適切なビ
ツトが図５図６のノード入力ゲート５２８〜５３２のセ
レクト入力にラツチされる。チヤンピオンのＩＤ（ＷＩ
Ｄ）のビツトは各レベル（前述）における選択マルチプ
レクサＭＵＸ４３６、４４０、４４４、４４８のアドレ
ス付けのためにも用いられ、かくして結果レベル０Ｌ０
＝「Ｋ」、レベル１Ｌ１＝「Ｃ」、レベル２Ｌ２＝「Ｂ
」、レベル３Ｌ３＝「Ｄ」、レベル４Ｌ４＝「Ｅ」を発
生する。この値は図５、図６、図７及び図８の選択キー
マルチプレクサＭＵＸ５０２〜５０８、６０２の各右側
にラツチされる。また、レベル０Ｌ０〜レベル４Ｌ４値
を上記のように選択すると、比較器４６４〜４８２は次
の１０個の結果つまり、レベル４Ｌ４＞レベル３Ｌ３、
レベル４Ｌ４＞レベル２Ｌ２、レベル４Ｌ４＞レベル１
Ｌ１、レベル４Ｌ４＜＝レベル０Ｌ０、レベル３Ｌ３＞
レベル２Ｌ２、レベル３Ｌ３＞レベル１Ｌ１、レベル３
Ｌ３＜＝レベル０Ｌ０、レベル２Ｌ２＜＝レベル１Ｌ１
、レベル２Ｌ２＜＝レベル０Ｌ０、レベル１Ｌ１＜＝レ
ベル０Ｌ０を発生する。この比較結果（又はその逆）は
図５、図６、図７及び図８の「ＡＮＤ」ゲート５１０〜
５２６、６０４〜６１２の入力にラツチされる。

【００５１】サイクルＮ＋１を次に述べる。図５及び図
６において、サイクルＮから得られたチヤンピオンのＩ
Ｄ（ＷＩＤ）、選択されたキー及び比較結果は上述のよ
うに適切なハードウエアにラツチされる。このデータは
図５及び図６の装置によりルージング（非チヤンピオン
）キーをサイクルＮ＋１において適切なノードレジスタ
に書き戻すために用いられる。レベル１を先ず考えると
、レベル１Ｌ１ノード入力ゲート５３２はチヤンピオン
のＩＤ（ＷＩＤ）のビツト０〜２にアドレスされ、選択
キーマルチプレクサＭＵＸ５０８はレベル１Ｌ１＜＝レ
ベル０Ｌ０にアドレスされる。この条件（レベル１Ｌ１
＜＝レベル０Ｌ０）が成立しないと、選択されたレベル
１のレジスタにはデータが書き込まれず、現データがそ
のまま残る。この例では比較器４８２（図４）により示
されるようにレベル１Ｌ１＜＝レベル０Ｌ０である。 かくしてラツチされたレベル０Ｌ０キー（「Ｋ」）はチ
ヤンピオンのＩＤ（ＷＩＤ）ビツト０〜２（００１）に
より選択されたノードレジスタに書き込まれる。ノード
レジスタＮＲＥＧ９は００１がレベル１Ｌ１ノード入力
ゲート５３２に加えられるとき選択されるので、「Ｋ」
がＮ＋１サイクル中にノードレジスタＮＲＥＧ９に書き
込まれる。

【００５２】他のレベルについても同じことが言い得る
。レベル２においてチヤンピオンのＩＤ（ＷＩＤ）（０
０）のビツト０〜１がノードレジスタＮＲＥＧ４４１８
を選択する。「ＡＮＤ」ゲート５２４において上記条件
が成立するので、ラツチされたレベル１Ｌ１キー（「Ｃ
」）がノードレジスタＮＲＥＧ４　　４１８に書き込ま
れる。レベル３においてはチヤンピオンのＩＤ（ＷＩＤ
）（０）のビツト１がノードレジスタＮＲＥＧ２　　４
２６を選択する。比較結果は関連する「ＡＮＤ」ゲート
５１８〜５２２のいずれにおいても条件を満足しないの
で、ノードレジスタＮＲＥＧ２内の前のキーデータ（「
Ｄ」）はそのままとなる。レベル４においては関連する
「ＡＮＤ」ゲート５１０〜５１６のいずれにおいても比
較結果が条件を満たさないので、ノードレジスタＮＲＥ
Ｇ１　　４３０内の前のキーデータ（「Ｅ」）はそのま
まである。かくして、サイクルＮ＋１のエンドにおいて
、ノード９、４、２及び１がそれぞれキーＫ、Ｃ、Ｄ及
びＥを保持する。

【００５３】図７及び図８において、サイクルＮからの
結果、レベル０Ｌ０＝「Ｋ」、レベル１Ｌ１＝「Ｃ」、
レベル２Ｌ２＝「Ｂ」、レベル３Ｌ３＝「Ｄ」、レベル
４Ｌ４＝「Ｅ」は選択キーマルチプレクサＭＵＸ６０２
の右側にラツチされている。レベル２Ｌ２「ＡＮＤ」ゲ
ートにおける条件は成立するのでラツチされたレベル２
Ｌ２キー（「Ｂ」）が選択されたウイニングキーレジス
タ４３２に書き込まれる（そのＩＤと共に）。前述のよ
うに、ウイニングキーのＩＤ（この場合、「Ｂ」がベク
トルレジスタＶＲＥＧ１から発生するので００１）は図
４の回路により次のキー群を選択し比較するために用い
られる。チヤンピオンキー自身（又は、キー自体ではな
くキーアドレスを扱うシステム内のそのアドレス）がプ
ロセツサ記憶論理回路に送出される。

【００５４】図４において、マルチプレクサ４３６、４
４０、４４４、４４８はベクトルレジスタＶＲＥＧ１、
ノードレジスタＮＲＥＧ８　　４０２、ノードレジスタ
ＮＲＥＧ４　　４１８、ノードレジスタＮＲＥＧ２　　
４２６を比較のために選択する（ノードレジスタＮＲＥ
Ｇ１は常に選択される）。サイクルＮ＋１のエンドまで
に比較器４６４〜４８４は１０個の結果を出す。この結
果は新チヤンピオンのＩＤ（ＷＩＤ）（０００１）及び
選択されたキー（Ｕ、Ｊ、Ｃ、Ｄ及びＥ）と共にサイク
ルＮ＋１のエンドにおいて図５、図６、図７及び図８の
適切なラツチにラツチされてサイクルＮ＋２においての
使用に備える。

【００５５】図１０はサイクルＮ＋１のエンドにおける
図９のトーナメントツリー及びレジスタの状態を示す。 図示しないが、ベクトルレジスタ１（Ｖ１）のベクトル
割込みインデクスＶＩＸはこのサイクルのエンドまで「
Ｕ」キーへのポイントのために更新される。

【００５６】図５、図６、図７及び図８の実施例におい
ては「ＡＮＤ」条件がいずれも満足されないとき、選択
されたレジスタにはデータは書き込まれない。かくして
現レジスタデータの一貫性は保持される。他の実施例は
現レジスタデータを選択キーマルチプレクサＭＵＸ５０
２〜５０８、６０２の右側にラツチし、「ＡＮＤ」ゲー
トのいずれも「ＴＲＵＥ」結果を発生しないとき、選択
されたレジスタにデータを再び書き込むものである。

【００５７】図４〜図８の装置の操作手順を図１８に示
す。要約すると、その操作手順は以下の通りである。 １．ツリー論理が初期化される（ブロツク１４０２）。 初期化プロセスの一部として、第１非ダミーチヤンピオ
ン及びその関連ＷＩＤが決定される。 ２．チヤンピオンキーのＩＤが図４のマルチプレクサＭ
ＵＸにより用いられて比較のための次のベクトルレジス
タ及びノードレジスタを選択する（ブロツク１４０４）
。この選択されたレジスタ内のキーが図４の比較器４６
４〜４８２において同時に比較される。 ３．比較結果、選択されたキー及びチヤンピオンＩＤを
ステツプ４及び５において使用のためにラツチする（ブ
ロツク１４０６、１４０８）。 ４．比較結果を図７及び図８のＡＮＤ修飾バツフア６０
４〜６１２に送り、新チヤンピオンを決定してそのベー
スＩＤと共にウイニングキーレジスタ４３２に書き込む
（ブロツク１４１２）。 ５．ステツプ４と並行して図５及び図６の装置により、
前のチヤンピオンのパスに沿つて敗者キーをロードする
ことによりノードレジスタを更新する（ブロツク１４１
０）。 ６．ステツプ２〜５を反復する。ステツプ４の反復のエ
ンドでチヤンピオンキー及び関連ＩＤ（ＷＩＤ）をプロ
セツサ記憶論理回路に送る。

【００５８】周知のようにキーの比較はオフセツトコー
デイング（コードワード）を用いて実行し得る。コード
ワードを用いるときには比較結果が等しくなることがあ
る。比較結果が等しい場合にはノードオペランドト及び
チヤレンジヤオペランドをアドレスＩＤ、形成すべき新
コードワード及び更新プロセスの再開を用いて取り出す
。ベクトルソート内において実行される動作は８バイト
コードワードを用いる点を除き従来の「３７０／ＸＡ」
比較及びフオームコードワード（Ｃｏｍｐａｒｅ　ａｎ
ｄＦｏｒｍ　Ｃｏｄｅｗｏｒｄ）と同様である。拡張１
２バイトキーフイールドを与えることにより比較結果が
等しくなる頻度（コードワードをキーを表すために用い
るとき）を低下し又は直接に短い（１２バイトまで）キ
ーを用いるようになされている。各フイールドに関連す
る４バイトアドレスＩＤもある。異なる長さの１６まで
のストリームをマージすることができる。各ストリーム
は複数のストリングを含む。 ストリーム内の各ストリングは同一の長さであるが、そ
の長さは２＊＊３１パワー（ｐｏｗｅｒ）までの任意の
値で良い。

【００５９】レコード出力はアドレスＩＤ及びキーデー
タを含む。コードワードをキーデータを表すために用い
る場合、これは以降のマージにおいて再使用についてそ
れらを使用可能にする。

【００６０】図３のベクトルフアシリテイのコンテキス
ト内におけるマージオペレーシヨンの制御を図１１〜図
１７について述べる。「ＥＳＡ／３７０」ベクトルフア
シリテイを用いてマージを開始するために図１１におい
て示すように従来のＱＳＴフオーマツトによりベクトル
マージＶＭＥＲＧＥ命令８００を限定する。第３オペラ
ンド８０２により特定された偶−奇汎用レジスタ対の偶
レジスタはマージ及びソートオペレーシヨンに加わる入
力ベクトルレジスタの番号を特定するマージマスク（Ｍ
ｅｒｇｅ　Ｍａｓｋ）　を含む。対の奇レジスタは入力
ストリングの長さを含む。入力ベクトルは単一ベクトル
にマージされ、当該単一ベクトルが第２オペランドのＲ
Ｓ２　　８０４フイールドにより識別される他の汎用レ
ジスタにより特定されるベース位置から記憶される。記
憶手段アドレスを増分するストライドは第２オペランド
のＲＴ２フイールド８０６により特定される汎用レジス
タに含まれる。

【００６１】マージデータ入力は「３７０／ＸＡ」アー
キテクチヤ比較及びフオームコードワード命令（ｔｈｅ
　３７０／ＸＡ　Ａｒｃｈｉｔｅｃｔｕｒｅ　Ｃｏｍｐ
ａｒｅ　ａｎｄ　Ｆｏｒｍ　Ｃｏｄｅｗａｒｄ　Ｉｎｓ
ｔｒｕｃｔｉｏｎｓ）　におけるようなコードワード又
は実際のキーデータである。ベクトルマージＶＭＥＲＧ
Ｅ命令には２つの形があり、１つはシヨート（１ワード
キー）フオーマツト他はロング（３ワードキー）フオー
マツトである。図１１のフオーマツトはベクトルマージ
ＶＭＥＲＧＥロング命令からベクトルマージＶＭＥＲＧ
Ｅシヨート命令を区別するために異なる記憶及びＯＰコ
ードを用いることにより両方の命令について使用し得る
。このフオーマツトにおいてベクトルレジスタ要素は（
図１１の第１オペランド８０８により特定される）対と
して扱われる。

【００６２】シヨートフオーマツトのベクトルレジスタ
要素の使用を図１４に示す。各対は１ワードキーアドレ
ス１００２（システムメモリ内で）及び１ワードキー１
００４を含む１エントリである。１６個までのベクトル
レジスタ（シヨートキー形）をマージすることができる
。 ロングキー形（図１５）において、偶−奇ベクトルレジ
スタ１１０２、１１０４が偶−奇要素１１０６、１１０
８と共に対とされてキー長さに２つの付加的なワードを
与える。これはマージを最大８通りに減少させる。

【００６３】上述のように、マージされた出力レコード
はキー及びアドレスＩＤを含み、オペランド２において
識別されるレジスタにより与えられるベースプラススト
ライド（Ｂａｓｅ　ｐｌｕｓ　Ｓｔｒｉｄｅ）（Ｓ）に
より特定される位置からシステムメモリ１２００に記憶
される。このシヨート及びロングフオーマツトを図１６
及び図１７にそれぞれ示す。

【００６４】他の実施例として、ロング及びシヨートフ
オーマツトコードワードを用いるベクトルマージＶＭＥ
ＲＧＥ命令を提供することができる。例えば、シヨート
コードワードを２バイトオフセツト及び２バイトコード
により表し、ロングコードワードを４バイトオフセツト
及び８バイトコードで表すことができる。

【００６５】コードワードはアドレスＩＤと共にマージ
された出力レコードに記憶されて後の再使用に備える。 出力ストリングがマージされるたびに、さらに長い新ス
トリングが形成される。先ず始めにＮ個のレコードの順
序がランダムであるとする。これは、各１の長さＬであ
るＮ個のストリングについて考えられることである。各
レコードについてのコードワードをすべて「０」である
可能性の最も低いキー値に対し計算するものとする。８
ウエイマージを実行するときはＮ／８ストリングが創出
され、各ストリングの長さは８である。Ｎ／８個の各出
力ストリングはすべて前のウイニングコードワード（そ
のストリング内の）に基づきソートされた順に８個のコ
ードワードを有する。このコードワードはそれ故他のマ
ージにおける使用について有効である。他のパスはそれ
ぞれ長さ６４で６４個の有効コードワードを有するＮ／
６４個のストリングを創出する。マージごとにコードワ
ードを再使用することによりコードワードの創出に必要
な時間を短縮することができる。この有効性はまた等比
較の発生頻度によつて決まる。ロングキーフオーマツト
は一致するコードワードを減少させるものである。

【００６６】上述のように、第３オペランド（ＱＲ３）
８０２はＧＰＲ偶−奇対を特定する。偶レジスタは１６
ビツトマスクを有する。各ビツトは１つのベクトルレジ
スタに対応する。ベクトルマージシヨートＶＭＥＧＥ　
　ＳＨＯＲＴ命令においてはそのビツトが「１」であれ
ば、対応するベクトルレジスタがマージオペレーシヨン
に介入する。図１２はベクトルレジスタ１、２、３、４
、５、８、９、１３及び１４の９ウエイマージについて
のベクトルマージシヨートＶＭＥＲＧＥ　　ＳＨＯＲＴ
マージマスク９００を示す。

【００６７】ベクトルマージロングＶＭＥＲＧＥ　　Ｌ
ＯＮＧ命令においては奇値を表すビツトは無視される。 偶番号のベクトルレジスタを表すビツトが「１」であれ
ば、対応する偶−奇ベクトルレジスタ対がマージオペレ
ーシヨンに介入する。図１３はベクトルレジスタ対２及
び３、４及び５、６及び７、１０及び１１、１４及び１
５の５ウエイマージについてのベクトルマージロングＶ
ＭＥＲＧＥ　　ＬＯＮＧマージマスク９０２を示す。

【００６８】ＱＲ３により特定される奇ＧＰＲは入力ス
トリングの長さを含む。「ＥＳＡ／３７０」ベクトルフ
アシリテイにおいて、ストリングは３１個の使用可能な
ビツトにより作り得る最大の長さまでとし得る。マージ
オペレーシヨンを記述するには２つの場合が考えられ、
すなわち（１）ベクトルレジスタセクシヨンサイズ（Ｓ
ｅｃｔｉｏｎ　Ｓｉｚｅ）　までであつてそれを含むス
トリングの長さ及び（２）セクシヨンサイズより大きい
ストリングの長さである。

【００６９】第１の場合には１以上のストリングがベク
トルレジスタに保持される。ツリーソートによる数個の
ストリーム（ＶＲＥＧ）のマージングは各ストリームか
ら第１ストリングの第１キーを選択し、選択トーナメン
トを走行させて勝者をピツクアツプすることを含む。勝
者の入力ストリーム（ＶＲＥＧ）の第１ストリングの次
のキーが選択されて他のトーナメントが走行する。これ
は各勝者について続く。ストリング１が与えられたスト
リーム内で走行終了すると、マージは「１」だけ減少し
（ストリームが一時的に除去される）、当該マージが残
りのストリームで続行する。各ストリームからの第１ス
トリングのすべてがなくなるとき１つの組合わされた出
力ストリームが創出される。

【００７０】元のベクトルレジスタストリームがツリー
に再接続されて第２ストリングのすべてのレコードが同
様にマージされる。完全マージはストリングの数だけ繰
り返される。ベクトルカウント（Ｖｅｃｔｏｒ　Ｃｏｕ
ｎｔ）（ＶＣＴ）となると命令は完了する。すべてのベ
クトルレジスタ（Ｖｅｃｔｏｒ　Ｒｅｇｉｓｔｅｒ）が
同一数のストリングをもつようにマージコード化し得る
とする（後述）。各ストリームストリングマージにより
、Ｎをマージされるベクトルレジスタの数、Ｓを入力ス
トリングの長さとすると新しいストリング長Ｎ×Ｓを有
する出力マージストリームが生ずる。各ストリーム内に
複数のストリングがあるので、ベクトルカウントＶＣＴ
をベクトルカウント、Ｓをストリング長とするとＶＣＴ
／２Ｓ回プロセスが繰り返される。ベクトルカウントＶ
ＣＴを２分する理由は各ソートエントリがベクトルレジ
スタの２要素位置を使うからである。

【００７１】ストリーム長がそのベクトルレジスタ長を
越える場合にはセクシヨン化して処理しなければならな
い。マージマスク（Ｍｅｒｇｅ　Ｍａｓｋ）、多重ベク
トルカウント（Ｍｕｌｔｉｐｌｅ　Ｖｅｃｔｏｒ　Ｃｏ
ｕｎｔ）及び多重ベクトル割込みインデクスＶＩＸ（Ｍ
ｕｌｔｉｐｌｅ　ＶＩＸｓ）　が用いられる。ベクトル
レジスタが空になると、命令が完了し、条件コードがセ
ツトされ部分マージがビツトセツトを完了する。関連す
るストリームが空でなければ他のセクシヨン（又は残部
）がＶＬＯＡＤプロセスによりベクトルレジスタにロー
ドされる。しかしながらストリームが空であれば、両ロ
ードは不可能であり、ベクトルマージＶＭＥＲＧＥは関
連するベクトルレジスタがマージから除去された後にの
み回復し得る。これは、ベクトルレジスタマージマスク
（Ｍｅｒｇｅ　Ｍａｓｋ）ビツトをオフにすることによ
り実行される。「１」だけ減少したマージは残りのベク
トルレジスタを用いて回復される。各ベクトルレジスタ
ＶＩＸは回復すべき要素を識別する。各ベクトルレジス
タは必要とされるとき再ロードされか又はすべてのデー
タストリームがマージされるまで切離される。

【００７２】各データストリームは長さが異なることが
ある。これは各ベクトルレジスタにそれぞれ対応する複
数のベクトルカウントを含む拡張ベクトル状態ワード（
Ｖｅｃｔｏｒ　Ｓｔａｔｕｓ　Ｗｏｒｄ）　を導入する
ことにより実行される。セクシヨンループをヘツドアツ
プ（ｈｅａｄ　ＵＰ）するために用いられるロードベク
トルカウントアンドアツプデート（Ｌｏａｄ　Ｖｅｃｔ
ｏｒ　Ｃｏｕｎｔ　Ａｎｄ　Ｕｐｄａｔｅ）（ＶＬＶＣ
Ｕ）セクシヨニング命令は正常に機能する。各ストリー
ムが空になると、ベクトルレジスタはマージの範囲外に
マスクされそしてこのプロセスはすべてのストリームが
同様に空となるまで繰り返される。ここで重要なことは
、多重ベクトルカウントが、多重ベクトルレジスタ及び
セクシヨンサイズより大きい可変長のストリングを扱う
べく、ロードベクトルカウントアンドアツプデートＶＬ
ＶＣＵセツシヨニング命令と共に作業し得ることである
。

【００７３】上述の通り本発明をその最適な実施例に基
づいて図示、説明したが、本発明の精神及び範囲から脱
することなく形式及び詳細構成の双方について種々の変
更を加えてもよい。例えばツリー論理回路３０２は当該
ツリーのベースノードとして作用する特殊なレジスタを
有する汎用コンピユータ（ベクトルフアシリテイ用に構
成されていない）に関連して用いることができる。さら
に、シヨートキーアプリケーシヨンについては汎用レジ
スタ（充分広いものであれば）がツリーのベースノード
として機能し得る。またＮウエイセツト関連キヤツシユ
メモリをベース及びノードデータの保持に使用でき、そ
の場合の各セツトはツリーの１つのレベルに与えられ、
チヤンピオンのＩＤ（ＷＩＤ）について前述したように
適切なビツトによりアドレスされる。

【００７４】

【発明の効果】上述の通り本発明によれば、中央処理装
置のソート及びマージタスクをはずすことにより１回の
クロツクサイクルによつて勝者を決定できるようにトー
ナメントツリーマージ及びソートの性能を高めることが
できる。かくして、従来中央処理装置に負荷されていた
多大な負担を除去することができる。

【図面の簡単な説明】

【図１】図１は従来のソートプロセツサシステムを示す
略線図である。

【図２】図２は従来のデータベース管理システムを示す
略線図である。

【図３】図３は本発明の一実施例によるツリー論理回路
を含む「ＥＳＡ／３７０」ベクトルフアシリテイを示す
ブロツク図である。

【図４】図４は図３のツリー論理回路内で使用する、ノ
ード出力選択論理回路及び比較結果を発生するための論
理回路とを含む４レベルハードウエアツリーの一実施例
を示すブロツク図である。

【図５】図５は図４のツリーの更新ノード及びレジスタ
位置にキーを書き込むための、図５及び図６のツリー論
理回路において使用するノード入力ゲート論理回路の一
実施例を示すブロツク図である。

【図６】図６は図４のツリーの更新ノード及びレジスタ
位置にキーを書き込むための、図５及び図６のツリー論
理回路において使用するノード入力ゲート論理回路の一
実施例を示すブロツク図である。

【図７】図７は図４の論理回路により発生する比較結果
を用いて１回の比較サイクルによりトーナメントチヤン
ピオンを決定するための、図５及び図６のツリー論理回
路に使用するチヤンピオン決定及び出力ゲート論理回路
の一実施例を示すブロツク図である。

【図８】図８は図４の論理回路により発生する比較結果
を用いて１回の比較サイクルによりトーナメントチヤン
ピオンを決定するための、図５及び図６のツリー論理回
路に使用するチヤンピオン決定及び出力ゲート論理回路
の一実施例を示すブロツク図である。

【図９】図９は図３〜８のノードレジスタ、ベクトルレ
ジスタ、ウイニングキーレジスタ間の対応を示す、図２
のトーナメントツリーを示す略線図である。

【図１０】図１０は次の比較サイクル後の図１０のトー
ナメントツリーの状態を示す略線図である。

【図１１】図１１は図３のベクトルフアシリテイによる
使用のためのベクトルマージ（ＶＭＥＲＧＥ）命令の一
実施例を示すブロツク図である。

【図１２】図１２は図１１のフオーマツトのシヨートキ
ーベクトルマージＶＭＥＲＧＥ命令のＱＲ３オペランド
により特定されるマージマスクを詳細に示すブロツク図
である。

【図１３】図１３は図１１に示すフオーマツトのロング
キーベクトルマージＶＭＥＲＧＥ命令のＱＲ３オペラン
ドにより特定されるマージマスクを詳細に示すブロツク
図である。

【図１４】図１４はベクトルマージＶＭＥＲＧＥ命令の
シヨートキー形を用いるベクトルレジスタデータのフオ
ーマツトを示すブロツク図である。

【図１５】図１５はベクトルマージＶＭＥＲＧＥ命令の
ロングキー形を用いるベクトルレジスタデータのフオー
マツトを示すブロツク図である。

【図１６】図１６はシヨートキーマージ出力レコードの
記憶フオーマツトを示すブロツク図である。

【図１７】図１７はロングキーマージ出力レコードの記
憶フオーマツトを示すブロツク図である。

【図１８】図１８は図４〜図８の論理回路を用いるベク
トルマージオペレーシヨンを示すフローチヤートである
。

【符号の説明】

３００……ベクトルプロセツサ、３０２……ツリー論理
回路、３０４……ベクトルレジスタ、９００……ＶＭＥ
ＲＧＥシヨートマージマスク、９０２……ＶＭＥＲＧＥ
ロングマージマスク、１２００……システムメモリ。

Claims (9)

【特許請求の範囲】
1. 【請求項１】トーナメント形ツリー構造における第１の
   複数のキーを記憶するためのツリー手段と、単一比較サ
   イクルにおいてトーナメントチヤンピオンを決定するよ
   うに上記トーナメント形ツリー構造を導出するためのレ
   ゾリユーシヨン手段と、上記ツリー手段及びレゾリユー
   シヨン手段に接続して上記ツリー手段を上記レゾリユー
   シヨン手段に応じて次の比較サイクルの際のデータによ
   り更新するための更新手段とを具えることを特徴とする
   キー処理装置。
2. 【請求項２】さらに、　　上記トーナメント形ツリー構
   造に接続することにより上記キーの部分集合を含む順序
   付けリストを上記ツリー構造に送るようになされた複数
   のデータストリーム手段を具えることを特徴とする請求
   項１に記載のキー処理装置。
3. 【請求項３】上記トーナメント形ツリー構造は多数の記
   憶装置を含み、上記各記憶装置は上記キーのうちの１つ
   のキーを示すキーデータを記憶するキー記憶手段及び、
   上記１つのキーを発生する上記多数のデータストリーム
   手段のうちの１つを示すソース識別データを記憶するア
   ドレス記憶手段とを具えることを特徴とする請求項２に
   記載のキー処理装置。
4. 【請求項４】上記記憶装置は上記データストリーム手段
   及び上記記憶装置のうちのルートとの間に１つずつ複数
   のパスを形成するように接続されており、さらに、上記
   記憶装置は　　上記記憶装置のうちの上記ルートのアド
   レス記憶手段に接続することにより上記記憶装置のうち
   の上記ルートに保持されるソース識別データに応じて上
   記パスのうちの１つを選択するようになされている選択
   手段とを具えることを特徴とする請求項３に記載のキー
   処理装置。
5. 【請求項５】上記キーはオフセツト値コードワードによ
   り示されることを特徴とする請求項４に記載のキー処理
   装置。
6. 【請求項６】ルートレジスタと、上記ルートレジスタに
   接続することにより複数のデータパスを形成するような
   複数のノードレジスタと、上記ノードレジスタにそれぞ
   れ接続した複数のベースレジスタと、キーを保持するた
   めの第１フイールド及び当該キーを発生させた上記ベー
   スレジスタのうちの１つを識別するアドレスデータを保
   持するための第２フイールドを有するチヤンピオンキー
   レジスタと、上記チヤンピオンキーレジスタに接続する
   ことにより上記アドレスデータに応じて上記データパス
   のうちの１つを選択するツリー手段と、上記ツリー手段
   及びチヤンピオンキーレジスタに接続することにより単
   一の比較サイクルにおいて、上記ツリー手段により選択
   されたデータパスを形成するレジスタ内のデータからト
   ーナメントチヤンピオンを決定しかつ上記トーナメント
   チヤンピオン及びその元のベースレジスタを識別するデ
   ータを上記チヤンピオンキーレジスタに書込む決定手段
   と、上記ツリー手段に接続することにより上記ツリー手
   段により選択されたデータパスを形成するレジスタ内の
   データを更新する更新手段とを具えることを特徴とする
   データベースレコード処理装置。
7. 【請求項７】上記ベースレジスタは複数の要素を有する
   ことにより競合する各キーを保持するようになされたベ
   クトルレジスタであり、さらに、上記各ベクトルレジス
   タは上記チヤンピオンキーレジスタに接続することによ
   り上記要素の１つをポイントしかつ上記トーナメントチ
   ヤンピオンが上記ベクトルレジスタのうちの１つから発
   生した上記第２フイールドによる表示に応じて上記ポイ
   ンタを増加させるようになされたインデクス手段を具え
   ることを特徴とする請求項６に記載のデータベースレコ
   ード処理装置。
8. 【請求項８】複数のベクトルレジスタと、上記ベクトル
   レジスタからデータを受け取るために接続され、かつ上
   記ベクトルレジスタのうちの１つを選択するための第１
   アドレス入力を含む第１マルチプレクサと、複数の汎用
   レジスタと、上記汎用レジスタからデータを受けるため
   に接続され、かつ上記汎用レジスタのうちの１つを選択
   するための第２アドレス入力を含む第２のマルチプレク
   サと、それぞれ上記第１及び第２マルチプレクサから出
   力を受ける取るために接続ささた比較器と、キーを保持
   する第１フイールド及び上記ベクトルレジスタのうちの
   １つを識別するデータを保持する第２フイールドを有し
   、かつ上記各第１及び第２アドレス入力に上記第２フイ
   ールドの少くとも一部を与えるように接続されるデータ
   レジスタと、上記第１及び第２マルチプレクサの出力並
   びに上記比較器の出力を受け取るように接続され、かつ
   上記比較器の上記出力に応じて上記データレジスタに上
   記出力のうちの選択された１つを書込むように接続され
   る複数の論理ゲートとを具えることを特徴とするデータ
   ベースレコード処理装置。
9. 【請求項９】複数のベクトルレジスタと、上記ベクトル
   レジスタに結合される算術論理ユニツトと、上記ベクト
   ルレジスタに結合されるマルチプレクサと、上記ベクト
   ルレジスタに結合され、かつ上記ベクトルレジスタによ
   り送り込まれるベースを含むハードウエアトーナメント
   ツリー及び単一の比較サイクルにおいてトーナメントチ
   ヤンピオンを決定するように上記トーナメントツリーを
   解決するための手段を含むツリー論理回路とを具えるこ
   とを特徴とするベクトルプロセツサ。