JPH04245808A - 弾性表面波コンボルバおよびコンボルバ・バイアス装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、圧電膜／絶縁体／半導
体構造を有する弾性表面波コンボルバ（以上ＳＡＷコン
ボルバと略記する）およびコンボルバ・バイアス装置の
改良に関する。

【０００２】

【従来の技術】従来方式の最適バイアス回路の例を図１
６と図１７に示し、そのような従来方式が適用されるＳ
ＡＷコンボルバの構造を図１８、図１９、図２０に示す
。図１６の最適バイアス回路に関する詳細は、特開昭６
３−５２５０９号公報および特開昭６３−７７１７７号
公報に開示されている。また、図１７の最適バイアス回
路に関する詳細は、特開平２−６９０１３号公報に開示
されている。なお、図１７は特開平２−６９０１３号公
報記載の回路を単純化したブロック図で示したものであ
る。また、図１８，１９，２０のＳＡＷコンボルバに関
する詳細は、例えば、特開昭６３−６２２８１号公報に
開示されている。

【０００３】図１８はＳＡＷコンボルバの斜視図、図１
９はその断面図、図２０は他の構造によるＳＡＷコンボ
ルバの断面図であって、図面中、１はＳＡＷコンボルバ
、２はゲート電極、３は入力端子、４は出力端子、１６
はくし形電極、１７は圧電膜、１８は絶縁体、１９は半
導体、２０は裏面電極、２１は低濃度半導体エピタキシ
ャル層、２２は高濃度半導体基板である。

【０００４】図１９と図２０の違いは、図１９において
は半導体１９が低濃度半導体エピタキシャル層２１と高
濃度半導体基板２２の積層構造であるのに対し、図２０
においては、半導体１９としてバルクの基板をそのまま
用いていることである。実際の応用においては、図１９
の構造の方がコンボリューション効率が高いので、図１
９の構造が実用化されているのが実状である。この点に
関する詳細は前述した特開昭６３−６２２８１号公報に
表示されている。

【０００５】次に、図１６と図１７の従来の最適バイア
ス回路の動作について簡単に説明する。同図中、Ａ，Ｂ
は最適バイアス回路を示し、５は出力マッチング回路、
６は発振器、７は増幅器、８は差動増幅器、９は位相検
波器、１０は直流増幅器、１１は積分器、１２は波形整
形回路、１３は位相比較器、１４はチャージポンプ回路
、１５はローパスフィルター、Ｚａ，Ｚｂ，Ｚｌ，Ｚｃ
，Ｚｄは固定インピーダンス、Ｚｒは基準インピーダン
ス、Ｃｃは直流カットコンデンサ、Ｌはコイルである。

【０００６】図１６と図１７の回路は、どちらもコンボ
ルバのゲート容量Ｃ（ゲート電極と接地間の容量）を、
ある一定の容量Ｃｏｐに固定するように動作する。図１
６，１７の基準インピーダンスＺｒは固定すべき目標の
Ｃｏｐの値を調整するための基準となるインピーダンス
であり、Ｚｒの値は微調できるようになっている。図１
７の回路では、Ｚｒを固定し、発振器６の周波数ｆを微
調することによってＣｏｐの値を調整できる。このよう
にゲート容量Ｃの値を、ある容量Ｃｏｐに固定するのは
、ゲート容量Ｃと、コンボルバのコンボリューション効
率ＦＴの間の関係が１対１の関係になっており、そのた
めにＣの値の調整を通して、間接的に効率ＦＴの調整が
できるからである。

【０００７】ＺｎＯ／ＳｉＯ２／ｎ−Ｓｉ構造のコンボ
ルバにおけるＣとＦＴの関係の一例を図２１のグラフに
示す。図２１のグラフで、横軸はゲート電極２に印加さ
れたバイアス電圧である。図２１は、いわゆるＣ−Ｖ特
性（バイアス電圧と、ゲート電極と裏面電極（接地）の
間の容量Ｃの関係）と、ＦＴ−Ｖ特性（バイアス電圧と
、コンボリューション効率ＦＴとの関係）を比較したも
のである。

【０００８】図２１のグラフをみると、コンボリューシ
ョン効率ＦＴの最大値に対応するゲート容量Ｃｏｐに、
ゲート容量Ｃを固定すればよいことがわかる。図１６、
図１７の回路が、ＣをＣｏｐに固定するように動作する
のは、以上のように、Ｃの値の制御を通して、間接的に
コンボリューション効率ＦＴの値を常に最大値ＦＴｍａ
ｘに保つためである。なお、圧電膜／絶縁体／半導体構
造のＳＡＷコンボルバでは、圧電膜中に電荷の注入や放
出が生じやすく、そのために前記のＣ−Ｖ特性は電圧軸
に沿ってシフトすることが多い。しかし、そのような場
合でも、Ｃ−Ｖ特性とＦＴ−Ｖ特性は同様にシフトし、
したがってＦＴｍａｘに対応する容量Ｃｏｐの値は、常
に同じ値となる。したがって図１６，図１７の回路では
、圧電膜中の電荷量の変化や履歴に依存せずに、常に最
大のＦＴの値を保つことができる。以上が従来の最適バ
イアス回路として示した図１６，図１７の動作原理であ
る。

【０００９】

【発明が解決しようとする課題】以上のように、図１６
、図１７に示した従来の最適バイアス回路においては、
次のような欠点がある。その第１の欠点は、図１６、図
１７とも、回路規模が大きく、消費電力も大きいという
点である。それは従来方式の図１６、図１７とも、その
基本動作原理として、前述したように、ゲート容量Ｃを
検出する必要がある点に起因している。すなわち、ゲー
ト容量Ｃを検出するためには、ゲート電極２にＡＣ電圧
を印加して、そのインピーダンスを測定する必要があり
、そのためには、図１６、図１７の発振器６を設ける必
要があるという点と、ＣをＣｏｐに固定するためには、
図１６の位相検波器９や、図１７の位相比較器１３を設
ける必要があり、それらのために、全体として回路規模
が大きくなり、消費電力も大きくならざるを得ない。

【００１０】また、第２の点としては、上述したように
、従来方式ではゲート電極にＡＣ電圧を印加することか
ら、コンボリューション出力が、そのＡＣ電圧で変調さ
れるという点があげられる。ＡＣ電圧を小さなレベルに
すれば、変調度は小さくなるが、その場合は、回路全体
のフィードバック利得を大きくせざるを得ず、回路全体
が発振し易くなるという危険がある。さらに回路全体と
して、ＩＣ化に適さない部品（例えば、図１７のコイル
Ｌ）を含んでいたり、前述したように回路規模が大きい
ということから、従来の最適バイアス回路全体をＩＣ化
して小型化することが困難であるという点も欠点として
あげられる。

【００１１】

【発明の目的】本発明の目的は、回路規模も消費電力も
小さく、ＩＣ化に適しており、しかもコンボリューショ
ン出力を変調することもないような最適バイアス回路と
、その回路を応用するのに適したＳＡＷコンボルバの新
しい構造を提供することにある。

【００１２】

【課題を解決するための手段】本願の第１の発明は、圧
電膜／絶縁体／半導体構造を有するＳＡＷコンボルバに
おいて、前記コンボルバのゲート電極下方あるいはゲー
ト電極と同一電位を有する電極下方に半導体表面抵抗を
測定しうる表面抵抗測定部を備えていることを要旨とし
ている。本願の第２の発明は、圧電膜／絶縁体／半導体
構造を有するＳＡＷコンボルバと、前記コンボルバのゲ
ート電極下方あるいはゲート電極と同一電位を有する電
極下方に半導体表面抵抗を測定しうるように設けた表面
抵抗測定部と、前記表面抵抗測定部から得られる。表面
抵抗を監視し、その抵抗が所定値となるように前記ゲー
ト電極にバイアスを印加するバイアス制御回路とから成
ることを要旨としている。

【００１３】

【作用】上記コンボルバ・バイアス装置の基本的な作動
原理は、表面抵抗測定部の抵抗を、ある値になるように
コンボルバのゲート電圧を制御することにより、間接的
にコンボリューション効率ＦＴの値の最大値ＦＴｍａｘ
を得ようとするものである。

【００１４】

【実施例】図１は、本発明の一実施例を示すもので、前
述した従来例の図と同一または類似する部材には同じ符
号が付されている。すなわち、１はＳＡＷコンボルバ、
２はゲート電極、３は入力端子、４は出力端子、１６は
くし形電極、１７は圧電膜、１８は絶縁体、１９は半導
体、２０は裏面電極であって、半導体の表面抵抗（絶縁
体／半導体界面の横方向界面抵抗のことを示す。以後、
表面抵抗という表現はすべてその意味とする）を測定で
きるような表面抵抗測定部２３が、コンボルバのゲート
電極２の一部あるいはコンボルバのゲート電極と同一の
電位を有する電極の下で、かつ半導体の部分に、少なく
とも１個所配設され、その表面抵抗をＲｓとするとき、
Ｒｓと基準抵抗器２４の抵抗Ｒｒを抵抗比較部２５で比
較し、Ｒｓの値が所望の値となるように、コンボルバの
ゲート電極２の電圧が、バイアス電圧制御部２６で制御
されるようになっている。

【００１５】表面抵抗測定部２３の設置位置は、上述し
たように、必ずしもゲート電極２の一部の下である必要
はなく、図２のように、ゲート電極と同一の電位を有す
る電極２７を別に設け、その下に設置してもよく、また
図３のように、１個所だけでなく、コンボルバ上の異な
る位置に複数設置してもよい。図３のように、表面抵抗
測定部２３を複数個設置する構成は、コンボルバのゲー
ト電極下の半導体の表面状態に場所的な不均一があると
きに、表面状態を平均化して検出することができるとい
う意味で有利である。なお、ゲート電極の一部の下に表
面抵抗測定部２３を設置するときは、表面波の伝播に影
響を与えないように、表面波の伝播路と異なる位置に表
面抵抗測定部２３を設置する方がよく、そのために図１
と図３に示したように、ゲート電極の一部を伝播路の横
方向に張り出させ、その下方部分に表面抵抗測定部２３
を設置することが望ましい。

【００１６】以上のような本発明の基本構造（図１）に
よって最適バイアス回路としての動作が可能であること
の理由については、後述することにし、最初に前記表面
抵抗測定部２３の具体的な構造例について述べる。

【００１７】図４−図５−図６、図７−図８、図９に、
本発明において用いることができる前記表面抵抗測定部
２３の具体的構造例を示す。同図の各構造例とも、コン
ボルバのゲート電極２の一部をＭＩＳＦＥＴ（Ｍｅｔａ
ｌ−Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ
　ＦＥＴ）のゲート電極とするようなＦＥＴ（電界効果
トランジスタ）の構造をしており、ソース２８とドレイ
ン２９は、絶縁体１８と半導体１９の界面に設けられて
いる。この場合、ＭＩＳＦＥＴの絶縁部は、圧電膜／絶
縁体積層構造となっている。また、目的の表面抵抗Ｒｓ
の検出は、ＦＥＴのソース２８とドレイン２９間の抵抗
の検出によって行なえるようになっている。なお、前記
各構造例では、ＭＩＳＦＥＴのゲート電極として、コン
ボルバのゲート電極２の一部が使われているが、ＭＩＳ
ＦＥＴのゲート電極としては、前述した図２のように、
コンボルバのゲート電極と同電位の電極２７が使われる
構造でもよい。

【００１８】図４〜図６は、最も単純なＭＩＳＦＥＴの
構造を示している。ソース２８とドレイン２９は、半導
体１９の導電形と逆の導電形の高濃度半導体とする。例
えば、半導体１９がｎ形の場合は、ソース２８とドレイ
ン２９はｐ形高濃度半導体で半導体１９がｐ形である場
合は、ソース２８とドレイン２９はｎ形高濃度半導体で
ある。なお、図４〜図６では半導体１９として、低濃度
半導体エピタキシャル層／高濃度半導体基板積層構造の
場合を示しているが、図２０のように、半導体１９とし
て、バルクの半導体を用いる場合であってもよい。図４
の取り出し電極３０はソース２８またはドレイン２９を
形成している半導体とオーミック接合を形成する金属ま
たは高濃度半導体（例えばポリシリコン）であり、その
電極３０からソース端子やドレイン端子を引き出すよう
になっている。図４の表面抵抗測定部の大きな特徴は、
ＭＩＳＦＥＴのゲート電極（またはゲート電極と同電位
の電極）の下の半導体の表面状態が、表面波の伝播路で
あるコンボルバのゲート電極２の下の半導体の表面状態
と等しいことである。したがって、ＭＩＳＦＥＴ部の表
面抵抗Ｒｓはコンボルバのゲート電極の下の半導体の表
面状態に応じて、図１０のグラフに示すように変化する
。同グラフは、ソース２８を接地し、ドレイン２９に一
定の電圧あるいはＭＩＳＦＥＴの飽和領域における任意
のドレイン電圧印加（半導体１９がｎ形の時は負電圧で
、逆にｐ形の時は正電圧）しておき、コンボルバのゲー
ト電圧ＶＧを変えた時のＭＩＳＦＥＴのドレイン電流Ｉ
Ｄの大きさ（の対数値）の変化を定性的に示したもので
ある。図１０のグラフは、半導体１９がｎ形の場合につ
いての例であるが、半導体１９がｐ形の場合は、電圧Ｖ
Ｇの符号を逆転した形の特性となる。

【００１９】図１０のグラフをみると、表面抵抗Ｒｓは
、蓄積領域→空乏領域→反転領域になるにしたがって単
調に小さくなることがわかる。よってＭＩＳＦＥＴのＲ
ｓを検出することによって、コンボルバのゲート電極２
の下の半導体の表面状態を測定することができる。一方
、図２１のＣ−Ｖ特性とＦＴ−Ｖ特性をみると、コンボ
リューション効率ＦＴは、半導体表面が、空乏〜弱反転
領域になる時に最大値ＦＴｍａｘとなることがわかる。 したがって図１０のグラフにおいて、ＦＴが最大となる
状態に対応するのは、弱反転領域へ空乏領域の部分であ
り、ＭＩＳＦＥＴにおいては、いわゆるサブスレッショ
ールド領域に対応する。ＭＩＳＦＥＴの特性については
、例えば、昭和６２年、産業図書株式会社発行「半導体
デバイス」（Ｓ・Ｍ・ＳＺＥ著、南日、他訳）の文献に
記載されている。

【００２０】上記文献に示されているように、サブスレ
ッショールド領域においては、ゲート電圧に対するドレ
イン電流の変化は指数関数的であり、しかもドレイン電
流そのものの大きさも小さい。したがって、図４の構造
のＭＩＳＦＥＴを用いる場合は、ＦＴが最大となる状態
で検出される表面抵抗Ｒｓの値は、大きな値となり、し
かもＲｓはゲート電圧に対して極めて敏感に変化するこ
とになる。Ｒｓが大きすぎる場合は、ドレイン２９と半
導体の裏面電極２０の間にリーク電流がある場合は、そ
のリーク電流によって見掛け上の表面抵抗が実際のＲｓ
の値よりも小さく見えるようになり、正確なＲｓを検出
できないおそれがある。また、Ｒｓがゲート電圧に対し
て大きく変化しすぎる（敏感である）場合は、図１の抵
抗比較部２５としては、大きなダイナミックレンジが必
要であることを意味する。そのような点からみると、図
４の構造は、最適バイアス回路で用いる表面抵抗測定部
２３として有効ではあるものの、必ずしも最適の構造と
は言えない。

【００２１】一方、図７の構造は、上述した図４の構造
の欠点を改良しようとしたものである。図４と図７の違
いは、図７では、図４のＭＩＳＦＥＴのゲート電極の下
の半導体の部分に、半導体１９の逆の導電形の低濃度半
導体層３１を薄く設けたことである。半導体１９がｎ形
である場合は、半導体層３１はｐ形低濃度半導体であり
、半導体１９がｐ形である場合は、半導体層３１はｎ形
低濃度半導体である。その他の構造は、図４と全く同じ
であるので、ここでは特に説明しない。

【００２２】上述した半導体層３１は、半導体１９と逆
の導電形の不純物を薄くドープすることによって形成で
きるが、そのためのプロセス技術としては、拡散技術を
用いてもよく、イオン注入法を用いてもよい。図７の構
造は、いわゆるＭＯＳＦＥＴにおいて、エンハンスメン
ト形のＦＥＴをディスプレション形に変えたような構造
である。図７の構造の場合のゲート電圧ＶＧとドレイン
電圧ＩＤの関係を図１１のグラフに示す。同グラフは、
やはり半導体１９がｎ形の場合の例である。ただし、図
１０のグラフと違って、縦軸はリニアスケールである。 ソースやドレインの電圧の設定は、図１０のグラフの場
合と同様である。図１１のグラフをみると、図７の構造
の場合は、コンボルバのゲート電極２の下の半導体の表
面状態が弱反転〜空乏領域の状態でも十分に大きなドレ
イン電流ＩＤが流れ、しかもＩＤのＶＧに対する変化は
、図４の構造の場合ほど急激ではないことがわかる。こ
れは、図７の場合は、半導体層３１の設置により、表面
電流のチャンネルが形成されており、したがって、コン
ボルバのゲート電極２の下の半導体の表面状態が弱反転
へ空乏状態の場合でも、図７のＭＩＳＦＥＴはサブスレ
ッショールド領域でなく、反転領域に入っているからで
ある。したがって、図７の表面抵抗Ｒｓは、図４の場合
よりかなり小さいので、図７の構造を用いると、ドレイ
ン２９と裏面電極２０の間にリーク電流がある場合も、
その影響を受けにくく、さらにＲｓのゲート電圧依存性
が図４の場合ほど極端に大きくないので、図１の抵抗比
較部２５としては、それほど大きなダイナミックレンジ
が要求されたこともないという利点もある。

【００２３】次に、図９の構造は、図４と図７の構造の
変形例を示したものである。図９は、ＭＩＳＦＥＴを並
列に複数個並べた構造例を示したものであり、図の例で
は、３個のＦＥＴを並列に接続した構造に相当する。も
ちろん、図９は一例にすぎず、並列のＦＥＴの個数は、
図９に限定されるものではない。図９は、平面図のみを
示してあるが、その断面図は図４や図７のどちらの場合
であってもよい。図９は、ＭＩＳＦＥＴを複数個設ける
ことによって、ドレイン電流を増加させ、それによって
表面抵抗Ｒｓの検出の感度やＳ／Ｎ比（信号／雑音比）
を増加させようとしたものである。なお、図４、図７、
図９のソース２８とドレイン２９は、拡散技術やイオン
注入法のプロセス技術によって容易に形成することがで
きる。

【００２４】次に、本発明の基本構造を示す図１の動作
原理を説明する。基本的な動作原理は、表面抵抗測定部
２３の抵抗Ｒｓを、ある値Ｒｓｏｐになるようにコンボ
ルバのゲート電極２の電圧を制御することにより、間接
的にコンボリューション効率ＦＴの値の最大値ＦＴｍａ
ｘを得ようとするものである。これには、表面抵抗Ｒｓ
と、コンボルバのゲート電極２の下の半導体の表面状態
が、１対１の関係になっている必要がある。しかし、一
例として、前述した図４、図７、図９の構造を表面抵抗
測定部２３として用いた場合は、前述した図１０、図１
１のグラフから明らかなように、コンボルバのゲート電
極の下の半導体表面が、蓄積→空乏→弱反転→反転とい
う状態になるのに対して、表面抵抗測定部２３の抵抗Ｒ
ｓは、単調に減少する。これは、Ｒｓと半導体の表面状
態が１対１の関係になっていること、すなわちＲｓをあ
る値に固定すれば、半導体の表面状態が一意に決まるこ
とを示す。一方、図２１のグラフのＣ−Ｖ特性とＦＴ−
Ｖ特性を比較してわかるように、コンボリューション効
率ＦＴは、半導体表面が反転〜弱反転の状態の時に最大
値ＦＴｍａｘとなり、他の状態では、ＦＴは低下する。 したがって、Ｒｓと半導体表面状態が１対１となってい
る場合、Ｒｓとコンボリューション効率ＦＴの間の関係
は、定性的に図１２のグラフのようになる。図１２のグ
ラフに示す関係が成立する場合、コンボリューション効
率ＦＴを、その最大値ＦＴｍａｘになるようにするには
、表面抵抗ＲｓがＦＴｍａｘに対応する抵抗Ｒｓｏｐに
等しくなるように、コンボルバのゲート電極２の電圧を
制御すればよい。

【００２５】本発明の基本構造を示す図１において、抵
抗比較部２５は、Ｒｓを基準抵抗値Ｒｒと比較して、Ｒ
ｓと目的の抵抗値との違いを検出する部分であり、バイ
アス電圧制御部２６は、その違いに応じた電圧を発生し
てコンボルバのゲート電極２に電圧を与え、Ｒｓを目的
の抵抗値に等しくなるようにする部分である。上記の目
的の抵抗値をＲｓｏｐとすれば、最大のコンボリューシ
ョン効率ＦＴｍａｘを得ることができる。基準抵抗器２
４は上記の目的の抵抗値を設定する部分であり、抵抗Ｒ
ｒの調整によって、間接的にコンボリューション効率Ｆ
Ｔの値も調整することができる。

【００２６】以上が本発明の基本構造を示す図１の動作
原理である。なお、本発明で用いる表面抵抗測定部２３
は、前述した図４、図７、図９以外にも、表面抵抗Ｒｓ
とコンボルバのゲート電極２の下の半導体の表面状態が
１対１に対応するような構造であれば、それを表面抵抗
測定部２３として用いることができる。その理由は、前
述した図１の動作原理の説明によって明らかであろう。

【００２７】次に、図１で示した本発明の基本構造にお
いて、表面抵抗２３以外の部分について、具体的な回路
の実施例を図１３に示す。図１３の回路は、次のような
構成要素からなっている。（ａ）表面抵抗Ｒｓと直列に
つながる抵抗Ｒｏ、（ｂ）基準抵抗Ｒｒおよびそれと直
列につながる抵抗Ｒｂ、（ｃ）ＲｓとＲｒの片側は接地
しており、ＲｏとＲｂの片側（ＲｓとＲｒとの結合点の
他の側）には、それぞれ直流電圧Ｖｄ，Ｖｒが印加され
ている。ＶｄとＶｒは共通の電圧（Ｖｄ＝Ｖｒ≡Ｖｏ）
でもよい。（ｄ）直流差動増幅器３２（以下、Ａｍｐ．
と称す）（ｅ）Ａｍｐ．の２つの入力端子の一方にはＲ
ｓとＲｏの結合点からの出力電圧が入力し、他の一方に
はＲｒとＲｂの結合点からの出力電圧が入力している。 （ｆ）Ａｍｐ．の出力は抵抗Ｒｍまたはコイル（インダ
クタンイ）Ｌｍを介してコンボルバのゲート電極２と接
続されている。ここで、Ｒｍ、Ｌｍはコンボルバの出力
マッチング回路のマッチングに影響を与えないような値
とする。

【００２８】以上の構成要素の接続によって、図１３の
回路が最適バイアス回路として動作する理由を以下に説
明する。図１の基本構造との対応では、Ｒｏ、Ｖｄ、Ｒ
ｂ、ＶｒはＲｓとＲｒを比較するための抵抗比較部２５
の一部となっている。また、Ａｍｐ．３２は、抵抗を比
較してその違いに応じた出力を出すので、ＲｍまたはＬ
ｍを含めて、バイアス電圧制御部２６に対応している。 図１３は極めて簡単な回路であり、Ａｍｐ．３２の利得
が十分に大きいときは、表面抵抗Ｒｓの値は、次式で表
わされる値に収束する。

【００２９】よって、Ｒｒを調整することにより、表面
抵抗Ｒｓの値を調整することができ、それによって間接
的にコンボリューション効率ＦＴの値を調整することが
できる。前述したように、もし、Ｒｓ＝Ｒｓｏｐとなる
ように、Ｒｒを調整すれば、最大のコンボリューション
効率ＦＴｍａｘが得られる。

【００３０】なお、（１）において、Ｖｄ＝Ｖｒ≡Ｖｏ
の場合は、 となり、ＲｓはＲｒに比例し、またバイアスＶｏにも依
存しない。その意味では、図１３において、Ｖｄ＝Ｖｒ
とする方が望ましい。

【００３１】以上の図１３の回路おいて、表面抵抗測定
部２３として、前述した図４、図７、図９のようなＦＥ
Ｔを用いる場合は、ＦＥＴが表面抵抗の検出用として使
用でき、かつ回路が収束するためには、以下の条件（ｇ
）が必要である。以下の条件（ｇ）は図４、図７、図９
に関する前述した説明と、図１０、図１１のグラフにつ
いての説明を参照すれば、特に説明を要しないであろう
。（ｇ）ＦＥＴのソースは接地しており、ドレインはＲ
ｏと結合している。また、ＳＡＷコンボルバの半導体基
板１９がｎ形であるときは、Ｖｄ、Ｖｒの値は負電圧で
あり、半導体基板１９がｐ形であるときは、逆にＶｄ、
Ｖｒは正電圧である。さらにＡｍｐ．の（＋）側入力端
子には、ＲｓとＲｏの結合点からの出力電圧を入力させ
るようにし、（−）側入力端子には、ＲｒとＲｂの結合
点からの出力電圧を入力させるようにする。

【００３２】なお、図１３の回路において、Ｒｓの収束
値が（１）式または（２）式で表わされるためには、Ａ
ｍｐ．３２の利得を十分に大きくする必要がある。した
がって、図１３のフィードバック系では、図１４のよう
に、Ａｍｐ．の後段にＲｉ、Ｃｉからなる積分回路を設
置すると、系の不要な発振を防ぐ意味からは、より有効
であると言える。

【００３３】以上のように、本発明による最適バイアス
回路の具体例（図１３、図１４）は、極めて簡単な構成
から成っており、しかも動作はすべて直流動作をし、従
来方式である図１６、図１７のような発振器６や位相検
波器９あるいは位相比較器１３等も不要である。したが
って、本発明は、従来方式と比較して回路規模も小さく
、消費電力も小さくすることができる。さらに、上述し
たように、本発明は、本質的に直流動作をするので、従
来方式の欠点であるコンボリューション出力の変調とい
う問題もないという長所を有している。

【００３４】さらに言えば、本発明は、図１３、図１４
のように、極めて簡単な回路要素から成っているので、
本質的にＩＣ化し易いという長所を有している。しかも
、そのＩＣ化は、圧電膜／絶縁体／半導体構造のＳＡＷ
コンボルバを用いていることから、ＳＡＷコンボルバの
半導体基板内で行なうことも可能である。特に図１３、
図１４において、コイルＬｍを用いない場合は、すべて
の構成要素をコンボルバの半導体基板内にＩＣ化するこ
とが可能となる。ただ、コンボリューション効率ＦＴを
調整したい場合は、基準抵抗器２４は外部に設置する必
要がある。

【００３５】図１５に、基準抵抗器２４のみを外部に設
置し、他の最適バイアス回路の構成要素をすべてＳＡＷ
コンボルバの半導体基板内にＩＣ化した例を示す。もし
、ＦＴを調整する必要がない場合は、前述したように、
基準抵抗器２４を含めて、本発明による最適バイアス回
路のすべての構成要素をコンボルバの半導体基板内にＩ
Ｃ化することが可能であ。

【００３６】なお、本発明で用いる圧電膜／絶縁体／半
導体構造のモノリシックＳＡＷコンボルバの材質は、特
に限定しない。圧電膜としては、ＺｎＯやＡｌＮ等、絶
縁体としては、ＳｉＯ２、ＳｉＮｘ等、半導体としては
、ＳｉやＧａＡｓ等を用いることができる。特にコンボ
リューション効率ＦＴが高い構造としては、ＺｎＯ／Ｓ
ｉＯ２／Ｓｉ構造で、Ｓｉ基板として低濃度半導体エピ
タキシャル層／高濃度半導体、積層構造を有するものが
知られており、本発明を実施する場合は、そのような材
質と構造を有するＳＡＷコンボルバを用いるのが特に有
利である。

【００３７】

【発明の効果】本発明によれば、従来のＳＡＷコンボル
バ最適バイアス回路と比較して、回転規模も消費電力も
小さく、しかもコンボリューション出力を変調すること
もないような最適バイアス回路が実現できる。さらに、
本発明による最適バイアス回路はＩＣ化に適しており、
しかもＳＡＷコンボルバの半導体基板内にＩＣ化するこ
とも可能であることから、ＳＡＷコンボルバを応用する
際の、周辺回路の小型化に大いに有用である。加えて、
本発明を適用しＳＡＷコンボルバは、ＳＡＷコンボルバ
を用いる装置全般に応用できる。具体的にはスペクトル
拡散通信機、相関器、レーダー、画像処理、フーリエ変
換器などに応用できる。

【図面の簡単な説明】

【図１】本発明の一実施例に示す最適バイアス回路の基
本構成ブロック図である。

【図２】表面抵抗測定部の配置例を示すＳＡＷコンボル
バの斜視図である。

【図３】他の配置例を示すＳＡＷコンボルバの斜視図で
ある。

【図４】表面抵抗測定部の実施例を示す平面図である。

【図５】図４のＡ−Ａ線断面図である。

【図６】図４のＢ−Ｂ線断面図である。

【図７】表面抵抗測定部の他の実施例を示す平面図であ
る。

【図８】図７のＡ−Ａ線断面図である。

【図９】表面抵抗測定部の他の実施例を示す平面図であ
る。

【図１０】図４の表面抵抗測定部のゲート電圧−ドレイ
ン電流の関係を示すグラフである。

【図１１】図４および図７の表面抵抗測定部のゲート電
圧−ドレイン電流の関係を示すグラフである。

【図１２】表面抵抗とコンボリューション効率の間の定
性的な関係を示すグラフである。

【図１３】本発明の他の実施例を示す最適バイアス回路
の具体的回路図である。

【図１４】図１３の一部を変更した具体的回路図である
。

【図１５】本発明の一実施例を示すＳＡＷコンボルバの
斜視図である。

【図１６】従来の最適バイアス回路の一例を示す回路図
である。

【図１７】従来の最適バイアス回路の他の例を示す回路
図である。

【図１８】従来のＳＡＷコンボルバの斜視図である。

【図１９】図１８の断面図である。

【図２０】従来の他のＳＡＷコンボルバの断面図である
。

【図２１】バイアス電圧コンボリューションの関係およ
びバイアス電圧と、ゲート電極−裏面電極間の容量との
関係を示すグラフである。

【符号の説明】

１　　ＳＡＷコンボルバ ２　　ゲート電極 ３　　入力端子 ４　　出力端子 １６　　くし形電極 １７　　圧電膜 １８　　絶縁体 １９　　半導体 ２０　　裏面電極 ２３　　表面抵抗測定部 ２４　　基準抵抗器 ２５　　抵抗比較部 ２６　　バイアス電圧制御部

Claims (7)

【特許請求の範囲】
1. 【請求項１】　　圧電膜／絶縁体／半導体構造を有する
   弾性表面波コンボルバにおいて、前記コンボルバのゲー
   ト電極下方あるいはゲート電極と同一電位を有する電極
   下方に半導体表面抵抗を測定しうる表面抵抗測定部を備
   えていることを特徴とする弾性表面波コンボルバ。
2. 【請求項２】　　前記表面抵抗測定部は、コンボルバの
   ゲート電極の一部あるいはゲート電極と同一電位を有す
   る電極をＭＩＳＦＥＴのゲート電極とするようなＦＥＴ
   であり、ＦＥＴのソースとドレイン間の抵抗を表面抵抗
   測定手段とする請求項１に記載の弾性表面波コンボルバ
   。
3. 【請求項３】　　前記ＦＥＴのソースとドレインは、コ
   ンボルバの絶縁体直下で半導体表面（絶縁体／半導体界
   面）に形成され、コンボルバの半導体の導電形と逆の導
   電形高濃度半導体とする請求項２に記載の弾性表面波コ
   ンボルバ。
4. 【請求項４】　　前記半導体表面（絶縁体／半導体界面
   ）に、半導体の逆の低濃度半導体層が薄く形成されてい
   る請求項３に記載の弾性表面波コンボルバ。
5. 【請求項５】　　圧電膜／絶縁体／半導体構造を有する
   弾性表面波コンボルバと、前記コンボルバのゲート電極
   下方あるいはゲート電極と同一電位を有する電極下方に
   半導体表面抵抗を測定しうるように設けた表面抵抗測定
   部と、前記表面抵抗測定部から得られる表面抵抗を監視
   し、その抵抗が所定値となるように前記ゲート電極にバ
   イアスを印加するバイアス制御回路とから成ることを特
   徴とするコンボルバ・バイアス装置。
6. 【請求項６】　　前記バイアス制御回路は、下記構成要
   素から成る請求項５に記載のコンボルバ・バイアス装置
   。 （ａ）前記表面抵抗測定部の表面抵抗（Ｒｓ）と直列に
   つながる抵抗（Ｒｏ）、（ｂ）基準抵抗（Ｒｒ）および
   それと直列につながる抵抗（Ｒｂ）、（ｃ）抵抗（Ｒｓ
   ）と（Ｒｒ）の片側は接地され、抵抗（Ｒｏ）と（Ｒｂ
   ）の片側に電圧Ｖｄ，Ｖｒが印加されている。（ｄ）直
   流差動増幅器、（ｅ）前記直流差動増幅器の２つの入力
   端子の一方には、前記抵抗（Ｒｓ）と（Ｒｏ）の結合点
   からの出力電圧が入力され、他の一方には、抵抗（Ｒｒ
   ）と（Ｒｂ）の結合点からの出力電圧が入力される。 （ｆ）前記直流差動増幅器の出力は、抵抗（Ｒｍ）また
   はインダクタンス（Ｌｍ）を介してコンボルバのゲート
   電極に接続される。
7. 【請求項７】　　前記直流差動増幅器の出力を抵抗（Ｒ
   ｉ）と容量（Ｃｉ）とからなる積分回路を介して前記抵
   抗（Ｒｍ）またはインダクタンス（Ｌｍ）に供給される
   ように構成した請求項５に記載のコンボルバ・バイアス
   装置。