JPH04244788A - 三相全波整流回路 - Google Patents
三相全波整流回路Info
- Publication number
- JPH04244788A JPH04244788A JP3008019A JP801991A JPH04244788A JP H04244788 A JPH04244788 A JP H04244788A JP 3008019 A JP3008019 A JP 3008019A JP 801991 A JP801991 A JP 801991A JP H04244788 A JPH04244788 A JP H04244788A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- operational amplifier
- signals
- phase
- wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はインバータ制御用の三相
出力電流検出信号等の制御用三相信号検出用の三相全波
整流回路に関する。
出力電流検出信号等の制御用三相信号検出用の三相全波
整流回路に関する。
【０００２】
【従来の技術】従来のこの種の三相全波整流回路として
は図３の回路図に示す如きものが知られている。図３に
おいて、２と２ａと２ｂとは同一の回路構成をなす整流
演算部であり、該各演算部においてＯＰ１１，ＯＰ１２
は演算増幅器、Ｒ１１〜Ｒ１７は抵抗、Ｄ１１〜Ｄ１３
はダイオードである。またＳ１ ，Ｓ２ ，Ｓ３ は三
相入力信号であり各相の対基準点電位を示し、Ｓ７ は
該三相入力信号に対する所要の三相全波整流信号である
。
は図３の回路図に示す如きものが知られている。図３に
おいて、２と２ａと２ｂとは同一の回路構成をなす整流
演算部であり、該各演算部においてＯＰ１１，ＯＰ１２
は演算増幅器、Ｒ１１〜Ｒ１７は抵抗、Ｄ１１〜Ｄ１３
はダイオードである。またＳ１ ，Ｓ２ ，Ｓ３ は三
相入力信号であり各相の対基準点電位を示し、Ｓ７ は
該三相入力信号に対する所要の三相全波整流信号である
。
【０００３】前記各相信号Ｓ１ ，Ｓ２ ，Ｓ３ は各
対応整流演算部２，２ａ，２ｂにおいてそれぞれ負の部
分がゲイン１にて極性反転された後に正の部分に加算さ
れて各相信号毎に単相全波整流され、該各相信号の単相
全波整流値間の最大値の包絡値として前記信号Ｓ７ が
得られている。
対応整流演算部２，２ａ，２ｂにおいてそれぞれ負の部
分がゲイン１にて極性反転された後に正の部分に加算さ
れて各相信号毎に単相全波整流され、該各相信号の単相
全波整流値間の最大値の包絡値として前記信号Ｓ７ が
得られている。
【０００４】
【発明が解決しようとする課題】しかしながら前記従来
の三相全波整流回路においては、三相入力信号を各相毎
に２個の演算増幅器を介して単相全波整流する演算を行
っており計６個の演算増幅器を要し、且つ該各演算増幅
器とその入力抵抗及び帰還抵抗とから成る演算増幅部間
のゲイン整合を要するため、回路構成の複雑化とゲイン
調整の煩雑化とを招いていた。これに鑑み本発明は回路
構成の簡略化とゲイン調整の簡易化とを図った制御信号
作成用の三相全波整流回路の提供を目的とするものであ
る。
の三相全波整流回路においては、三相入力信号を各相毎
に２個の演算増幅器を介して単相全波整流する演算を行
っており計６個の演算増幅器を要し、且つ該各演算増幅
器とその入力抵抗及び帰還抵抗とから成る演算増幅部間
のゲイン整合を要するため、回路構成の複雑化とゲイン
調整の煩雑化とを招いていた。これに鑑み本発明は回路
構成の簡略化とゲイン調整の簡易化とを図った制御信号
作成用の三相全波整流回路の提供を目的とするものであ
る。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の三相全波整流回路は、三相信号を入力とす
るダイオードから成る三相全波整流器と、該整流器の出
力を基準電位に対して正負両半波整流信号に分離して該
両信号間の絶対値比較を行い該両信号の正信号分が負信
号分より大なる部分のみを選択出力する第１の演算増幅
回路と、負極性となる該第１の演算増幅回路の出力と前
記負の半波整流信号との和を入力とする第２の演算増幅
回路とを設けて成り、該第２の演算増幅回路の出力を以
って所要の三相全波整流信号となすものとし、或いはま
た前記両演算増幅回路の入出力信号極性を反転した場合
に対応させて、三相信号を入力とするダイオードから成
る三相全波整流器と、該整流器の出力を基準電位に対し
て正負両半波整流信号に分離して該両信号間の絶対値比
較を行い該両信号の負信号分が正信号分より大なる部分
のみを選択出力する第１の演算増幅回路と、正極性とな
る該第１の演算増幅回路の出力と前記正の半波整流信号
との和を入力とする第２の演算増幅回路とを設けて成り
、該第２の演算増幅回路の出力を以って所要の三相全波
整流信号となすものとする。
に、本発明の三相全波整流回路は、三相信号を入力とす
るダイオードから成る三相全波整流器と、該整流器の出
力を基準電位に対して正負両半波整流信号に分離して該
両信号間の絶対値比較を行い該両信号の正信号分が負信
号分より大なる部分のみを選択出力する第１の演算増幅
回路と、負極性となる該第１の演算増幅回路の出力と前
記負の半波整流信号との和を入力とする第２の演算増幅
回路とを設けて成り、該第２の演算増幅回路の出力を以
って所要の三相全波整流信号となすものとし、或いはま
た前記両演算増幅回路の入出力信号極性を反転した場合
に対応させて、三相信号を入力とするダイオードから成
る三相全波整流器と、該整流器の出力を基準電位に対し
て正負両半波整流信号に分離して該両信号間の絶対値比
較を行い該両信号の負信号分が正信号分より大なる部分
のみを選択出力する第１の演算増幅回路と、正極性とな
る該第１の演算増幅回路の出力と前記正の半波整流信号
との和を入力とする第２の演算増幅回路とを設けて成り
、該第２の演算増幅回路の出力を以って所要の三相全波
整流信号となすものとする。
【０００６】
【作用】本発明に従う三相全波整流回路は図２の動作波
形図に示す回路各部出力を得るように回路構成されたも
のである。今、図２の（イ）に例示する如く三相入力信
号をＳ１ ，Ｓ２ ，Ｓ３ としそれぞれ単位１の振幅
を有し相互に１２０度の位相差を有する正弦波とすれば
、該各信号を入力とする三相全波整流器の出力は図２の
（ロ）に示す如くそれぞれ最大値を単位の１とする信号
Ｓ４ とＳ５ との如くなる。今、基準電位を零とし該
零電位に対し前記信号Ｓ４ とＳ５ とがそれぞれ正と
負との極性をもつものとして該両信号の絶対値比較を行
えば、該両信号の絶対値差を入力とし｜Ｓ４ ｜＞｜Ｓ
５ ｜の場合にのみその出力を発するゲインＫ１ の第
１の演算増幅回路の出力信号Ｓ６ はＳ６ ＝−Ｋ１
（Ｓ４ ＋Ｓ５ ），また｜Ｓ４ ｜≦｜Ｓ５ ｜の場
合はＳ６ ＝０，となり図２の（ハ）に示す如き負極性
信号となる。次に該信号Ｓ６ に対するゲインをＫ２
／Ｋ１ 、前記信号Ｓ５ に対するゲインをＫ２ とす
る第２の演算増幅回路において該両信号Ｓ５ とＳ６
とを加算すれば、入力信号の反転極性信号を出力する前
記第２の演算増幅回路の出力として図２の（ニ）に示す
如き正極性にて最大値Ｋ２ の信号Ｓ７ が所要の三相
全波整流信号として得られる。
形図に示す回路各部出力を得るように回路構成されたも
のである。今、図２の（イ）に例示する如く三相入力信
号をＳ１ ，Ｓ２ ，Ｓ３ としそれぞれ単位１の振幅
を有し相互に１２０度の位相差を有する正弦波とすれば
、該各信号を入力とする三相全波整流器の出力は図２の
（ロ）に示す如くそれぞれ最大値を単位の１とする信号
Ｓ４ とＳ５ との如くなる。今、基準電位を零とし該
零電位に対し前記信号Ｓ４ とＳ５ とがそれぞれ正と
負との極性をもつものとして該両信号の絶対値比較を行
えば、該両信号の絶対値差を入力とし｜Ｓ４ ｜＞｜Ｓ
５ ｜の場合にのみその出力を発するゲインＫ１ の第
１の演算増幅回路の出力信号Ｓ６ はＳ６ ＝−Ｋ１
（Ｓ４ ＋Ｓ５ ），また｜Ｓ４ ｜≦｜Ｓ５ ｜の場
合はＳ６ ＝０，となり図２の（ハ）に示す如き負極性
信号となる。次に該信号Ｓ６ に対するゲインをＫ２
／Ｋ１ 、前記信号Ｓ５ に対するゲインをＫ２ とす
る第２の演算増幅回路において該両信号Ｓ５ とＳ６
とを加算すれば、入力信号の反転極性信号を出力する前
記第２の演算増幅回路の出力として図２の（ニ）に示す
如き正極性にて最大値Ｋ２ の信号Ｓ７ が所要の三相
全波整流信号として得られる。
【０００７】また逆に、前記第１の演算増幅回路を前記
絶対値差が｜Ｓ４ ｜＜｜Ｓ５ ｜の場合にのみその出
力を発する同一ゲインＫ１の演算増幅器に変更し、前記
信号Ｓ４ とＳ５ とを入力とする該演算増幅回路の出
力信号と前記信号Ｓ４ とを前記第２の演算増幅回路に
て加算することにより図２の（ニ）に示す出力信号Ｓ７
と大きさが等しく極性が反転した負極性の信号を得る
ことができる。すなわち、それぞれ１個の演算増幅器を
含む２組の演算増幅回路と１組の三相全波整流器とを用
い上記諸演算を行うことにより所要の三相全波整流信号
を得るものである。
絶対値差が｜Ｓ４ ｜＜｜Ｓ５ ｜の場合にのみその出
力を発する同一ゲインＫ１の演算増幅器に変更し、前記
信号Ｓ４ とＳ５ とを入力とする該演算増幅回路の出
力信号と前記信号Ｓ４ とを前記第２の演算増幅回路に
て加算することにより図２の（ニ）に示す出力信号Ｓ７
と大きさが等しく極性が反転した負極性の信号を得る
ことができる。すなわち、それぞれ１個の演算増幅器を
含む２組の演算増幅回路と１組の三相全波整流器とを用
い上記諸演算を行うことにより所要の三相全波整流信号
を得るものである。
【０００８】
【実施例】以下本発明の実施例を図１に示す回路図に従
って説明する。なお図１は図２に対応する回路構成例を
示すものであり、図示信号Ｓ１ 〜Ｓ７ はそれぞれ図
２に示すものと同一である。図１において、１はダイオ
ード構成の整流回路、ＯＰ１ ，ＯＰ２ は極めて大な
る増幅率と入力インピーダンスとを有する演算増幅器、
Ｄ１ ，Ｄ２ はダイオード、Ｒ１ 〜Ｒ８ は抵抗で
ある。前記各要素ＯＰ１ ，Ｒ１ 〜Ｒ４ ，Ｄ１ ，
Ｄ２は信号Ｓ４ とＳ５ とを入力とし信号Ｓ６ を出
力する第１の演算増幅回路を構成するものであり、前記
信号Ｓ４ とＳ５ とに対する増幅率はそれぞれ−Ｒ４
／Ｒ１ ，−Ｒ４ ／Ｒ２ の如くなるが、本発明の
場合は各抵抗値をＲ１ ：Ｒ２ ：Ｒ４ ＝１：１：Ｋ
１となしており且つダイオードＤ１ とＤ２ とによる
信号通電方向の極性制限を行っているため前記信号Ｓ６
は次の如く得られる。すなわち、｜Ｓ４ ｜＞｜Ｓ５
｜の場合Ｓ６ ＝−Ｋ１ （Ｓ４ ＋Ｓ５ ），｜Ｓ
４ ｜≦｜Ｓ５ ｜の場合Ｓ６ ＝０である。
って説明する。なお図１は図２に対応する回路構成例を
示すものであり、図示信号Ｓ１ 〜Ｓ７ はそれぞれ図
２に示すものと同一である。図１において、１はダイオ
ード構成の整流回路、ＯＰ１ ，ＯＰ２ は極めて大な
る増幅率と入力インピーダンスとを有する演算増幅器、
Ｄ１ ，Ｄ２ はダイオード、Ｒ１ 〜Ｒ８ は抵抗で
ある。前記各要素ＯＰ１ ，Ｒ１ 〜Ｒ４ ，Ｄ１ ，
Ｄ２は信号Ｓ４ とＳ５ とを入力とし信号Ｓ６ を出
力する第１の演算増幅回路を構成するものであり、前記
信号Ｓ４ とＳ５ とに対する増幅率はそれぞれ−Ｒ４
／Ｒ１ ，−Ｒ４ ／Ｒ２ の如くなるが、本発明の
場合は各抵抗値をＲ１ ：Ｒ２ ：Ｒ４ ＝１：１：Ｋ
１となしており且つダイオードＤ１ とＤ２ とによる
信号通電方向の極性制限を行っているため前記信号Ｓ６
は次の如く得られる。すなわち、｜Ｓ４ ｜＞｜Ｓ５
｜の場合Ｓ６ ＝−Ｋ１ （Ｓ４ ＋Ｓ５ ），｜Ｓ
４ ｜≦｜Ｓ５ ｜の場合Ｓ６ ＝０である。
【０００９】また、前記各要素ＯＰ２ ，Ｒ５ 〜Ｒ８
は前記信号Ｓ５ とＳ６ とを入力とし所要信号Ｓ７
を出力する第２の演算増幅回路を構成するものであり
、前記信号Ｓ５とＳ６ とに対する増幅率はそれぞれ−
Ｒ８ ／Ｒ６と−Ｒ８ ／Ｒ５ の如くなるが、本発明
の場合は各抵抗値をＲ５ ：Ｒ６ ：Ｒ８ ＝Ｋ１ ：
１：Ｋ２ となしており、従って前記信号Ｓ７ はＳ７
＝−Ｋ２ （Ｓ５ ＋Ｓ６ ）の如く得られ、該両信
号Ｓ５ ，Ｓ６ は共に負極性のため該信号Ｓ７は正極
性をもつものとなる。前記各信号Ｓ１ 〜Ｓ７ は図２
の（イ）〜（ニ）の如くなる。
は前記信号Ｓ５ とＳ６ とを入力とし所要信号Ｓ７
を出力する第２の演算増幅回路を構成するものであり
、前記信号Ｓ５とＳ６ とに対する増幅率はそれぞれ−
Ｒ８ ／Ｒ６と−Ｒ８ ／Ｒ５ の如くなるが、本発明
の場合は各抵抗値をＲ５ ：Ｒ６ ：Ｒ８ ＝Ｋ１ ：
１：Ｋ２ となしており、従って前記信号Ｓ７ はＳ７
＝−Ｋ２ （Ｓ５ ＋Ｓ６ ）の如く得られ、該両信
号Ｓ５ ，Ｓ６ は共に負極性のため該信号Ｓ７は正極
性をもつものとなる。前記各信号Ｓ１ 〜Ｓ７ は図２
の（イ）〜（ニ）の如くなる。
【００１０】
【発明の効果】本発明によれば、制御用の三相信号全波
整流回路に関し、前記三相信号を三相全波整流器にて整
流して得た出力の上下両包絡値を正負両半波整流信号と
して分離し、該両信号間の絶対値比較を行い，例えば正
信号分が負信号分より大となる期間における絶対値差の
みを選択し、該絶対値差の極性反転信号と前記負の半波
整流信号とを加算して所要の三相全波整流信号を得る如
く演算増幅器等により回路構成することにより、前記三
相信号を各相毎に単相全波整流し各相整流値間の最大値
の包絡値として所要の三相全波整流信号を得る従来の場
合に比し、所要演算増幅器数が１／３になる等大幅な回
路構成の簡略化を図ることができ、これに伴い各演算増
幅回路間のゲイン整合作業の煩雑さもまた大幅に軽減さ
せることができる。
整流回路に関し、前記三相信号を三相全波整流器にて整
流して得た出力の上下両包絡値を正負両半波整流信号と
して分離し、該両信号間の絶対値比較を行い，例えば正
信号分が負信号分より大となる期間における絶対値差の
みを選択し、該絶対値差の極性反転信号と前記負の半波
整流信号とを加算して所要の三相全波整流信号を得る如
く演算増幅器等により回路構成することにより、前記三
相信号を各相毎に単相全波整流し各相整流値間の最大値
の包絡値として所要の三相全波整流信号を得る従来の場
合に比し、所要演算増幅器数が１／３になる等大幅な回
路構成の簡略化を図ることができ、これに伴い各演算増
幅回路間のゲイン整合作業の煩雑さもまた大幅に軽減さ
せることができる。
【図１】本発明の実施例を示す三相全波整流回路の回路
図
図
【図２】図１に対応する回路各部信号の動作波形図
【図
３】従来技術の実施例を示す三相全波整流回路の回路図
３】従来技術の実施例を示す三相全波整流回路の回路図
１ 整流回路２
整流演算部２ａ，２ｂ
整流演算部ＯＰ１ ，ＯＰ２ 演
算増幅器ＯＰ１１，ＯＰ１２ 演算増幅器Ｄ１
，Ｄ２ ダイオードＤ１１〜Ｄ１３
ダイオードＲ１ 〜Ｒ８
抵抗 Ｒ１１〜Ｒ１７ 抵抗
整流演算部２ａ，２ｂ
整流演算部ＯＰ１ ，ＯＰ２ 演
算増幅器ＯＰ１１，ＯＰ１２ 演算増幅器Ｄ１
，Ｄ２ ダイオードＤ１１〜Ｄ１３
ダイオードＲ１ 〜Ｒ８
抵抗 Ｒ１１〜Ｒ１７ 抵抗
Claims (2)
- 【請求項１】三相入力信号の全波整流回路であって、三
相信号を入力とするダイオードから成る三相全波整流器
と、該整流器の出力を基準電位に対して正負両半波整流
信号に分離して該両信号間の絶対値比較を行い該両信号
の正信号分が負信号分より大なる部分のみを選択出力す
る第１の演算増幅回路と、負極性となる該第１の演算増
幅回路の出力と前記負の半波整流信号との和を入力とす
る第２の演算増幅回路とを設けて成り、該第２の演算増
幅回路の出力を以って所要の三相全波整流信号となすこ
とを特徴とする三相全波整流回路。 - 【請求項２】三相入力信号の全波整流回路であって、三
相信号を入力とするダイオードから成る三相全波整流器
と、該整流器の出力を基準電位に対して正負両半波整流
信号に分離して該両信号間の絶対値比較を行い該両信号
の負信号分が正信号分より大なる部分のみを選択出力す
る第１の演算増幅回路と、正極性となる該第１の演算増
幅回路の出力と前記正の半波整流信号との和を入力とす
る第２の演算増幅回路とを設けて成り、該第２の演算増
幅回路の出力を以って所要の三相全波整流信号となすこ
とを特徴とする三相全波整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3008019A JPH04244788A (ja) | 1991-01-28 | 1991-01-28 | 三相全波整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3008019A JPH04244788A (ja) | 1991-01-28 | 1991-01-28 | 三相全波整流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04244788A true JPH04244788A (ja) | 1992-09-01 |
Family
ID=11681631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3008019A Pending JPH04244788A (ja) | 1991-01-28 | 1991-01-28 | 三相全波整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04244788A (ja) |
-
1991
- 1991-01-28 JP JP3008019A patent/JPH04244788A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6358484B2 (ja) | ||
| JPS6318434B2 (ja) | ||
| JPH04244788A (ja) | 三相全波整流回路 | |
| US2696582A (en) | Phase sensitive rectifier | |
| US3501651A (en) | Electronic rate generator | |
| JPH0799782A (ja) | 平頂波形発生器及びそれを用いたパルス幅変調器 | |
| JPH07283652A (ja) | 電圧制御キャパシタ | |
| JPS59108121A (ja) | 交流電圧調整装置 | |
| JPS6240951B2 (ja) | ||
| JP2632586B2 (ja) | 蓋付容器 | |
| JPS5965771A (ja) | 電流検知回路 | |
| US2973468A (en) | Carrier type amplifier | |
| JPS5922597Y2 (ja) | かけ算回路 | |
| JPS5830321Y2 (ja) | 検波回路 | |
| JPH02223218A (ja) | Ａｃ電源のゼロクロス検出回路 | |
| US2939068A (en) | Electromagnetic device | |
| JPS5937916Y2 (ja) | 容量式変位変換器 | |
| US3359493A (en) | Circuit of phase-sensitive detector | |
| US5189380A (en) | Integrated circuit for transducers | |
| JPH1093366A (ja) | 電力増幅装置 | |
| JPS5834530Y2 (ja) | 開平型演算装置 | |
| US3019382A (en) | Control apparatus | |
| JPS60237866A (ja) | 単相全波整流装置 | |
| JPS5899267A (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPS61212105A (ja) | Ａｇｃ回路 |