JPH04242099A - 薄膜elパネルの製造方法 - Google Patents

薄膜elパネルの製造方法

Info

Publication number
JPH04242099A
JPH04242099A JP3002921A JP292191A JPH04242099A JP H04242099 A JPH04242099 A JP H04242099A JP 3002921 A JP3002921 A JP 3002921A JP 292191 A JP292191 A JP 292191A JP H04242099 A JPH04242099 A JP H04242099A
Authority
JP
Japan
Prior art keywords
film
insulating film
lower electrode
panel
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3002921A
Other languages
English (en)
Inventor
Hiroyuki Shimoyama
下山 浩幸
Noriaki Nakamura
憲明 中村
Kinichi Isaka
井坂 欽一
Akio Inohara
猪原 章夫
Toshihiro Oba
大場 敏弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP3002921A priority Critical patent/JPH04242099A/ja
Publication of JPH04242099A publication Critical patent/JPH04242099A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子機器の表示装置と
して用いられる薄膜ELパネルの製造方法に関するもの
である。
【0002】
【従来の技術】一般に、この種の薄膜EL素子とては、
例えば図2に示すような3層構造のものが知られている
【0003】この薄膜EL素子は、ガラスからなる透明
基板上にITO(錫添加酸化インジウム)からなる帯状
の透明電極2を間隔をおいて平行にパターン形成し、こ
の上に酸化物Al2O3、SiO3もしくはTiO2ま
たは窒化物Si3N4からなる第1絶縁膜3を形成して
いる。
【0004】この上に、ZnSまたはZnSeなどから
なる母材に発光中心としてMnを微量添加した組成を有
する発光層(膜厚0.8μm程度)4と、上記酸化物ま
たは窒化物からなる第2絶縁膜5とを順に形成し、さら
にこの上に、上記透明電極2と直交する方向にAlから
なる帯状の背面電極6を間隔をおいて平行にパターン形
成している。
【0005】このようにして製造された薄膜EL素子は
、透明電極2および背面電極6に選択的に電圧を印加す
ることにより両電極2,6の交点部分の発光層4をドッ
ト状に任意の組み合わせで発光させて、所望のドットマ
トリックス表示を行うことができる。
【0006】又、最近の傾向として、第1絶縁膜3,発
光層4を及び第2絶縁膜5を連続して形成し、成膜時間
の短縮化,基板のセット,リセット回数を低減すること
による製造コストの低減が達成されている。
【0007】
【発明が解決しようとする課題】ところで、上記3層構
造における絶縁膜と発光層3,4,5を連続して成膜す
るとき、図3(a)に示すように成膜する面上に異物7
が付着していた場合、絶縁膜と発光層3,4,5の連続
成膜により、図3(b)のように異物7のところは、異
物7上に膜が形成される。さらに後の洗浄工程で、図3
(c)にように大部分の異物7は基板ガラス1より離れ
ることになる。そしてその後、背面電極6を形成した時
、図3(d)のように下部電極2と背面電極6が短絡状
態となる。このような状態となると、下部電極2上と背
面電極6上の絵素は発光不可能となる。したがって、こ
のような薄膜ELパネルは不良となる。また、レーザー
リベアー等により、この短絡部の修正は可能なものも有
るが、この場合、通常では無い作業を必要とした。
【0008】一般に、絶縁膜と発光層3,4,5の成膜
前には、十分に洗浄が行なわれ、異物は十分に少ないレ
ベルまで取り除かれるが、これには限界があり、異物を
皆無にすることは困難であった。
【0009】なお、絶縁膜と発光層3,4,5を連続し
ない場合は、それぞれの成膜の間に洗浄工程が入ること
から、下層電極2上に異物が付着したとしても、下層電
極2と背面電極6とは短絡しないことになる。しかしな
がら、絶縁膜と発光層3,4,5を連続成膜する方式は
、成膜時間の短縮化、基板ガラスのセット・リセット等
の作業時間の大幅な短縮等、薄膜ELパネルの製造コス
ト低減には不可欠な方式であり、その場合の異物による
下層電極と背面電極の短絡問題は解決する必要が有った
【0010】
【課題を解決するための手段】上記の問題を解決するた
め本発明では、下部電極上に付加の絶縁膜又は抵抗膜を
形成した後、上記のような絶縁膜及び発光層を連続形成
することを特徴とする。
【0011】
【作用】本発明により、下部電極上に絶縁膜又は抵抗膜
を形成した後、第1絶縁膜及び発光層を連続形成するこ
とにより、下部電極上、つまり、下部電極上の絶縁膜又
は抵抗膜上に異物が付着し、絶縁膜と発光層の成膜後、
基板ガラス上より異物が離れた場合においても、下部電
極と背面電極の短絡は起こらない。
【0012】すなわち、絶縁膜を使用した場合には、異
物の解離部分は、下部電極と背面電極は、絶縁膜を介し
て接続されることになり、短絡状態とはならない。一方
、抵抗膜を使用した場合には下部電極と背面電極は抵抗
膜を介して接続されることになる。この場合、下部電極
と背面電極は、低抵抗で接続された状態となっているた
め、発光させた時の電圧印加でその部分に絶縁破壊が発
生し、短絡状態は解消される。
【0013】
【実施例】以下、この発明の薄膜ELパネルの製造方法
を図1の実施例により詳細に説明する。
【0014】基板ガラス1上に、ITO膜2をスパッタ
リング法で1000Å〜5000Åに形成し、連続して
同一装置内でSiO2膜8を50Å〜500Å形成した
。(図1(a))。
【0015】次に、このITO膜2とSiO2膜8をフ
ォトエッチング法により所定の電極形状にパターニング
を行った。この時、ITO膜2とSiO2膜8のエッチ
ングには、SiO2膜8が比較的薄いことから、通常I
TO膜2のエッチングに多く使われる塩酸ー塩化第2鉄
混合液で、ITO膜2,SiO2膜8の二層とも可能で
あった。なお、SiO2膜8がやや厚い場合、又は電極
のエッジ部をより完全にエッチングする必要が有る場合
には、SiO2膜8をフッ酸系エッチング液でエッチン
グした後、塩酸ー塩化第2鉄混合液でエッチングするこ
とで可能である。
【0016】また、本実施例では、下部電極2上の絶縁
膜8としてSiO2を用いたが、絶縁膜ではAi2O3
,Si3N4,Y2O3,等、抵抗膜ではSnO2,Z
nO等が使用可能である。
【0017】次に、上記SiO2膜8上に、図1(b)
に示すように第1絶縁膜3,発光層4及び第2絶縁膜5
を次の方法で連続成膜した。
【0018】まず、スパッタリング法でSiO2を50
〜500Å形成し、さらに同法でSi3N4膜を100
0Å〜3000Å形成し、第1絶縁膜4とする。さらに
同一の真空中で連続して、発光層5をすなわち、ZnS
iMnを電子ビーム蒸着により4000〜8000Åの
厚さに形成する。さらに同一真空中で連続して、スパッ
タリング法でSi3N4膜を1000Å〜3000Å,
SiO2膜を50Å〜500Å成膜することで、第2絶
縁膜6を形成した。
【0019】その後、500℃〜650℃で真空雰囲気
で1時間熱処理を行なった。そして、その上に、図1(
c)に示すように背面電極6を、Alを1000Å〜5
000Å、及びNiを1000Å〜5000Å電子ビー
ム蒸着法で成膜することで形成した。さらにこの背面電
極7を、エッチング液として、リン酸、硝酸及び過酸化
水素水混合液を用い、フォトエッチング法で所定の電極
形状にパターニングを行なった。
【0020】なお、実施例では、下部電極2に連続して
絶縁膜8を成膜したが、連続せずに成膜すること、又は
、下部電極2のパターニング後成膜することも可能であ
る。また、実施例では、三層構造の薄膜ELパネルにつ
いて説明したが、片絶縁構造の薄膜ELパネルについて
も当然使用可能である。
【0021】
【発明の効果】以上説明したように、本発明によれば、
絶縁膜と発光層の連続成膜前に、異物が付着し、その後
の洗浄において解離した場合において下部電極と背面電
極は、付加の絶縁膜又は抵抗膜を介して接続されること
になる。この時、付加膜の膜厚が薄いことからその部分
が絶縁破壊する場合もあるが、いずれの場合も下部電極
と背面電極が短絡することは無い。
【0022】したがって本発明により絶縁膜と発光層を
連続形成したときの下部電極と背面電極が短絡する不良
を無くすことができる。
【図面の簡単な説明】
【図1】本発明の製造方法を示す工程図である。
【図2】一般的なパネル構成例を示す斜視図である。
【図3】従来方法の不良発生を説明する工程図である。
【符号の説明】 1  ガラス基板 2  下部電極(ITO膜) 3  第1絶縁膜 4  発光層 5  第2絶縁膜 6  背面電極 8  付加絶縁膜(SiO2膜)

Claims (1)

    【特許請求の範囲】
  1. 【請求項】  三層構造又は片絶縁構造の絶縁膜と発光
    膜を連続成膜により形成する薄膜ELパネルの製造方法
    において、下部電極上に、付加の絶縁膜又は抵抗膜を形
    成した後、前記絶縁膜と発光層を連続成膜により形成し
    てなることを特徴とする薄膜ELパネルの製造方法。
JP3002921A 1991-01-16 1991-01-16 薄膜elパネルの製造方法 Pending JPH04242099A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3002921A JPH04242099A (ja) 1991-01-16 1991-01-16 薄膜elパネルの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3002921A JPH04242099A (ja) 1991-01-16 1991-01-16 薄膜elパネルの製造方法

Publications (1)

Publication Number Publication Date
JPH04242099A true JPH04242099A (ja) 1992-08-28

Family

ID=11542816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3002921A Pending JPH04242099A (ja) 1991-01-16 1991-01-16 薄膜elパネルの製造方法

Country Status (1)

Country Link
JP (1) JPH04242099A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997031508A1 (fr) * 1996-02-26 1997-08-28 Idemitsu Kosan Co., Ltd. Element electroluminescent organique et procede de fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997031508A1 (fr) * 1996-02-26 1997-08-28 Idemitsu Kosan Co., Ltd. Element electroluminescent organique et procede de fabrication

Similar Documents

Publication Publication Date Title
US5559399A (en) Low resistance, thermally stable electrode structure for electroluminescent displays
JPH11121168A (ja) 有機エレクトロルミネセンス素子及びその製造方法
JPH07166379A (ja) 表示装置に使用する低抵抗電極の製造方法
JPH04242099A (ja) 薄膜elパネルの製造方法
JPS63100777A (ja) 透明電極のパタ−ン形成法
JPH0155757B2 (ja)
JP2754919B2 (ja) 多色表示elディスプレイ
JP2760121B2 (ja) 薄膜elパネルの製造方法
EP0450077A1 (en) Thin-film electroluminescent element and method of manufacturing the same
JPH056793A (ja) 薄膜el素子の製造方法
JPS63136491A (ja) 薄膜el素子の製造方法
JPS622496A (ja) 薄膜el素子
JPH10107015A (ja) パターン形成方法
JPS61203591A (ja) 薄膜el素子の製造方法
JPH02306580A (ja) 薄膜エレクトロルミネセンス素子の製造方法
JPH05205874A (ja) 薄膜elパネル
JPH0690954B2 (ja) エレクトロルミネツセントデイスプレイ用透明電極の形成方法
JPH01204394A (ja) 薄膜el素子
KR960005332B1 (ko) 전계발광 표시소자의 제조방법
JPH02207487A (ja) 薄膜el素子の形成方法
JPH02203568A (ja) 薄膜トランジスタ
JP2605720B2 (ja) 薄膜elパネルの製造方法
JPH0580797B2 (ja)
JPH02132791A (ja) 薄膜el素子
JPH04351885A (ja) 多色表示elディスプレイの製造方法