JPH04233807A - Ｆｍ受信回路 - Google Patents
Ｆｍ受信回路Info
- Publication number
- JPH04233807A JPH04233807A JP41588790A JP41588790A JPH04233807A JP H04233807 A JPH04233807 A JP H04233807A JP 41588790 A JP41588790 A JP 41588790A JP 41588790 A JP41588790 A JP 41588790A JP H04233807 A JPH04233807 A JP H04233807A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- circuit
- output
- counts
- local oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 17
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Superheterodyne Receivers (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はＦＭ無線電話装置の受信
回路に関する。
回路に関する。
【０００２】
【従来の技術】従来、ＦＭ無線電話装置ではシングル又
はダブルスーパヘテロダイン方式の受信機が使用されて
いる。ダブルスーパヘテロダイン方式を例にとると、図
２に示す第２混合回路８、第２局部発振回路９、中間周
波増幅回路１１、リミッタ回路１２および復調回路１３
は１チップＩＣ化されている。この種の復調回路ではコ
イル、コンデンサおよび抵抗等が外付け部品とされてい
る。
はダブルスーパヘテロダイン方式の受信機が使用されて
いる。ダブルスーパヘテロダイン方式を例にとると、図
２に示す第２混合回路８、第２局部発振回路９、中間周
波増幅回路１１、リミッタ回路１２および復調回路１３
は１チップＩＣ化されている。この種の復調回路ではコ
イル、コンデンサおよび抵抗等が外付け部品とされてい
る。
【０００３】
【発明が解決しようとする課題】しかし、外付けとなる
コイル、コンデンサ、抵抗のうちコイルは特に大形で調
整を必要とするため、機器の小形化や低価格化を図る場
合に障害となっていた。
コイル、コンデンサ、抵抗のうちコイルは特に大形で調
整を必要とするため、機器の小形化や低価格化を図る場
合に障害となっていた。
【０００４】
【課題を解決するための手段】本発明はこれらの欠点を
除去するため、本出願人が平成２年１１月３０日付で出
願した特許願「ＦＭ復調回路」を一部適用し、特にクロ
ックとして局部発振回路の出力を用いるようにしたもの
である。すなわち本発明は、リミッタ回路の出力を計数
してプリセット値に達したときリセットパルスを出力す
る第１のカウンタと、局部発振回路出力を計数して一定
値に達したときスイッチ「接」信号を出力する第２のカ
ウンタと、スイッチ「接」開始時点からリセットパルス
到達時点まで直接に局部発振回路出力を計数する第３の
カウンタとから構成されている。
除去するため、本出願人が平成２年１１月３０日付で出
願した特許願「ＦＭ復調回路」を一部適用し、特にクロ
ックとして局部発振回路の出力を用いるようにしたもの
である。すなわち本発明は、リミッタ回路の出力を計数
してプリセット値に達したときリセットパルスを出力す
る第１のカウンタと、局部発振回路出力を計数して一定
値に達したときスイッチ「接」信号を出力する第２のカ
ウンタと、スイッチ「接」開始時点からリセットパルス
到達時点まで直接に局部発振回路出力を計数する第３の
カウンタとから構成されている。
【０００５】この第３のカウンタ出力を記憶した後アナ
ログ値に変換して復調が行われる。以下実施例につき図
面により詳細に説明する。
ログ値に変換して復調が行われる。以下実施例につき図
面により詳細に説明する。
【０００６】
【実施例】図１は実施例を示す構成図で、１は空中線、
２はＢＰＦ、３は高周波増幅回路、４は第１混合回路、
５は第１局部発振回路、６は逓倍回路、７はＢＰＦ、８
は第２混合回路、９は第２局部発振回路、１０はＢＰＦ
、１１は第２中間周波増幅回路、１２はリミッタ回路、
１４は第１のカウンタ、１５は逓倍回路、１６は第２の
カウンタ、１７はＦＦ、１８はスイッチ回路、１９は第
３のカウンタ、２０はＲＡＭ、２１はＤＡＣ、２２は低
周波電力増幅回路、２３はスピーカ、２４は復調回路で
ある。図２と同一部分には同一の符号を付してある。
２はＢＰＦ、３は高周波増幅回路、４は第１混合回路、
５は第１局部発振回路、６は逓倍回路、７はＢＰＦ、８
は第２混合回路、９は第２局部発振回路、１０はＢＰＦ
、１１は第２中間周波増幅回路、１２はリミッタ回路、
１４は第１のカウンタ、１５は逓倍回路、１６は第２の
カウンタ、１７はＦＦ、１８はスイッチ回路、１９は第
３のカウンタ、２０はＲＡＭ、２１はＤＡＣ、２２は低
周波電力増幅回路、２３はスピーカ、２４は復調回路で
ある。図２と同一部分には同一の符号を付してある。
【０００７】これを動作するには、まずＦＭ波が空中線
１に入力され、ＢＰＦ２、高周波増幅回路３、第１混合
回路４、ＢＰＦ７、第２混合回路８、ＢＰＦ１０、第２
中間周波増幅回路１１、そしてリミッタ回路１２を経て
第１のカウンタ１４へ入力される。このカウンタ１４に
プリセットされた数に入力のパルス数が一致すると、カ
ウンタ１４からパルスが出力され、リセット信号として
第２のカウンタ１６、ＦＦ１７および第３のカウンタ１
９へ送られる。また、第２局部発振回路９の出力の一部
が逓倍回路１５に入力される。この第２局部発振回路９
の発振周波数がＦＭ波の周波数より充分高い場合には逓
倍回路１５は不要である。この逓倍回路１５の出力の一
部は第２のカウンタ１６に入力される。このカウンタ１
６にプリセットされた一定数に入力パルス数が到達する
と、出力パルスがＦＦ１７へ送られ、この出力の変化に
よりスイッチ回路１８を「接」にする。
１に入力され、ＢＰＦ２、高周波増幅回路３、第１混合
回路４、ＢＰＦ７、第２混合回路８、ＢＰＦ１０、第２
中間周波増幅回路１１、そしてリミッタ回路１２を経て
第１のカウンタ１４へ入力される。このカウンタ１４に
プリセットされた数に入力のパルス数が一致すると、カ
ウンタ１４からパルスが出力され、リセット信号として
第２のカウンタ１６、ＦＦ１７および第３のカウンタ１
９へ送られる。また、第２局部発振回路９の出力の一部
が逓倍回路１５に入力される。この第２局部発振回路９
の発振周波数がＦＭ波の周波数より充分高い場合には逓
倍回路１５は不要である。この逓倍回路１５の出力の一
部は第２のカウンタ１６に入力される。このカウンタ１
６にプリセットされた一定数に入力パルス数が到達する
と、出力パルスがＦＦ１７へ送られ、この出力の変化に
よりスイッチ回路１８を「接」にする。
【０００８】また、スイッチ回路１８には逓倍回路１５
の出力の一部が入力されており、このスイッチ回路１８
が「接」になることにより第３のカウンタ１９へ入力さ
れることになる。
の出力の一部が入力されており、このスイッチ回路１８
が「接」になることにより第３のカウンタ１９へ入力さ
れることになる。
【０００９】このカウンタ１９では、第１のカウンタ１
４からリセットパルスが出力されるまで計数し、リセッ
トパルスがリセット入力端子に入力された時のカウンタ
１９のカウント数がＲＡＭ２０に記憶される。
４からリセットパルスが出力されるまで計数し、リセッ
トパルスがリセット入力端子に入力された時のカウンタ
１９のカウント数がＲＡＭ２０に記憶される。
【００１０】この数はＤＡＣ２１によってアナログ値に
変換される。このようにして得られたアナログ値は、第
２中間周波数の変化に応じて変化するのでＦＭ波の復調
ができる。
変換される。このようにして得られたアナログ値は、第
２中間周波数の変化に応じて変化するのでＦＭ波の復調
ができる。
【００１１】カウンタ１９等の動作についてさらに説明
すると、ＦＭ波の周波数が高くなると、カウンタ１４の
プリセット値は一定数のためそれからのリセットパルス
は周波数の低いときより短い期間で出力され、カウンタ
１９のカウント値は小となる。周波数が低くなると、カ
ウント値は大となる（カウンタ１６のカウント数は一定
のため）。このように、カウンタ１９のカウント値はＦ
Ｍ波の変調度に従って変化することとなる。
すると、ＦＭ波の周波数が高くなると、カウンタ１４の
プリセット値は一定数のためそれからのリセットパルス
は周波数の低いときより短い期間で出力され、カウンタ
１９のカウント値は小となる。周波数が低くなると、カ
ウント値は大となる（カウンタ１６のカウント数は一定
のため）。このように、カウンタ１９のカウント値はＦ
Ｍ波の変調度に従って変化することとなる。
【００１２】なお、復調波の品質を良くするには、第２
局部発振回路９の発振周波数が第２中間周波数より充分
高いことが必要であり、これが満たされないときは本実
施例の如くカウンタ１６の前に逓倍回路を設けるか、又
はカウンタ１４の前に分周器を設けることが望ましい。
局部発振回路９の発振周波数が第２中間周波数より充分
高いことが必要であり、これが満たされないときは本実
施例の如くカウンタ１６の前に逓倍回路を設けるか、又
はカウンタ１４の前に分周器を設けることが望ましい。
【００１３】
【発明の効果】以上説明したように、復調回路に必要と
するクロック入力を第２局部発振回路の出力を直接又は
逓倍して使用することにより、復調回路に使用するコイ
ル、コンデンサ、抵抗を使用しない受信回路が得られる
。また、復調回路、逓倍回路ともＩＣ化が容易であるか
ら、小形で安価な受信回路が得られる。
するクロック入力を第２局部発振回路の出力を直接又は
逓倍して使用することにより、復調回路に使用するコイ
ル、コンデンサ、抵抗を使用しない受信回路が得られる
。また、復調回路、逓倍回路ともＩＣ化が容易であるか
ら、小形で安価な受信回路が得られる。
【図１】本発明の一実施例を示す構成図である。
【図２】従来回路の構成図である。
９ 第２局部発振回路
１２ リミッタ回路
１４ 第１のカウンタ
１５ 逓倍回路
１６ 第２のカウンタ
１７ ＦＦ
１８ スイッチ回路
１９ 第３のカウンタ
２０ ＲＡＭ
２１ ＤＡＣ
Claims (1)
- 【請求項１】 ＦＭ波を受信するスーパヘテロダイン
方式の受信回路において、リミッタ回路からの中間周波
出力を計数しプリセット値に達したとき、リセット信号
を出力する第１のカウンタと、局部発振回路出力を入力
し一定数を計数したときパルスを出力する第２のカウン
タと、このパルスを入力して状態を変化するＦＦと、該
ＦＦの出力を受けて「接」の状態となるスイッチ回路と
、該スイッチ回路の「接」の期間、前記局部発振回路出
力を通過させ計数する第３のカウンタと、この出力を受
け次にカウンタ出力が変わるまで計数値を記憶するＲＡ
Ｍと、この出力をアナログ値に変換するＤＡＣとを設け
、前記第１のカウンタ出力のリセット信号により前記第
２のカウンタ、ＦＦおよび第３のカウンタをリセットす
ると共に、前記第３のカウンタの計数値をＲＡＭへ書き
込むように構成されるＦＭ受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41588790A JPH04233807A (ja) | 1990-12-28 | 1990-12-28 | Ｆｍ受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41588790A JPH04233807A (ja) | 1990-12-28 | 1990-12-28 | Ｆｍ受信回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04233807A true JPH04233807A (ja) | 1992-08-21 |
Family
ID=18524162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP41588790A Pending JPH04233807A (ja) | 1990-12-28 | 1990-12-28 | Ｆｍ受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04233807A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9981317B2 (en) | 2013-11-22 | 2018-05-29 | Element Six Technologies Limited | Polycrystalline chemical vapour deposited diamond tool parts and methods of fabricating, mounting, and using the same |
-
1990
- 1990-12-28 JP JP41588790A patent/JPH04233807A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9981317B2 (en) | 2013-11-22 | 2018-05-29 | Element Six Technologies Limited | Polycrystalline chemical vapour deposited diamond tool parts and methods of fabricating, mounting, and using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5212827A (en) | Zero intermediate frequency noise blanker | |
| KR920001946A (ko) | 텔레비젼 신호 수신 튜닝방식 및 회로 | |
| JPH10505211A (ja) | マイクロパワーｒｆトランスポンダー | |
| US3942120A (en) | SWD FM receiver circuit | |
| US20080094133A1 (en) | Poly-phase filter | |
| JPH04233807A (ja) | Ｆｍ受信回路 | |
| US3586980A (en) | Frequency modulation-demodulation circuit | |
| US7894558B2 (en) | Receiving circuit for multi-slot receiving provided with circuit for adjusting frequency characteristic of active filter | |
| GB1584709A (en) | Digital frequency idication in communications receivers | |
| JP3753050B2 (ja) | 通信装置 | |
| EP0714174A2 (en) | Front-end circuit for receiver with gain control circuit | |
| US3936750A (en) | AM-FM receiver having improved bias supply circuit | |
| US3289087A (en) | Image rejection circuit | |
| JPS636906Y2 (ja) | ||
| JPS58194414A (ja) | Ａｇｃ回路 | |
| JP4038889B2 (ja) | 受信機 | |
| JP2006229427A (ja) | 受信装置 | |
| US3234466A (en) | Wave signal receiver | |
| JPH0336126Y2 (ja) | ||
| CA1080808A (en) | Radio receiver blanker gate | |
| JPS6218982Y2 (ja) | ||
| JP2572471Y2 (ja) | Ｆｍステレオ受信装置 | |
| JP3107503B2 (ja) | ダブルスーパーヘテロダインａｍラジオ受信機 | |
| US3201697A (en) | Narrow band transistor radio employing crystal controlled oscillator | |
| JPS5941604B2 (ja) | 電子同調式受信装置 |