JPH04233637A - 命令サンプリング計測のための装置および方法 - Google Patents
命令サンプリング計測のための装置および方法Info
- Publication number
- JPH04233637A JPH04233637A JP3151053A JP15105391A JPH04233637A JP H04233637 A JPH04233637 A JP H04233637A JP 3151053 A JP3151053 A JP 3151053A JP 15105391 A JP15105391 A JP 15105391A JP H04233637 A JPH04233637 A JP H04233637A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- execution
- signal
- iid
- event
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 143
- 238000000034 method Methods 0.000 title claims description 15
- 238000012545 processing Methods 0.000 claims abstract description 55
- 238000012544 monitoring process Methods 0.000 claims description 19
- 238000012546 transfer Methods 0.000 claims description 4
- 238000004891 communication Methods 0.000 claims 6
- 238000001514 detection method Methods 0.000 claims 6
- 230000004044 response Effects 0.000 claims 3
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims 1
- 230000001143 conditioned effect Effects 0.000 claims 1
- 238000005259 measurement Methods 0.000 abstract description 64
- 230000002250 progressing effect Effects 0.000 abstract 1
- 239000000872 buffer Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000012536 storage buffer Substances 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000013480 data collection Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/348—Circuit details, i.e. tracer hardware
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタルコンピュー
タにおける計測および監視に関する。より詳しく言えば
、本発明は、アウトオブシーケンス方式で命令を実行で
きる処理装置の計測および監視に関する。
タにおける計測および監視に関する。より詳しく言えば
、本発明は、アウトオブシーケンス方式で命令を実行で
きる処理装置の計測および監視に関する。
【０００２】
【従来の技術およびその課題】大型処理装置における計
測は、従来、実行されたＣＰＵ命令ストリームに関する
情報の収集を伴う。収集されたデータは、重大な命令ス
トリームの障害を識別するために使用され、その結果、
プログラムのデータ構造または命令ストリーム自体はキ
ャッシュまたは機械構造に適合できる。例えば、計測デ
ータは、コンピュータのオペレーティングシステムの性
能の問題を識別し決定するために使用できる。
測は、従来、実行されたＣＰＵ命令ストリームに関する
情報の収集を伴う。収集されたデータは、重大な命令ス
トリームの障害を識別するために使用され、その結果、
プログラムのデータ構造または命令ストリーム自体はキ
ャッシュまたは機械構造に適合できる。例えば、計測デ
ータは、コンピュータのオペレーティングシステムの性
能の問題を識別し決定するために使用できる。
【０００３】処理装置の計測（従来的にはモニタまたは
監視システムとも称する）の例は、本発明と同一の譲受
人に譲渡されたＥｉｌｅｒｔ他に対する米国特許第４，
５９０，５５０号（Ｅｉｌｅｒｔ特許）に見ることがで
きる。Ｅｉｌｅｒｔ特許は、データ処理システムのため
の内部分散形ハードウエア／ソフトウエアモニタを開示
している。Ｅｉｌｅｒｔ特許のこのモニタは、システム
の各種ハードウエア構成要素内に分散された多数の計測
テーブルユニット（ＩＴＵ）にハードウエア信号を収集
する。収集されたハードウエア信号は、追跡テーブルに
設けられたソフトウエア制御追跡項目に関連づけられる
。Ｅｉｌｅｒｔ特許のモニタは、機械信号が時間駆動（
周期）サンプリングパルスと同期されて記録される、時
間サンプリング法を使用している。
監視システムとも称する）の例は、本発明と同一の譲受
人に譲渡されたＥｉｌｅｒｔ他に対する米国特許第４，
５９０，５５０号（Ｅｉｌｅｒｔ特許）に見ることがで
きる。Ｅｉｌｅｒｔ特許は、データ処理システムのため
の内部分散形ハードウエア／ソフトウエアモニタを開示
している。Ｅｉｌｅｒｔ特許のこのモニタは、システム
の各種ハードウエア構成要素内に分散された多数の計測
テーブルユニット（ＩＴＵ）にハードウエア信号を収集
する。収集されたハードウエア信号は、追跡テーブルに
設けられたソフトウエア制御追跡項目に関連づけられる
。Ｅｉｌｅｒｔ特許のモニタは、機械信号が時間駆動（
周期）サンプリングパルスと同期されて記録される、時
間サンプリング法を使用している。
【０００４】Ｅｉｌｅｒｔ特許のこの時間駆動サンプリ
ングパルスは、頻繁にまたは周期的に発生する機械信号
の監視には十分に適している。しかしながら、一部の機
械信号は、頻繁なまたは周期的なものではない。それは
特に、システム事象を指示する機械信号について当ては
まる。システム事象は、頻繁にではなく、また、不定期
な時間間隔で発生し得る。Ｅｉｌｅｒｔ特許の周期サン
プリングパルスは、関係する事象中に発生しないかもし
れないので、事象の発生が見逃される、または（および
）、不必要なデータが記録される可能性がある。
ングパルスは、頻繁にまたは周期的に発生する機械信号
の監視には十分に適している。しかしながら、一部の機
械信号は、頻繁なまたは周期的なものではない。それは
特に、システム事象を指示する機械信号について当ては
まる。システム事象は、頻繁にではなく、また、不定期
な時間間隔で発生し得る。Ｅｉｌｅｒｔ特許の周期サン
プリングパルスは、関係する事象中に発生しないかもし
れないので、事象の発生が見逃される、または（および
）、不必要なデータが記録される可能性がある。
【０００５】Ｅｉｌｅｒｔ特許のモニタに対する改良は
、本発明と同一の譲受人に譲渡されたＬｅｖｉｎ他に対
する米国特許第４，８２１，１７８号（Ｌｅｖｉｎ特許
）に開示されている。Ｌｅｖｉｎ特許の監視システムで
は、Ｅｉｌｅｒｔ特許に開示された汎用ＩＴＵ構造内の
動作のための代替計測モードとして事象駆動サンプリン
グが付与されている。事象駆動サンプリングは、選択さ
れた事象が発生した場合にのみサンプリングパルスを生
じる。Ｌｅｖｉｎ特許の事象駆動サンプリングは、不定
期的発生事象にもとづく機械信号の監視を可能にする。
、本発明と同一の譲受人に譲渡されたＬｅｖｉｎ他に対
する米国特許第４，８２１，１７８号（Ｌｅｖｉｎ特許
）に開示されている。Ｌｅｖｉｎ特許の監視システムで
は、Ｅｉｌｅｒｔ特許に開示された汎用ＩＴＵ構造内の
動作のための代替計測モードとして事象駆動サンプリン
グが付与されている。事象駆動サンプリングは、選択さ
れた事象が発生した場合にのみサンプリングパルスを生
じる。Ｌｅｖｉｎ特許の事象駆動サンプリングは、不定
期的発生事象にもとづく機械信号の監視を可能にする。
【０００６】Ｌｅｖｉｎ特許およびＥｉｌｅｒｔ特許の
計測装置は、従来のほとんどのＣＰＵを監視するタスク
には十分に適しているが、アウトオブシーケンス形処理
装置の命令の監視には問題がある。Ｅｉｌｅｒｔ特許お
よびＬｅｖｉｎ特許の計測では、監視された機械信号は
、ハードウエアのラッチから直接読出し、計測配列に入
れることができる。命令を順次的に実行する処理装置に
おいては、この技法は、配列に格納されたデータと関係
する完了した命令との間に自然な対応（例えば、実行時
間の関して）が維持されるので、適切である。だが、命
令がアウトオブシーケンス方式で実行される処理装置で
は、完了した命令と生成された機械信号との間の対応を
確保することはずっと困難である。
計測装置は、従来のほとんどのＣＰＵを監視するタスク
には十分に適しているが、アウトオブシーケンス形処理
装置の命令の監視には問題がある。Ｅｉｌｅｒｔ特許お
よびＬｅｖｉｎ特許の計測では、監視された機械信号は
、ハードウエアのラッチから直接読出し、計測配列に入
れることができる。命令を順次的に実行する処理装置に
おいては、この技法は、配列に格納されたデータと関係
する完了した命令との間に自然な対応（例えば、実行時
間の関して）が維持されるので、適切である。だが、命
令がアウトオブシーケンス方式で実行される処理装置で
は、完了した命令と生成された機械信号との間の対応を
確保することはずっと困難である。
【０００７】アウトオブシーケンス形ＣＰＵの機械信号
の監視に関する問題は、従来のアウトオブシーケンス命
令処理の要約によってさらに明白となろう。アウトオブ
シーケンス命令処理では、機械（すなわちＣＰＵ、中央
処理装置）は、一連の命令のそれぞれをパイプライン方
式で解読し、それらの実行を開始する。たいていは、後
続する命令が先行する命令より以前に実行される。各命
令が実行を終了すると、命令は、機械においてアウトオ
ブシーケンス方式で実行されたとしても、それが完了し
た順番に待ち行列に入る。機械はそれ以前の命令に関す
る命令ストリームを完了する前に命令を取出し、解読し
、実行しているので、取出され、解読され、実行された
命令の一部は、完了した以前の命令によって、または、
その命令ストリームへの割込みによって無駄にされる可
能性がある。また機械でも、完了時には、実行された命
令の種類に関する情報は上書きされてしまっている。
の監視に関する問題は、従来のアウトオブシーケンス命
令処理の要約によってさらに明白となろう。アウトオブ
シーケンス命令処理では、機械（すなわちＣＰＵ、中央
処理装置）は、一連の命令のそれぞれをパイプライン方
式で解読し、それらの実行を開始する。たいていは、後
続する命令が先行する命令より以前に実行される。各命
令が実行を終了すると、命令は、機械においてアウトオ
ブシーケンス方式で実行されたとしても、それが完了し
た順番に待ち行列に入る。機械はそれ以前の命令に関す
る命令ストリームを完了する前に命令を取出し、解読し
、実行しているので、取出され、解読され、実行された
命令の一部は、完了した以前の命令によって、または、
その命令ストリームへの割込みによって無駄にされる可
能性がある。また機械でも、完了時には、実行された命
令の種類に関する情報は上書きされてしまっている。
【０００８】アウトオブシーケンス処理は、計測ユーザ
に対して問題を提示している。従来の計測は通常、その
ような環境において完了した命令と生成された機械信号
との間の対応を維持するための手段を備えていないから
である。計測ユーザは一般に、完了した命令に関する機
械信号に関心がある。しかしアウトオブシーケンス処理
では、多くの命令は通常、その命令が機械信号を生成し
、また、システム事象を発生させたとしても完了しない
。従って、従来の計測は、まったく完了していない命令
に関する相当量のデータを収集することもある。さらに
、ＣＰＵは、完了した命令と生成された機械信号との間
の自然な対応を維持しないので、単に実行中に監視され
た信号を捕捉することだけでは、計測ユーザに多くの重
要な性能の判定を行うために十分な情報を与えないこと
になる。
に対して問題を提示している。従来の計測は通常、その
ような環境において完了した命令と生成された機械信号
との間の対応を維持するための手段を備えていないから
である。計測ユーザは一般に、完了した命令に関する機
械信号に関心がある。しかしアウトオブシーケンス処理
では、多くの命令は通常、その命令が機械信号を生成し
、また、システム事象を発生させたとしても完了しない
。従って、従来の計測は、まったく完了していない命令
に関する相当量のデータを収集することもある。さらに
、ＣＰＵは、完了した命令と生成された機械信号との間
の自然な対応を維持しないので、単に実行中に監視され
た信号を捕捉することだけでは、計測ユーザに多くの重
要な性能の判定を行うために十分な情報を与えないこと
になる。
【０００９】アウトオブシーケンス処理環境は、図１に
よってさらに十分に理解されよう。図１の機械では、コ
ンピュータプログラムを形成する命令は、システム主記
憶装置１０２に記憶されている。実行を遂行するために
、各命令は、ＣＰＵによって付与された記憶アドレスに
従って論理順に（ブロック１０４で）取出される。 「論理順」というのは、プログラマが命令を完了させる
ように意図した順序でそれらの命令が主記憶装置から取
出されるということである。
よってさらに十分に理解されよう。図１の機械では、コ
ンピュータプログラムを形成する命令は、システム主記
憶装置１０２に記憶されている。実行を遂行するために
、各命令は、ＣＰＵによって付与された記憶アドレスに
従って論理順に（ブロック１０４で）取出される。 「論理順」というのは、プログラマが命令を完了させる
ように意図した順序でそれらの命令が主記憶装置から取
出されるということである。
【００１０】命令は、取出された後、命令に埋め込まれ
た命令コードにもとづいて（ブロック１０６で）解読さ
れる。命令コードは、命令がどのような種類であるかを
識別する（例えば、分岐、レジスタロード、格納など）
。解読されると、その命令コード情報はもはや命令コー
ド形式ではＣＰＵにとって必要とされない。命令コード
から機械レベルのコマンドが生成され、その命令コード
情報は次の命令によって上書きされる。命令の機械レベ
ルの１集合だけが保持される。ＣＰＵは、実行された機
械レベルの命令とその元の命令コードとの対応を維持し
ない。
た命令コードにもとづいて（ブロック１０６で）解読さ
れる。命令コードは、命令がどのような種類であるかを
識別する（例えば、分岐、レジスタロード、格納など）
。解読されると、その命令コード情報はもはや命令コー
ド形式ではＣＰＵにとって必要とされない。命令コード
から機械レベルのコマンドが生成され、その命令コード
情報は次の命令によって上書きされる。命令の機械レベ
ルの１集合だけが保持される。ＣＰＵは、実行された機
械レベルの命令とその元の命令コードとの対応を維持し
ない。
【００１１】解読時に、（ブロック１０６で）各命令に
順次的な命令識別番号（ＩＩＤ）が割当てられる。ＩＩ
Ｄは輪番で割当てられる。言い換えれば、割当てられる
ＩＩＤは、例えば、１から３２までの範囲となる。取出
された最初の命令はＩＩＤ１が割当てられる。取出され
た次の命令はＩＩＤ ２が割当てられる。取出された
第３の命令はＩＩＤ ３が割当てられる。取出された
３２番目の命令はＩＩＤ３２が割当てられる。そして３
３番目に取出された命令は再びＩＩＤ １が割当てら
れる、というように行われる。
順次的な命令識別番号（ＩＩＤ）が割当てられる。ＩＩ
Ｄは輪番で割当てられる。言い換えれば、割当てられる
ＩＩＤは、例えば、１から３２までの範囲となる。取出
された最初の命令はＩＩＤ１が割当てられる。取出され
た次の命令はＩＩＤ ２が割当てられる。取出された
第３の命令はＩＩＤ ３が割当てられる。取出された
３２番目の命令はＩＩＤ３２が割当てられる。そして３
３番目に取出された命令は再びＩＩＤ １が割当てら
れる、というように行われる。
【００１２】ＩＩＤを割当てられた（タグ付けられた）
後、その命令は（ブロック１１２で）実行される。各命
令は実行要素に送信される。各ＣＰＵには多数の実行要
素１１４〜１２２がある。これらの実行要素は並列に動
作し、それぞれ命令を相互に独立して処理する。実行を
待っている命令は、１つの実行要素が以前の命令の実行
を完了するまで実行要素待ち行列に入れられる。
後、その命令は（ブロック１１２で）実行される。各命
令は実行要素に送信される。各ＣＰＵには多数の実行要
素１１４〜１２２がある。これらの実行要素は並列に動
作し、それぞれ命令を相互に独立して処理する。実行を
待っている命令は、１つの実行要素が以前の命令の実行
を完了するまで実行要素待ち行列に入れられる。
【００１３】異なる命令は異なる実行マシンサイクル数
を要する。実行時間の違いの結果として、実行要素はし
ばしば、命令が取出された順序と異なる順序でその命令
の実行を終了する。これをアウトオブシーケンス実行と
称する。
を要する。実行時間の違いの結果として、実行要素はし
ばしば、命令が取出された順序と異なる順序でその命令
の実行を終了する。これをアウトオブシーケンス実行と
称する。
【００１４】命令が実行を終了したという事実は、その
実行結果が妥当であるということを保証するものではな
い。例えば、条件分岐命令が、主記憶装置１０２で後続
するレジスタ格納命令より以前に取出されることもあり
得る。レジスタ格納命令は第１の実行要素（例えばブロ
ック１１４）に送られ、条件分岐命令は第２の実行要素
（例えばブロック１１６）に送られるかもしれない。
実行結果が妥当であるということを保証するものではな
い。例えば、条件分岐命令が、主記憶装置１０２で後続
するレジスタ格納命令より以前に取出されることもあり
得る。レジスタ格納命令は第１の実行要素（例えばブロ
ック１１４）に送られ、条件分岐命令は第２の実行要素
（例えばブロック１１６）に送られるかもしれない。
【００１５】上記の例では、レジスタ格納命令のほうが
条件分岐命令より以前に実行を終了する。しかしＣＰＵ
は、分岐がまだ実行途中であるためにその分岐条件が適
合するかどうかをまだ判断していないであろう。実際に
分岐が行われるとすれば、プログラムカウンタはその分
岐の結果としてプログラムの別の部分に飛び越すので、
レジスタ格納命令の結果はまったく使用されなくなる（
すなわち、無効となる）。従って、レジスタ格納命令の
結果は無効となるであろう。
条件分岐命令より以前に実行を終了する。しかしＣＰＵ
は、分岐がまだ実行途中であるためにその分岐条件が適
合するかどうかをまだ判断していないであろう。実際に
分岐が行われるとすれば、プログラムカウンタはその分
岐の結果としてプログラムの別の部分に飛び越すので、
レジスタ格納命令の結果はまったく使用されなくなる（
すなわち、無効となる）。従って、レジスタ格納命令の
結果は無効となるであろう。
【００１６】実行結果が妥当であることが判断される時
点を「完了」と称する。命令の「完了」または「非完了
」は完了論理１２６によって判断される。各命令が実行
を完了すると、その結果は格納バッファ１２４に格納さ
れる。各実行要素が命令の実行を完了すると、実行要素
は完了論理１２６に通知する。完了論理１２６は、完了
する最新の命令および、実行は終了したがまだ完了して
いない以降の取出された命令を追跡している。実行が実
際に妥当であることが判断されると、完了論理はＩＩＤ
Ｎ完了信号（Ｎは命令識別番号）を表明することに
より命令が完了したことを指示する。
点を「完了」と称する。命令の「完了」または「非完了
」は完了論理１２６によって判断される。各命令が実行
を完了すると、その結果は格納バッファ１２４に格納さ
れる。各実行要素が命令の実行を完了すると、実行要素
は完了論理１２６に通知する。完了論理１２６は、完了
する最新の命令および、実行は終了したがまだ完了して
いない以降の取出された命令を追跡している。実行が実
際に妥当であることが判断されると、完了論理はＩＩＤ
Ｎ完了信号（Ｎは命令識別番号）を表明することに
より命令が完了したことを指示する。
【００１７】上記の例で、分岐が行われたことを実行要
素によって知らされると、完了論理１２６は、レジスタ
格納命令の結果を保持する格納バッファロケーションに
無効の印をつけ、命令ストリームの処理は継続される。 上記の例で分岐が行われないとすれば、完了論理１２６
は、主記憶装置１０２またはＣＰＵの内部レジスタをそ
の完了された命令に関する格納バッファ１２４の内容で
更新し、他の処理要素に命令が完了されていたことを指
示するために信号を送るであろう。
素によって知らされると、完了論理１２６は、レジスタ
格納命令の結果を保持する格納バッファロケーションに
無効の印をつけ、命令ストリームの処理は継続される。 上記の例で分岐が行われないとすれば、完了論理１２６
は、主記憶装置１０２またはＣＰＵの内部レジスタをそ
の完了された命令に関する格納バッファ１２４の内容で
更新し、他の処理要素に命令が完了されていたことを指
示するために信号を送るであろう。
【００１８】アウトオブシーケンス命令実行は、計測ユ
ーザに問題を提示する。計測ユーザは完了した命令スト
リームに関心がある。しかし、アウトオブシーケンス処
理によって、ユーザが求める情報（元の命令コード、キ
ャッシュミス状態、その他のシステム事象データなど）
は、たいてい、関係する命令が完了する時までには機械
に存在しなくなる。さらに、従来の計測は通常、完了し
た命令とそれが生成する機械信号との間の対応を維持す
るように適応されていないので、ユーザは、キャッシュ
ミスその他のシステム事象を、それらを発生させた完了
した命令に関連づけることができずに取り残されてしま
う。〔相互参照 削除〕
ーザに問題を提示する。計測ユーザは完了した命令スト
リームに関心がある。しかし、アウトオブシーケンス処
理によって、ユーザが求める情報（元の命令コード、キ
ャッシュミス状態、その他のシステム事象データなど）
は、たいてい、関係する命令が完了する時までには機械
に存在しなくなる。さらに、従来の計測は通常、完了し
た命令とそれが生成する機械信号との間の対応を維持す
るように適応されていないので、ユーザは、キャッシュ
ミスその他のシステム事象を、それらを発生させた完了
した命令に関連づけることができずに取り残されてしま
う。〔相互参照 削除〕
【００１９】
【課題を解決するための手段】本発明の目的は、監視さ
れたデータと関係する完了した命令との間の対応を維持
するような方法でアウトオブシーケンス実行機械におけ
る命令処理を監視することである。
れたデータと関係する完了した命令との間の対応を維持
するような方法でアウトオブシーケンス実行機械におけ
る命令処理を監視することである。
【００２０】本発明の第２の目的は、アウトオブシーケ
ンス実行機械におけるキャッシュミスその他のシステム
事象を、オペレーティングシステムコードの特定の命令
に関連づけることである。
ンス実行機械におけるキャッシュミスその他のシステム
事象を、オペレーティングシステムコードの特定の命令
に関連づけることである。
【００２１】本発明の第３の目的は、プログラマが、オ
ペレーティングシステムの性能に影響する要因をより明
確に理解するためにアウトオブシーケンス実行機械にお
けるオペレーティングシステムモジュールの実行を調査
できるようにすることである。
ペレーティングシステムの性能に影響する要因をより明
確に理解するためにアウトオブシーケンス実行機械にお
けるオペレーティングシステムモジュールの実行を調査
できるようにすることである。
【００２２】前述の目的は、命令サンプリングのシステ
ムおよびその方法によって達成される。命令サンプリン
グでは、既定の命令識別番号（ＩＩＤ）をタグ付けられ
た命令が計測によって識別される。その既定のＩＩＤを
有する命令が検出されると、その命令に関する情報がア
ウトオブシーケンス実行の進行と同時に捕捉される。命
令が完了すれば、捕捉されていた情報は、記憶配列の単
一の計測項目として格納される。
ムおよびその方法によって達成される。命令サンプリン
グでは、既定の命令識別番号（ＩＩＤ）をタグ付けられ
た命令が計測によって識別される。その既定のＩＩＤを
有する命令が検出されると、その命令に関する情報がア
ウトオブシーケンス実行の進行と同時に捕捉される。命
令が完了すれば、捕捉されていた情報は、記憶配列の単
一の計測項目として格納される。
【００２３】好ましい実施例において、命令サンプリン
グは、米国特許第４，８２１，１７８号（Ｌｅｖｉｎ特
許）の事象駆動サンプリングと組み合わせることが有利
である。この事象駆動命令サンプリングは、オペレーテ
ィングシステム計測に、キャッシュミスその他のシステ
ム事象をオペレーティングシステム／アプリケーション
コードの特定の命令に関連づける能力を付与する。各オ
ペレーティングシステムモジュールのキャッシュミス率
はオペレーティングシステムの性能をより明確に理解す
るために調査できる。
グは、米国特許第４，８２１，１７８号（Ｌｅｖｉｎ特
許）の事象駆動サンプリングと組み合わせることが有利
である。この事象駆動命令サンプリングは、オペレーテ
ィングシステム計測に、キャッシュミスその他のシステ
ム事象をオペレーティングシステム／アプリケーション
コードの特定の命令に関連づける能力を付与する。各オ
ペレーティングシステムモジュールのキャッシュミス率
はオペレーティングシステムの性能をより明確に理解す
るために調査できる。
【００２４】
【実施例】〔１．概要〕計測サンプリングは、アウトオ
ブシーケンス実行機械における命令の処理を監視するた
めのシステムおよび方法を付与する。アウトオブシーケ
ンス実行機械の実行パイプラインにおける一連の各命令
は、命令識別番号（ＩＩＤ）をタグ付けられる。計測サ
ンプリングの好ましい実施例に従えば、そのＣＰＵ計測
はＩＩＤ２４をタグ付けられた命令（以下、ＩＩＤ
２４命令と呼ぶ）を識別する。ＩＩＤ ２４を有する
キャッシュヒット／ミスデータその他の関係する情報の
命令が検出されると、その命令に関連する命令コード、
すなわち実行データは、中央処理装置（ＣＰＵ）各所に
分散された多数のレジスタに捕捉される。
ブシーケンス実行機械における命令の処理を監視するた
めのシステムおよび方法を付与する。アウトオブシーケ
ンス実行機械の実行パイプラインにおける一連の各命令
は、命令識別番号（ＩＩＤ）をタグ付けられる。計測サ
ンプリングの好ましい実施例に従えば、そのＣＰＵ計測
はＩＩＤ２４をタグ付けられた命令（以下、ＩＩＤ
２４命令と呼ぶ）を識別する。ＩＩＤ ２４を有する
キャッシュヒット／ミスデータその他の関係する情報の
命令が検出されると、その命令に関連する命令コード、
すなわち実行データは、中央処理装置（ＣＰＵ）各所に
分散された多数のレジスタに捕捉される。
【００２５】関係する情報が捕捉されると、計測は、検
出されたＩＩＤ ２４命令が実行を完了したかどうか
を判断するようにＣＰＵを監視する。検出されたＩＩＤ
２４命令が完了しており、ユーザによって選択され
たトリガ条件に適合していれば、その命令に関連する捕
捉された情報は、単一の計測項目として計測配列に格納
される。検出されたＩＩＤ ２４命令が完了しておら
ず、または、ユーザ選択トリガ条件に適合していなけれ
ば、その次に検出されたＩＩＤ ２４命令に関連する
データがレジスタに捕捉される。システム、計測プログ
ラムまたはユーザによって終了されるまで、上記のプロ
セスが検出されたＩＩＤ ２４命令のそれぞれについ
て繰り返される。
出されたＩＩＤ ２４命令が実行を完了したかどうか
を判断するようにＣＰＵを監視する。検出されたＩＩＤ
２４命令が完了しており、ユーザによって選択され
たトリガ条件に適合していれば、その命令に関連する捕
捉された情報は、単一の計測項目として計測配列に格納
される。検出されたＩＩＤ ２４命令が完了しておら
ず、または、ユーザ選択トリガ条件に適合していなけれ
ば、その次に検出されたＩＩＤ ２４命令に関連する
データがレジスタに捕捉される。システム、計測プログ
ラムまたはユーザによって終了されるまで、上記のプロ
セスが検出されたＩＩＤ ２４命令のそれぞれについ
て繰り返される。
【００２６】命令サンプリングのＣＰＵ計測への応用は
、図３によってさらに明瞭に理解されよう。命令の処理
において、機械信号３１Ａ〜Ｚがアウトオブシーケンス
形ＣＰＵによって生成される。信号が生成されると、各
ＩＩＤ ２４命令の実行に関連する機械信号は、信号
コレクタ３０４によって識別され捕捉（収集）される。 サンプリングパルストリガ論理３１８によって各サンプ
リングパルスが生成されると、信号コレクタ３０４に捕
捉されていたデータは、アドレスジェネレータ３３の制
御のもとで計測テーブル配列〔ＩＴＡ〕３２に項目とし
て書込まれる。計測テーブル配列３２のデータは、プロ
セッサ制御要素２０６のコマンドでマルチプレクサ（Ｍ
ＵＸ）３１６を通じて記憶装置（磁気テープ２１２など
）へ選択的に出力すことができる（図２）。
、図３によってさらに明瞭に理解されよう。命令の処理
において、機械信号３１Ａ〜Ｚがアウトオブシーケンス
形ＣＰＵによって生成される。信号が生成されると、各
ＩＩＤ ２４命令の実行に関連する機械信号は、信号
コレクタ３０４によって識別され捕捉（収集）される。 サンプリングパルストリガ論理３１８によって各サンプ
リングパルスが生成されると、信号コレクタ３０４に捕
捉されていたデータは、アドレスジェネレータ３３の制
御のもとで計測テーブル配列〔ＩＴＡ〕３２に項目とし
て書込まれる。計測テーブル配列３２のデータは、プロ
セッサ制御要素２０６のコマンドでマルチプレクサ（Ｍ
ＵＸ）３１６を通じて記憶装置（磁気テープ２１２など
）へ選択的に出力すことができる（図２）。
【００２７】サンプリングパルストリガ論理３１８は、
事象選択論理３０７および第Ｎ事象制御論理３０９を含
む。事象選択論理は、条件選択論理３０２から選択され
たシステム条件信号を、ＣＰＵおよび信号コレクタ３０
４からシステム事象関連機械信号を受信する。事象選択
論理は、システム事象と条件信号を論理的に結合するた
めの回路を含む。
事象選択論理３０７および第Ｎ事象制御論理３０９を含
む。事象選択論理は、条件選択論理３０２から選択され
たシステム条件信号を、ＣＰＵおよび信号コレクタ３０
４からシステム事象関連機械信号を受信する。事象選択
論理は、システム事象と条件信号を論理的に結合するた
めの回路を含む。
【００２８】事象選択論理３０７では、操作員によって
選択された事象がサンプリングパルスを生成するための
基礎として使用される。この操作員選択事象は、システ
ム事象単独、または、システム条件との論理結合による
システム事象（すなわち条件付き事象）とすることがで
きる。サンプリングパルスの生成は、第Ｎ事象制御論理
３０９で事前に選択された値によって決定される選択事
象のＮ番目の発生を条件とする。第Ｎ事象制御論理が既
定のカウントに達した後、選択された事象の発生中に完
了すべき最初のＩＩＤ ２４命令ごとに、サンプリン
グパルスが線３１０に生成される。 〔２．システム環境および相互接続〕命令サンプリング
計測のシステム環境および相互接続を図２によって説明
する。図２は多重プロセッサ（ＭＰ）を示す。これは、
自己のアウトオブシーケンス形ＣＰＵ ２０２および
２０４のそれぞれに計測テーブルユニット（ＩＴＵ）を
内部に備えている。また、プロセッサ制御要素（ＰＣＥ
）２０６、チャネル制御要素（ＣＣＥ）２０８およびシ
ステム制御要素（ＳＣＥ）２１０も備えている。ＰＣＥ
２０６（Ｅｉｌｅｒｔ特許ではＰＣと称する）およ
びＳＣＥ ２１０は、米国特許第４，５９０，５５０
号および同第４，８２１，１７８号に図示された種類の
ものである。ＣＣＥ ２０８は、ＩＢＭシステム３７
０コンピュータで使用される種類の従来のチャネル制御
システムである。コマンド経路１５１がＩＴＵとＰＣＥ
を連結して図示されている。
選択された事象がサンプリングパルスを生成するための
基礎として使用される。この操作員選択事象は、システ
ム事象単独、または、システム条件との論理結合による
システム事象（すなわち条件付き事象）とすることがで
きる。サンプリングパルスの生成は、第Ｎ事象制御論理
３０９で事前に選択された値によって決定される選択事
象のＮ番目の発生を条件とする。第Ｎ事象制御論理が既
定のカウントに達した後、選択された事象の発生中に完
了すべき最初のＩＩＤ ２４命令ごとに、サンプリン
グパルスが線３１０に生成される。 〔２．システム環境および相互接続〕命令サンプリング
計測のシステム環境および相互接続を図２によって説明
する。図２は多重プロセッサ（ＭＰ）を示す。これは、
自己のアウトオブシーケンス形ＣＰＵ ２０２および
２０４のそれぞれに計測テーブルユニット（ＩＴＵ）を
内部に備えている。また、プロセッサ制御要素（ＰＣＥ
）２０６、チャネル制御要素（ＣＣＥ）２０８およびシ
ステム制御要素（ＳＣＥ）２１０も備えている。ＰＣＥ
２０６（Ｅｉｌｅｒｔ特許ではＰＣと称する）およ
びＳＣＥ ２１０は、米国特許第４，５９０，５５０
号および同第４，８２１，１７８号に図示された種類の
ものである。ＣＣＥ ２０８は、ＩＢＭシステム３７
０コンピュータで使用される種類の従来のチャネル制御
システムである。コマンド経路１５１がＩＴＵとＰＣＥ
を連結して図示されている。
【００２９】ＰＣＥは、ＩＴＵサブシステムに対する制
御が行われるシステム操作員操作卓と関連している。す
べてのＩＴＵ出力バッファがＰＣＥに存在する。これら
の出力バッファは、経路２５１でのデータ転送によって
ＩＴＵから充填される。一杯になると、各出力バッファ
は、ＰＣＥのＩＴＵ出力プログラムの制御のもとで出力
媒体２１２（テープまたはディスクなど）に書込まれる
。ＰＣＥのＩＴＵ出力プログラムはまた、各ＩＴＵ配列
からバッファへの経路２５１でのＩＴＵデータの転送も
制御する。経路１５１および２５１は、双方向性ＰＣＥ
バス５１に包含されている。
御が行われるシステム操作員操作卓と関連している。す
べてのＩＴＵ出力バッファがＰＣＥに存在する。これら
の出力バッファは、経路２５１でのデータ転送によって
ＩＴＵから充填される。一杯になると、各出力バッファ
は、ＰＣＥのＩＴＵ出力プログラムの制御のもとで出力
媒体２１２（テープまたはディスクなど）に書込まれる
。ＰＣＥのＩＴＵ出力プログラムはまた、各ＩＴＵ配列
からバッファへの経路２５１でのＩＴＵデータの転送も
制御する。経路１５１および２５１は、双方向性ＰＣＥ
バス５１に包含されている。
【００３０】計測を助けるＰＣＥの別の機能は、ユーザ
入力にもとづいて、測定実行の初期化および終了を行う
ことである。測定実行を開始・終了するためのコマンド
構造および論理は、従来技術で見られる種類のものであ
り、本発明の一部ではない。
入力にもとづいて、測定実行の初期化および終了を行う
ことである。測定実行を開始・終了するためのコマンド
構造および論理は、従来技術で見られる種類のものであ
り、本発明の一部ではない。
【００３１】図２は、好ましい実施例を各ＩＴＵ内の事
象駆動命令サンプリングレコーダ（ＩＳＲ）３０Ａおよ
び３０Ｂとして示すことによって計測構造全体を含んで
いる。また、このＩＴＵは、米国特許第４，５９０，５
５０号の時間サンプリングの実施例および、米国特許第
４，８２１，１７８号における分岐モードサンプリング
も含む。他の形式のサンプリングレコーダも、命令サン
プリングの代替法としてＩＴＵに含めることができる。 非ＣＰＵ制御要素であるＳＣＥおよびＣＣＥのＩＴＵは
、本発明を用いては示されていない。これらの要素は、
命令サンプリングではなく時間駆動サンプリングを使用
する。
象駆動命令サンプリングレコーダ（ＩＳＲ）３０Ａおよ
び３０Ｂとして示すことによって計測構造全体を含んで
いる。また、このＩＴＵは、米国特許第４，５９０，５
５０号の時間サンプリングの実施例および、米国特許第
４，８２１，１７８号における分岐モードサンプリング
も含む。他の形式のサンプリングレコーダも、命令サン
プリングの代替法としてＩＴＵに含めることができる。 非ＣＰＵ制御要素であるＳＣＥおよびＣＣＥのＩＴＵは
、本発明を用いては示されていない。これらの要素は、
命令サンプリングではなく時間駆動サンプリングを使用
する。
【００３２】本発明のＩＴＵは、米国特許第４，５９０
，５５０号に開示されたような内部分散形監視システム
の一部である。 〔３．詳細な構造および動作〕命令サンプリング計測〔
ＩＳＩ〕を図２から図５によって詳細に説明する。図３
に示す各ブロックは、回路およびマイクロコードによっ
て実行される論理機能を表す。これらのブロックは、好
ましくは、物理的なパッケージ構成要素ではない。米国
特許第４，５９０，５５０号の要素と同様の機能を実行
する図３の各要素は同じ参照番号が割当てられている。
，５５０号に開示されたような内部分散形監視システム
の一部である。 〔３．詳細な構造および動作〕命令サンプリング計測〔
ＩＳＩ〕を図２から図５によって詳細に説明する。図３
に示す各ブロックは、回路およびマイクロコードによっ
て実行される論理機能を表す。これらのブロックは、好
ましくは、物理的なパッケージ構成要素ではない。米国
特許第４，５９０，５５０号の要素と同様の機能を実行
する図３の各要素は同じ参照番号が割当てられている。
【００３３】測定および制御はＰＣＥ操作卓から行われ
、そこでユーザは、操作卓表示画面の適切なメニューな
どで、計測コマンドを発し、希望の測定特性を入力する
。コマンドを選択するためのメニューの使用はコンピュ
ータ技術において公知である。図２において、コマンド
パラメータは、コマンドにより選択されたいずれかのＩ
ＴＵに経路１５１で転送される。選択されたＩＴＵは、
そのコマンドをＰＣＥコマンドデコーダ３４で受信し解
読し、解読されたコマンド信号に従って適切なラッチを
設定するブロック３００，３０２，３０４，３０７，３
０９および３１６にコマンド信号を出力する。
、そこでユーザは、操作卓表示画面の適切なメニューな
どで、計測コマンドを発し、希望の測定特性を入力する
。コマンドを選択するためのメニューの使用はコンピュ
ータ技術において公知である。図２において、コマンド
パラメータは、コマンドにより選択されたいずれかのＩ
ＴＵに経路１５１で転送される。選択されたＩＴＵは、
そのコマンドをＰＣＥコマンドデコーダ３４で受信し解
読し、解読されたコマンド信号に従って適切なラッチを
設定するブロック３００，３０２，３０４，３０７，３
０９および３１６にコマンド信号を出力する。
【００３４】ユーザはまた、命令サンプリングに関する
ものだけでなく、計測実行を開始し終了する方法などの
測定コマンドの選択も行うことができる。これらのコマ
ンド選択は、ＰＣＥのプログラムに保持することができ
る。 〔３．１ サンプリングモード選択ブロック〕サンプ
リングモードの選択は、計測モード選択ブロック３００
でそのモードを設定することによって行う。各種計測サ
ンプリングモード（時間サンプリング、分岐サンプリン
グ、命令サンプリングなど）のいずれかがＣＰＵ計測に
関して選択できる。本発明には命令サンプリングモード
だけが関連する。 〔３．２ ＩＳＩ信号コレクタ〕ＩＳＩ〔命令サンプ
リング計測〕信号コレクタ〔３０４〕は、計測されるＣ
ＰＵによって処理された各ＩＩＤ ２４命令を識別し
、各種実行段階を通じて進行するに従って識別されたＩ
ＩＤ ２４命令に関連する機械信号を捕捉する。
ものだけでなく、計測実行を開始し終了する方法などの
測定コマンドの選択も行うことができる。これらのコマ
ンド選択は、ＰＣＥのプログラムに保持することができ
る。 〔３．１ サンプリングモード選択ブロック〕サンプ
リングモードの選択は、計測モード選択ブロック３００
でそのモードを設定することによって行う。各種計測サ
ンプリングモード（時間サンプリング、分岐サンプリン
グ、命令サンプリングなど）のいずれかがＣＰＵ計測に
関して選択できる。本発明には命令サンプリングモード
だけが関連する。 〔３．２ ＩＳＩ信号コレクタ〕ＩＳＩ〔命令サンプ
リング計測〕信号コレクタ〔３０４〕は、計測されるＣ
ＰＵによって処理された各ＩＩＤ ２４命令を識別し
、各種実行段階を通じて進行するに従って識別されたＩ
ＩＤ ２４命令に関連する機械信号を捕捉する。
【００３５】ＩＩＤ ２４命令に関連して多数の機械
信号が捕捉できる。個々の事象はそれぞれ、ブロック３
０４でラッチまたはレジスタを持ち、ここにその信号は
（ＣＰＵ処理要素により）ＩＩＤ ２４命令の処理中
に生じると同時に収集される。事象および他の関係する
機械信号は、ＩＳＩ信号コレクタ３０４で設定されたレ
ジスタに捕捉される。好ましい実施例では、この計測レ
ジスタは、関係する信号の出所の近くに位置できるよう
にＣＰＵ各所に物理的に分散される。
信号が捕捉できる。個々の事象はそれぞれ、ブロック３
０４でラッチまたはレジスタを持ち、ここにその信号は
（ＣＰＵ処理要素により）ＩＩＤ ２４命令の処理中
に生じると同時に収集される。事象および他の関係する
機械信号は、ＩＳＩ信号コレクタ３０４で設定されたレ
ジスタに捕捉される。好ましい実施例では、この計測レ
ジスタは、関係する信号の出所の近くに位置できるよう
にＣＰＵ各所に物理的に分散される。
【００３６】ＩＳＩ信号コレクタ３０４は、図４に詳細
に図示されている。ＣＰＵ処理要素４００は、本願の関
連技術の部分で説明した種類のアウトオブシーケンス形
ＣＰＵの命令処理論理である。捕捉された信号は、好ま
しくは、命令コード・基底レジスタ、論理アドレス、一
次アドレス空間番号（ＰＡＳＮ）、キャッシュミス、発
生相互問合せヒット、および、ＣＰＵからの選択マシン
サイクル数を含む。
に図示されている。ＣＰＵ処理要素４００は、本願の関
連技術の部分で説明した種類のアウトオブシーケンス形
ＣＰＵの命令処理論理である。捕捉された信号は、好ま
しくは、命令コード・基底レジスタ、論理アドレス、一
次アドレス空間番号（ＰＡＳＮ）、キャッシュミス、発
生相互問合せヒット、および、ＣＰＵからの選択マシン
サイクル数を含む。
【００３７】命令コード・基底レジスタ情報は、命令コ
ードレジスタ４２２に捕捉される。ＩＩＤ ２４命令
に関連する命令コードだけが捕捉されるようにするため
に、命令コードレジスタ４２２は線４２４のＩＩＤ
２４命令コード有効信号によって計時されている。ＩＩ
Ｄ ２４命令コード有効信号は、命令解読・ＩＩＤ割
当て論理（図１のブロック１０６）が妥当な命令コード
がＩＩＤ ２４命令に検出されたと判断した時に、中
央処理装置によって生成される。命令の基底レジスタビ
ットは、命令がそうしたビットを使用している場合にの
み有効である。それ以外は、その基底レジスタビットは
無効である。
ードレジスタ４２２に捕捉される。ＩＩＤ ２４命令
に関連する命令コードだけが捕捉されるようにするため
に、命令コードレジスタ４２２は線４２４のＩＩＤ
２４命令コード有効信号によって計時されている。ＩＩ
Ｄ ２４命令コード有効信号は、命令解読・ＩＩＤ割
当て論理（図１のブロック１０６）が妥当な命令コード
がＩＩＤ ２４命令に検出されたと判断した時に、中
央処理装置によって生成される。命令の基底レジスタビ
ットは、命令がそうしたビットを使用している場合にの
み有効である。それ以外は、その基底レジスタビットは
無効である。
【００３８】中央処理装置の命令アドレスレジスタの内
容（論理アドレス）は、アドレスレジスタ４２６に捕捉
される。ＩＩＤ ２４命令に関連する妥当な命令アド
レスだけが捕捉されるようにするために、アドレスレジ
スタ４２６は線４２８のＩＩＤ２４ ＩＡＲ有効信号
によって計時されている。ＩＩＤ ２４ ＩＡＲ有
効信号４２８は、命令取出し論理１０４（図１）によっ
て、これがＩＩＤ ２４に関して妥当な命令アドレス
が付与されたと判断した時に生成される。
容（論理アドレス）は、アドレスレジスタ４２６に捕捉
される。ＩＩＤ ２４命令に関連する妥当な命令アド
レスだけが捕捉されるようにするために、アドレスレジ
スタ４２６は線４２８のＩＩＤ２４ ＩＡＲ有効信号
によって計時されている。ＩＩＤ ２４ ＩＡＲ有
効信号４２８は、命令取出し論理１０４（図１）によっ
て、これがＩＩＤ ２４に関して妥当な命令アドレス
が付与されたと判断した時に生成される。
【００３９】プログラムアドレス空間番号（ＰＡＳＮ）
は、ＰＡＳＮレジスタ４３０に捕捉される。ＩＩＤ
２４命令に関連するＰＡＳＮアドレスだけが捕捉される
ようにするために、ＰＡＳＮレジスタは線４３２のＩＩ
Ｄ ２４ ＰＡＳＮ有効信号によって計時されてい
る。ＩＩＤ ２４ ＰＡＳＮ有効信号は、命令取出
し論理（図１のブロック１０４）によって、これがＩＩ
Ｄ ２４に関してＰＡＳＮが付与されたと判断した時
に生成される。
は、ＰＡＳＮレジスタ４３０に捕捉される。ＩＩＤ
２４命令に関連するＰＡＳＮアドレスだけが捕捉される
ようにするために、ＰＡＳＮレジスタは線４３２のＩＩ
Ｄ ２４ ＰＡＳＮ有効信号によって計時されてい
る。ＩＩＤ ２４ ＰＡＳＮ有効信号は、命令取出
し論理（図１のブロック１０４）によって、これがＩＩ
Ｄ ２４に関してＰＡＳＮが付与されたと判断した時
に生成される。
【００４０】計測“Ａ”カウンタ４４０は、１．命令解
読〜終了カウント、または、２．要する実行サイクル、
のいずれかをカウントするためにＣＰＵの処理要素によ
って計時されている。 好ましい実施例では、いずれか一方だけが計測に選択で
きる。ＣＰＵは、ＰＣＥによりブロック３００のカウン
タＡ選択レジスタ（図示せず）の値にもとづいていずれ
のマシンサイクルをカウントするかを選択する。“Ａ”
カウンタは、ＩＩＤ ２４解読信号によってゼロにリ
セットされる。
読〜終了カウント、または、２．要する実行サイクル、
のいずれかをカウントするためにＣＰＵの処理要素によ
って計時されている。 好ましい実施例では、いずれか一方だけが計測に選択で
きる。ＣＰＵは、ＰＣＥによりブロック３００のカウン
タＡ選択レジスタ（図示せず）の値にもとづいていずれ
のマシンサイクルをカウントするかを選択する。“Ａ”
カウンタは、ＩＩＤ ２４解読信号によってゼロにリ
セットされる。
【００４１】命令解読〜終了カウントは、ＩＩＤ ２
４命令の解読の完了（図１のブロック１０６）と実行サ
イクルの終了（図１のブロック１１２）との間に要する
マシンサイクル数である。これには、実行の終了と命令
完了との間に要するマシンサイクルは含まない。
４命令の解読の完了（図１のブロック１０６）と実行サ
イクルの終了（図１のブロック１１２）との間に要する
マシンサイクル数である。これには、実行の終了と命令
完了との間に要するマシンサイクルは含まない。
【００４２】要する実行サイクルは、実行要素（図１の
ブロック１１４〜１２２）でＩＩＤ２４命令が実行され
るためのマシンサイクル数である。これは、実行の終了
と命令の完了との間に要するマシンサイクル、または、
実行待ち行列待機時間のいずれも含まない。
ブロック１１４〜１２２）でＩＩＤ２４命令が実行され
るためのマシンサイクル数である。これは、実行の終了
と命令の完了との間に要するマシンサイクル、または、
実行待ち行列待機時間のいずれも含まない。
【００４３】計測“Ｂ”カウンタ４４２は、１．命令解
読〜完了カウント、または、２．（要する実行サイクル
）−（キャッシュ待機サイクル）、のいずれかをカウン
トするためにＣＰＵの処理要素４００によって計時され
ているる。 好ましい実施例では、いずれか一方だけが計測に選択で
きる。ＣＰＵは、ＰＣＥによりブロック３００のカウン
タＢ選択レジスタ（図示せず）の値にもとづいていずれ
のマシンサイクルをカウントするかを選択する。“Ｂ”
カウンタは、ＩＩＤ ２４解読信号によってゼロにリ
セットされる。
読〜完了カウント、または、２．（要する実行サイクル
）−（キャッシュ待機サイクル）、のいずれかをカウン
トするためにＣＰＵの処理要素４００によって計時され
ているる。 好ましい実施例では、いずれか一方だけが計測に選択で
きる。ＣＰＵは、ＰＣＥによりブロック３００のカウン
タＢ選択レジスタ（図示せず）の値にもとづいていずれ
のマシンサイクルをカウントするかを選択する。“Ｂ”
カウンタは、ＩＩＤ ２４解読信号によってゼロにリ
セットされる。
【００４４】命令解読〜完了カウントは、ＩＩＤ ２
４命令解読の完了の開始（図１のブロック１０６）と命
令完了の判断（図１のブロック１２６）との間に要する
マシンサイクル数である。
４命令解読の完了の開始（図１のブロック１０６）と命
令完了の判断（図１のブロック１２６）との間に要する
マシンサイクル数である。
【００４５】（要する実行サイクル）−（キャッシュ待
機サイクル）は、実行要素（図１のブロック１１４〜１
２２）でＩＩＤ ２４命令が実行されるためのマシン
サイクル数である。これには、実行の終了と命令の完了
との間に要するマシンサイクル、実行待ち行列待機時間
、および、実行要素がキャッシュからデータが返される
のを待っているいずれかのサイクルのいずれのマシンサ
イクルも含まない。
機サイクル）は、実行要素（図１のブロック１１４〜１
２２）でＩＩＤ ２４命令が実行されるためのマシン
サイクル数である。これには、実行の終了と命令の完了
との間に要するマシンサイクル、実行待ち行列待機時間
、および、実行要素がキャッシュからデータが返される
のを待っているいずれかのサイクルのいずれのマシンサ
イクルも含まない。
【００４６】要する実行サイクルは、ハードウエア性能
の測度である。その他のカウントされた測度は、プログ
ラムが所与のプロセッサのアウトオブシーケンス実行方
法にどれほどうまく適合しているかの指標となる。これ
らの測度はソフトウエアを機械に適合させるために使用
できる。
の測度である。その他のカウントされた測度は、プログ
ラムが所与のプロセッサのアウトオブシーケンス実行方
法にどれほどうまく適合しているかの指標となる。これ
らの測度はソフトウエアを機械に適合させるために使用
できる。
【００４７】命令サンプリングモードには、計測によっ
て監視される６の個別のキャッシュミス信号がある。こ
れらの信号はそれぞれ、キャッシュミスラッチ４４４〜
４５４に保持される。各ラッチは、（計測されるＣＰＵ
によって生成される）適切なＩＩＤ ２４データキャ
ッシュアクセス有効線によって計時されている。同種の
ラッチは、一度設定されると、リセットされるまでそれ
を保持する（すなわち、セット／リセットラッチ）。キ
ャッシュミスラッチは４４４〜４５４はＩＩＤ２４解読
信号によってリセットされる。ＣＰＵによって生成され
るキャッシュミス信号は、以下の通りである。
て監視される６の個別のキャッシュミス信号がある。こ
れらの信号はそれぞれ、キャッシュミスラッチ４４４〜
４５４に保持される。各ラッチは、（計測されるＣＰＵ
によって生成される）適切なＩＩＤ ２４データキャ
ッシュアクセス有効線によって計時されている。同種の
ラッチは、一度設定されると、リセットされるまでそれ
を保持する（すなわち、セット／リセットラッチ）。キ
ャッシュミスラッチは４４４〜４５４はＩＩＤ２４解読
信号によってリセットされる。ＣＰＵによって生成され
るキャッシュミス信号は、以下の通りである。
【００４８】ａ．データキャッシュ格納ミス（線４５６
のＩＩＤ ２４データキャッシュ格納有効信号によっ
てＣ６ラッチ４５４に計時される） ｂ．データキャッシュ取出しミス（線４５８のＩＩＤ
２４データキャッシュ取出し有効信号によってＣ５ラ
ッチ４５２に計時される） ｃ．アクセスレジスタセグメントテーブル起点アドレス
（ＳＴＯ）ミス（線４６０のＩＩＤ ２４アクセスレ
ジスタＳＴＯヒット有効信号によってＣ１ラッチ４４４
に計時される） ｄ．アクセスレジスタＳＴＯヒット（線４６２のＩＩＤ
２４アクセスレジスタＳＴＯミス有効信号によって
Ｃ２ラッチ４４６に計時される） ｅ．データキャッシュミスによって発生したレベル２キ
ャッシュ（Ｌ２）取出しミス（線４６４のＩＩＤ ２
４ Ｌ２キャッシュアクセス有効信号によってＣ５ラ
ッチ４５０に計時される）。Ｌ２キャッシュミスは主記
憶装置アクセスを生じさせるとみなされる。
のＩＩＤ ２４データキャッシュ格納有効信号によっ
てＣ６ラッチ４５４に計時される） ｂ．データキャッシュ取出しミス（線４５８のＩＩＤ
２４データキャッシュ取出し有効信号によってＣ５ラ
ッチ４５２に計時される） ｃ．アクセスレジスタセグメントテーブル起点アドレス
（ＳＴＯ）ミス（線４６０のＩＩＤ ２４アクセスレ
ジスタＳＴＯヒット有効信号によってＣ１ラッチ４４４
に計時される） ｄ．アクセスレジスタＳＴＯヒット（線４６２のＩＩＤ
２４アクセスレジスタＳＴＯミス有効信号によって
Ｃ２ラッチ４４６に計時される） ｅ．データキャッシュミスによって発生したレベル２キ
ャッシュ（Ｌ２）取出しミス（線４６４のＩＩＤ ２
４ Ｌ２キャッシュアクセス有効信号によってＣ５ラ
ッチ４５０に計時される）。Ｌ２キャッシュミスは主記
憶装置アクセスを生じさせるとみなされる。
【００４９】ｆ．発生相互問合せヒット（線４６６のＩ
ＩＤ ２４ ＣＣＩ有効信号によってＣ３ラッチ４
４８に計時される）。ＣＣＩ信号は、計測されるＣＰＵ
のＩＩＤ２４命令により、別のＣＰＵで生じたキャスト
アウトに際して生成される。 〔３．３ 条件選択論理〕監視されるシステム条件の
選択は、条件選択論理３０２に設定される。システム条
件とシステム事象とは、システム事象信号がごく短期間
（例えば、１，２マシンサイクル）であるのに対し、シ
ステム条件信号が多数のサイクルにおいて連続する長期
間を有する点で区別される。システム条件は、システム
事象が発生した場合にも存在し得る。命令サンプリング
のための好ましい選択可能なシステム条件〔信号〕は、
以下の通りである。
ＩＤ ２４ ＣＣＩ有効信号によってＣ３ラッチ４
４８に計時される）。ＣＣＩ信号は、計測されるＣＰＵ
のＩＩＤ２４命令により、別のＣＰＵで生じたキャスト
アウトに際して生成される。 〔３．３ 条件選択論理〕監視されるシステム条件の
選択は、条件選択論理３０２に設定される。システム条
件とシステム事象とは、システム事象信号がごく短期間
（例えば、１，２マシンサイクル）であるのに対し、シ
ステム条件信号が多数のサイクルにおいて連続する長期
間を有する点で区別される。システム条件は、システム
事象が発生した場合にも存在し得る。命令サンプリング
のための好ましい選択可能なシステム条件〔信号〕は、
以下の通りである。
【００５０】計測調整・制御ラッチ制御命令（ＩＣＣＬ
ＡＴＣＨ） 範囲内命令アドレス（ＩＡＷＲ） プログラムアドレス空間番号（ＰＡＳＮ）比較２以上の
条件信号が活動状態になることができる。選択された条
件信号は事象選択論理３０７に送られ、そこで事象信号
と論理的に結合される。好ましい実施例では、ＩＣＣＬ
ＡＴＣＨは、ＩＡＷＲと論理的に論理和をとられ、ＩＣ
Ｃ−ＯＲ−ＩＡＷＲ信号を生成する。 〔３．４ サンプリングパルストリガ論理〕サンプリ
ングパルストリガ論理３１８は、事象選択論理３０７お
よび第Ｎ事象制御論理３０９を含む。サンプリングパル
ストリガ論理３１８は、選択された事象が選択された度
数だけ発生した後、ＩＩＤ ２４命令が完了し、操作
員選択事象判定基準に適合した場合は必ず、線３１０に
ＩＴＡアドレスジェネレータへのサンプリングパルスを
生成する。
ＡＴＣＨ） 範囲内命令アドレス（ＩＡＷＲ） プログラムアドレス空間番号（ＰＡＳＮ）比較２以上の
条件信号が活動状態になることができる。選択された条
件信号は事象選択論理３０７に送られ、そこで事象信号
と論理的に結合される。好ましい実施例では、ＩＣＣＬ
ＡＴＣＨは、ＩＡＷＲと論理的に論理和をとられ、ＩＣ
Ｃ−ＯＲ−ＩＡＷＲ信号を生成する。 〔３．４ サンプリングパルストリガ論理〕サンプリ
ングパルストリガ論理３１８は、事象選択論理３０７お
よび第Ｎ事象制御論理３０９を含む。サンプリングパル
ストリガ論理３１８は、選択された事象が選択された度
数だけ発生した後、ＩＩＤ ２４命令が完了し、操作
員選択事象判定基準に適合した場合は必ず、線３１０に
ＩＴＡアドレスジェネレータへのサンプリングパルスを
生成する。
【００５１】（測定をトリガするための監視されるべき
）特定の種類の事象の選択、または、事象種類の組合せ
は、事象選択論理３０７で設定される。各種条件は、コ
マンドに挿入することができる。命令サンプリングにと
って必須条件として使用される好ましい事象は、以下の
通りである。
）特定の種類の事象の選択、または、事象種類の組合せ
は、事象選択論理３０７で設定される。各種条件は、コ
マンドに挿入することができる。命令サンプリングにと
って必須条件として使用される好ましい事象は、以下の
通りである。
【００５２】・ＩＩＤ ２４命令解読・タイムストロ
ーブ（マシンサイクル）・データキャッシュ（Ｄキャッ
シュ）格納ミス・データキャッシュ（Ｄキャッシュ）取
出しミス・レベル２（Ｌ２）キャッシュ取出しミス・発
生相互問合せ（ＣＣＩ） 条件選択論理３０２からの選択された条件と事象との論
理結合も選択できる。命令サンプリングにとって好まし
い選択可能な論理結合は、以下の通りである。
ーブ（マシンサイクル）・データキャッシュ（Ｄキャッ
シュ）格納ミス・データキャッシュ（Ｄキャッシュ）取
出しミス・レベル２（Ｌ２）キャッシュ取出しミス・発
生相互問合せ（ＣＣＩ） 条件選択論理３０２からの選択された条件と事象との論
理結合も選択できる。命令サンプリングにとって好まし
い選択可能な論理結合は、以下の通りである。
【００５３】・（ＩＣＣ−ＯＲ−ＩＡＷＲ）とタイムス
トローブとの論理積 ・（ＩＣＣ−ＯＲ−ＩＡＷＲ）とＩＩＤ ２４命令解
読との論理積 ・（ＩＣＣ−ＯＲ−ＩＡＷＲ）とデータキャッシュ（Ｄ
キャッシュ）格納ミスとの論理積 ・（ＩＣＣ−ＯＲ−ＩＡＷＲ）とデータキャッシュ（Ｄ
キャッシュ）取出しミスとの論理積 ・（ＩＣＣ−ＯＲ−ＩＡＷＲ）とＤキャッシュミスによ
って生じたＬ２キャッシュ取出しミスとの論理積・ＰＡ
ＳＮ比較とＩＩＤ ２４命令解読との論理積・ＰＡＳ
Ｎ比較とデータキャッシュ格納ミスとの論理積・ＰＡＳ
Ｎ比較とデータキャッシュ取出しミスとの論理積 ・ＰＡＳＮ比較とＤキャッシュミスによって生じたＬ２
キャッシュ取出しミスとの論理積 第Ｎ事象制御ブロック（以下に詳説する）は、カウント
される選択事象が選択された値Ｎに達した後、その次に
完了し選択されたトリガ条件を満たすＩＩＤ２４命令の
記録を制御するために使用される。第Ｎ事象制御ブロッ
ク３０９の値Ｎの選択は、ＰＣＥ操作卓で実行される。 その他の論理ブロックのためのコマンドと同様、Ｎの選
択は、好ましくは、各ＩＴＡ出力バッファにオーバラン
をまったく生じないように（または最低限ですむように
）、推定ＣＰＵ事象頻度にもとづく。
トローブとの論理積 ・（ＩＣＣ−ＯＲ−ＩＡＷＲ）とＩＩＤ ２４命令解
読との論理積 ・（ＩＣＣ−ＯＲ−ＩＡＷＲ）とデータキャッシュ（Ｄ
キャッシュ）格納ミスとの論理積 ・（ＩＣＣ−ＯＲ−ＩＡＷＲ）とデータキャッシュ（Ｄ
キャッシュ）取出しミスとの論理積 ・（ＩＣＣ−ＯＲ−ＩＡＷＲ）とＤキャッシュミスによ
って生じたＬ２キャッシュ取出しミスとの論理積・ＰＡ
ＳＮ比較とＩＩＤ ２４命令解読との論理積・ＰＡＳ
Ｎ比較とデータキャッシュ格納ミスとの論理積・ＰＡＳ
Ｎ比較とデータキャッシュ取出しミスとの論理積 ・ＰＡＳＮ比較とＤキャッシュミスによって生じたＬ２
キャッシュ取出しミスとの論理積 第Ｎ事象制御ブロック（以下に詳説する）は、カウント
される選択事象が選択された値Ｎに達した後、その次に
完了し選択されたトリガ条件を満たすＩＩＤ２４命令の
記録を制御するために使用される。第Ｎ事象制御ブロッ
ク３０９の値Ｎの選択は、ＰＣＥ操作卓で実行される。 その他の論理ブロックのためのコマンドと同様、Ｎの選
択は、好ましくは、各ＩＴＡ出力バッファにオーバラン
をまったく生じないように（または最低限ですむように
）、推定ＣＰＵ事象頻度にもとづく。
【００５４】サンプリングパルストリガ論理は、図５Ａ
および５Ｂに詳細に図示する。図５Ａおよび５Ｂはサン
プリングパルストリガ論理の概念説明図である。サンプ
リングパルストリガ論理の必須回路は、好ましくは、ゲ
ートアレイで具体化される。図３および４の同一要素に
は同じ参照番号が割当てられている。
および５Ｂに詳細に図示する。図５Ａおよび５Ｂはサン
プリングパルストリガ論理の概念説明図である。サンプ
リングパルストリガ論理の必須回路は、好ましくは、ゲ
ートアレイで具体化される。図３および４の同一要素に
は同じ参照番号が割当てられている。
【００５５】（事象または、事象と条件との論理結合に
もとづく）以下のトリガ条件の一つが、ＰＣＥ ２０
６からのコマンドによってサンプリングパルストリガ論
理３１８の制御レジスタ５９０に指定される。（ＰＣＥ
からの）トリガ条件選択データは、サンプリングパルス
トリガ論理の必須条件選択入力（４ビット）５０７に生
じる。この必須条件選択入力は、１６の事象／条件の組
合せの一つを、１６：１ＭＵＸ ５０１の選択によっ
てＩＩＤ ２４格納必須条件として選択するために使
用される。（ＰＣＥ操作卓で選択された）しきい値Ｎは
、線５９８を通じてしきい値レジスタ５０５に設定され
る。サンプリングパルストリガ論理３１８による線３１
０でのサンプリングパルスの生成は、命令サンプリング
モードが操作員操作卓で設定されており、それにより線
５９６での命令サンプリングモードビットを設定してい
ると前提とすることが理解されるはずである。 〔Ａ．グローバルからのタイムストローブ〕タイムスト
ローブ信号（線５０２）は、ＳＣＥ ２１０（図２）
によって周期的に生成される。ＭＵＸ ５０１を通じ
て選択されると、タイムストローブ信号は、タイムスト
ローブごとに１度ずつ２進カウンタを増分する。２進カ
ウンタ５０３の値がしきい値レジスタ５０５の値Ｎに達
した後に最初に完了するＩＩＤ２４命令ごとに、サンプ
リングパルスが線３１０に生成される。 〔Ｂ．ＩＩＤ ２４命令解読〕ＩＩＤ ２４命令解
読信号（線５０６）は、（図１のブロック１０６の）Ｃ
ＰＵ命令解読・ＩＩＤ割当て論理によって、ＩＩＤ
２４命令の有効命令コードが解読されるとき常にストロ
ーブ（パルス）生成される。ＩＩＤ ２４命令解読信
号は、機械信号線３１Ａ〜Ｚのいずれか一つでサンプリ
ングパルストリガ論理に入力する。ＭＵＸ ５０１を
通じて選択されると、ＩＩＤ ２４命令解読信号は、
ＩＩＤ ２４命令が解読されるごとに２進カウンタ５
０３を増分する。２進カウンタ５０３の値がしきい値レ
ジスタ５０５の値Ｎに達した後に最初に完了するＩＩＤ
２４命令ごとに、サンプリングパルスが線３１０に
生成される。 〔Ｃ．データキャッシュ（Ｄキャッシュ）格納ミス〕ラ
ッチされたデータキャッシュ格納ミス信号（線５０８）
は、ＩＳＩ信号コレクタのＣ６ラッチ４５４（図４）か
ら得られる。前述のように、Ｃ６ラッチ４５４は、各Ｉ
ＩＤ ２４命令について一度だけ設定でき、（計測さ
れるＣＰＵによって生成された）新しい有効なＩＩＤ
２４命令解読信号ごとにクリアされる。ＭＵＸ ５
０１を通じて選択されると、ラッチされたデータキャッ
シュ格納ミス信号は、データキャッシュ格納ミスを発生
させた各ＩＩＤ ２４命令の実行ごとに１度ずつ２進
カウンタ５０３を増分する。２進カウンタ５０３の値が
しきい値レジスタ５０５の値Ｎに達した後、データキャ
ッシュ格納ミス事象において最初に完了すべきＩＩＤ
２４命令について、サンプリングパルスが線３１０に
生成される。このモードは、データキャッシュ格納ミス
を命令テーブル配列に退避させるＩＩＤ ２４命令の
処理に関連するデータのみを生じさせる。 〔Ｄ．データキャッシュ取出しミス〕ラッチされたデー
タキャッシュ取出しミス信号（線５１０）は、ＩＳＩ信
号コレクタのＣ５ラッチ４５２（図４）から得られる。 前述のように、Ｃ５ラッチ４５２は、各ＩＩＤ ２４
命令について一度だけ設定でき、新しい有効なＩＩＤ２
４命令解読信号ごとにクリアされる。ＭＵＸ５０１を通
じて選択されると、ラッチされたデータキャッシュ取出
しミス信号は、データキャッシュ取出しミスを発生させ
た各ＩＩＤ ２４命令の実行ごとに１度ずつ２進カウ
ンタ５０３を増分する。２進カウンタ５０３の値がしき
い値レジスタ５０５の値Ｎに達した後、データキャッシ
ュ取出しミス事象において最初に完了すべきＩＩＤ
２４命令について、サンプリングパルスが線３１０に生
成される。このモードは、データキャッシュ取出しミス
を命令テーブル配列に退避させるＩＩＤ ２４命令の
処理に関連するデータのみを生じさせる。 〔Ｅ．Ｄキャッシュミス（主記憶装置アクセス）によっ
て生じたレベル２（Ｌ２）キャッシュ取出しミス〕ラッ
チされたレベル２キャッシュ取出しミス信号（線５１２
）は、Ｃ４ラッチ４５０（図４）から得られる。前述の
ように、Ｃ４ラッチ４５０は、各ＩＩＤ２４命令につい
て一度だけ設定でき、新しい有効なＩＩＤ２４命令解読
信号ごとにクリアされる。ＭＵＸ ５０１を通じて選
択されると、ラッチされたＬ２キャッシュ取出しミス信
号は、Ｌ２キャッシュ取出しミスを発生させた各ＩＩＤ
２４命令の実行ごとに１度ずつ２進カウンタ５０３を増
分する。この信号は、データキャッシュミスが自動的に
主記憶装置アクセスを伴わない（システムに存在するレ
ベル２キャッシュがある場合のような）状況で意味があ
るにすぎないことを理解すべきである。２進カウンタ５
０３の値がしきい値レジスタ５０５の値Ｎに達した後、
Ｌ２キャッシュ取出しミス事象において最初に完了すべ
きＩＩＤ２４命令について、サンプリングパルスが線３
１０に生成される。このモードは、Ｌ２キャッシュ取出
しミスを命令テーブル配列に退避させるＩＩＤ ２４
命令の処理に関連するデータのみを生じさせる。 〔Ｆ．タイムストローブ・（ＩＣＣ−ＯＲ−ＩＡＷＲ）
〕ＩＣＣまたは範囲内命令アドレス（ＩＷＡＲ）条件が
発生すると、計測されるＣＰＵはＩＣＣ−ＯＲ−ＩＡＷ
Ｒ信号をストローブ生成する（線５１４）。ＩＣＣ−Ｏ
Ｒ−ＩＡＷＲ信号は、条件選択論理３０２を介して機械
信号線３１Ａ〜Ｚのいずれか一つでサンプリングパルス
トリガ論理３１８に入力する。ＩＣＣ−ＯＲ−ＩＡＷＲ
信号は、ゲート５３２でタイムストローブ信号５０２と
論理積をとられる。ＭＵＸ ５０１を通じて選択され
ると、タイムストローブ・ＩＣＣ−ＯＲ−ＩＡＷＲ
ＡＮＤ信号（線５３４）は、ＩＣＣ−ＯＲ−ＩＡＷＲ条
件が存在する場合に、各タイムストローブについて２進
カウンタ５０３を増分する。２進カウンタ５０３の値が
しきい値レジスタ５０５の値Ｎに達した後に、ＩＣＣＬ
ＡＴＣＨまたはＩＡＷＲ条件におけるタイムストローブ
に関して最初に完了するＩＩＤ ２４命令ごとに、サ
ンプリングパルスが線３１０に生成される。 〔Ｇ．ＩＩＤ ２４命令解読・（ＩＣＣ−ＯＲ−ＩＡ
ＷＲ）〕ＩＣＣ−ＯＲ−ＩＡＷＲ信号は、ゲート５２８
でＩＩＤ ２４命令解読信号５０６と論理積をとられ
る。 ＭＵＸ ５０１を通じて選択されると、ＩＩＤ ２
４命令解読・ＩＣＣ−ＯＲ−ＩＡＷＲ ＡＮＤ信号（
線５３０）は、ＩＣＣ−ＯＲ−ＩＡＷＲ条件が存在する
場合に、各ＩＩＤ ２４命令解読について２進カウン
タ５０３を増分する。２進カウンタ５０３の値がしきい
値レジスタ５０５の値Ｎに達した後に、ＩＣＣＬＡＴＣ
ＨまたはＩＡＷＲ条件において最初に完了するＩＩＤ
２４命令ごとに、サンプリングパルスが線３１０に生
成される。 〔Ｈ．データキャッシュ格納ミス・（ＩＣＣ−ＯＲ−Ｉ
ＡＷＲ）〕ラッチされたデータキャッシュ格納ミス信号
は、ゲート５２４でＩＣＣ−ＯＲ−ＩＡＷＲ信号と論理
積をとられる。ＭＵＸ ５０１を通じて選択されると
、ラッチされたデータキャッシュ格納ミス・ＩＣＣ−Ｏ
Ｒ−ＩＡＷＲ ＡＮＤ信号（線５２６）は、ＩＣＣ−
ＯＲ−ＩＡＷＲ条件においてデータキャッシュ格納ミス
事象を生じさせる各ＩＩＤ ２４命令解読について２
進カウンタ５０３を増分する。２進カウンタ５０３の値
がしきい値レジスタ５０５の値Ｎに達した後に、データ
キャッシュ格納ミス事象およびＩＣＣＬＡＴＣＨまたは
ＩＡＷＲ条件において最初に完了するＩＩＤ ２４命
令ごとに、サンプリングパルスが線３１０に生成される
。 〔Ｉ．データキャッシュ取出しミス・（ＩＣＣ−ＯＲ−
ＩＡＷＲ）〕ラッチされたデータキャッシュ取出しミス
信号は、ゲート５２０でＩＣＣ−ＯＲ−ＩＡＷＲ信号と
論理積をとられる。ＭＵＸ ５０１を通じて選択され
ると、ラッチされたデータキャッシュ取出しミス・ＩＣ
Ｃ−ＯＲ−ＩＡＷＲ ＡＮＤ信号（線５２２）は、Ｉ
ＣＣ−ＯＲ−ＩＡＷＲ条件においてデータキャッシュ取
出しミス事象を生じさせる各ＩＩＤ ２４命令解読に
ついて２進カウンタ５０３を増分する。２進カウンタ５
０３の値がしきい値レジスタ５０５の値Ｎに達した後に
、データキャッシュ取出しミス事象およびＩＣＣＬＡＴ
ＣＨまたはＩＡＷＲ条件において最初に完了するＩＩＤ
２４命令ごとに、サンプリングパルスが線３１０に
生成される。 〔Ｊ．Ｄキャッシュミスによって生じたＬ２キャッシュ
取出しミス・（ＩＣＣ−ＯＲ−ＩＡＷＲ）〕ラッチされ
たＬ２キャッシュ取出しミス信号は、ゲート５１６でＩ
ＣＣ−ＯＲ−ＩＡＷＲ信号と論理積をとられる。ＭＵＸ
５０１を通じて選択されると、ラッチされたＬ２キ
ャッシュ取出しミス・ＩＣＣ−ＯＲ−ＩＡＷＲ ＡＮ
Ｄ信号（線５１８）は、ＩＣＣ−ＯＲ−ＩＡＷＲ条件に
おいてＬ２キャッシュ取出しミスを生じさせる各ＩＩＤ
２４命令解読について２進カウンタ５０３を増分す
る。２進カウンタ５０３の値がしきい値レジスタ５０５
の値Ｎに達した後に、Ｌ２キャッシュ取出しミス事象お
よびＩＣＣＬＡＴＣＨまたはＩＡＷＲ条件において最初
に完了するＩＩＤ ２４命令ごとに、サンプリングパ
ルスが線３１０に生成される。 〔Ｋ．タイムストローブ・ＰＡＳＮ比較〕ＰＡＳＮ比較
信号（線５５６）は、命令が既定の一次アドレス空間の
記憶域にアクセスした時に、計測されるＣＰＵによって
生成される。ＰＡＳＮ比較信号は、条件選択論理３０２
を介して機械信号線３１Ａ〜Ｚのいずれか一つでサンプ
リングパルストリガ論理に入力する。ＰＡＳＮ比較信号
は、ゲート５５２でタイムストローブ信号と論理積をと
られる。ＭＵＸ ５０１を通じて選択されると、タイ
ムストローブ・ＰＡＳＮ比較ＡＮＤ信号（線５５４）は
、ＰＡＳＮ比較条件においてタイムストローブが生じる
ごとに２進カウンタ５０３を増分する。２進カウンタ５
０３の値がしきい値レジスタ５０５の値Ｎに達した後に
、ＰＡＳＮ比較条件におけるタイムストローブについて
最初に完了するＩＩＤ ２４命令ごとに、サンプリン
グパルスが線３１０に生成される。 〔Ｌ．ＩＩＤ ２４命令解読・ＰＡＳＮ比較〕ＰＡＳ
Ｎ比較信号は、ゲート５４８でＩＩＤ ２４命令解読
信号と論理積をとられる。ＭＵＸ ５０１を通じて選
択されると、ＰＡＳＮ比較・ＩＩＤ ２４命令解読Ａ
ＮＤ信号（線５５０）は、ＰＡＳＮ比較条件におけるＩ
ＩＤ ２４命令解読ごとに２進カウンタ５０３を増分
する。２進カウンタ５０３の値がしきい値レジスタ５０
５の値Ｎに達した後に、ＰＡＳＮ比較条件において最初
に完了するＩＩＤ ２４命令ごとに、サンプリングパ
ルスが線３１０に生成される。 〔Ｍ．データキャッシュ格納ミス・ＰＡＳＮ比較〕ＰＡ
ＳＮ比較信号は、ゲート５４４でラッチされたデータキ
ャッシュ格納ミス信号５０８と論理積をとられる。ＭＵ
Ｘ ５０１を通じて選択されると、ラッチされたデー
タキャッシュ格納ミス・ＰＡＳＮ比較ＡＮＤ信号５４６
は、ＰＡＳＮ比較条件においてデータキャッシュ格納ミ
ス事象を生じさせるＩＩＤ ２４命令実行ごとに２進
カウンタ５０３を増分する。２進カウンタ５０３の値が
しきい値レジスタ５０５の値Ｎに達した後に、データキ
ャッシュ格納ミス事象およびＰＡＳＮ比較条件において
最初に完了するＩＩＤ ２４命令ごとに、サンプリン
グパルスが線３１０に生成される。 〔Ｎ．データキャッシュ取出しミス・ＰＡＳＮ比較〕Ｐ
ＡＳＮ比較信号は、ゲート５４０でラッチされたデータ
キャッシュ取出しミス信号５１０と論理積をとられる。 ＭＵＸ ５０１を通じて選択されると、ラッチされた
データキャッシュ取出しミス・ＰＡＳＮ比較ＡＮＤ信号
（線５４２）は、ＰＡＳＮ比較条件においてデータキャ
ッシュ取出しミス事象を生じさせるＩＩＤ ２４命令
実行ごとに２進カウンタ５０３を増分する。２進カウン
タ５０３の値がしきい値レジスタ５０５の値Ｎに達した
後に、データキャッシュ取出しミス事象およびＰＡＳＮ
比較条件において最初に完了するＩＩＤ ２４命令ご
とに、サンプリングパルスが線３１０に生成される。 〔Ｏ．Ｄキャッシュミスによって生じたＬ２キャッシュ
取出しミス・ＰＡＳＮ比較〕ＰＡＳＮ比較信号は、ゲー
ト５３６でラッチされたＬ２キャッシュ取出しミス信号
５１２と論理積をとられる。ＭＵＸ ５０１を通じて
選択されると、ラッチされたＬ２キャッシュ取出しミス
・ＰＡＳＮ比較ＡＮＤ信号（線５３８）は、ＰＡＳＮ比
較条件においてＬ２キャッシュ取出しミス事象を生じさ
せる各命令ごとに２進カウンタ５０３を増分する。２進
カウンタ５０３の値がしきい値レジスタ５０５の値Ｎに
達した後に、Ｌ２キャッシュ取出しミス事象およびＰＡ
ＳＮ比較条件において最初に完了するＩＩＤ ２４命
令ごとに、サンプリングパルスが線３１０に生成される
。 〔Ｐ．発生相互問合せ（ＣＣＩ）〕発生相互問合せ（Ｃ
ＣＩ）信号（線５３５）は、計測されるＣＰＵによって
生成される。ＣＣＩ信号は、機械信号線３１Ａ〜Ｚのい
ずれか一つでサンプリングパルストリガ論理３１８に入
力する。ＭＵＸ ５０１を通じて選択されると、ＣＣ
Ｉ信号３５６は、ＣＣＩ条件を発生させた各ＩＩＤ
２４命令の実行ごとに１度ずつ２進カウンタ５０３を増
分する。２進カウンタ５０３の値がしきい値レジスタ５
０５の値Ｎに達した後、ＣＣＩ条件において最初に完了
すべきＩＩＤ ２４命令について、サンプリングパル
スが線３１０に生成される。このモードは、ＣＣＩ事象
を命令テーブル配列に退避させるＩＩＤ ２４命令の
処理に関連するデータのみを生じさせる。
もとづく）以下のトリガ条件の一つが、ＰＣＥ ２０
６からのコマンドによってサンプリングパルストリガ論
理３１８の制御レジスタ５９０に指定される。（ＰＣＥ
からの）トリガ条件選択データは、サンプリングパルス
トリガ論理の必須条件選択入力（４ビット）５０７に生
じる。この必須条件選択入力は、１６の事象／条件の組
合せの一つを、１６：１ＭＵＸ ５０１の選択によっ
てＩＩＤ ２４格納必須条件として選択するために使
用される。（ＰＣＥ操作卓で選択された）しきい値Ｎは
、線５９８を通じてしきい値レジスタ５０５に設定され
る。サンプリングパルストリガ論理３１８による線３１
０でのサンプリングパルスの生成は、命令サンプリング
モードが操作員操作卓で設定されており、それにより線
５９６での命令サンプリングモードビットを設定してい
ると前提とすることが理解されるはずである。 〔Ａ．グローバルからのタイムストローブ〕タイムスト
ローブ信号（線５０２）は、ＳＣＥ ２１０（図２）
によって周期的に生成される。ＭＵＸ ５０１を通じ
て選択されると、タイムストローブ信号は、タイムスト
ローブごとに１度ずつ２進カウンタを増分する。２進カ
ウンタ５０３の値がしきい値レジスタ５０５の値Ｎに達
した後に最初に完了するＩＩＤ２４命令ごとに、サンプ
リングパルスが線３１０に生成される。 〔Ｂ．ＩＩＤ ２４命令解読〕ＩＩＤ ２４命令解
読信号（線５０６）は、（図１のブロック１０６の）Ｃ
ＰＵ命令解読・ＩＩＤ割当て論理によって、ＩＩＤ
２４命令の有効命令コードが解読されるとき常にストロ
ーブ（パルス）生成される。ＩＩＤ ２４命令解読信
号は、機械信号線３１Ａ〜Ｚのいずれか一つでサンプリ
ングパルストリガ論理に入力する。ＭＵＸ ５０１を
通じて選択されると、ＩＩＤ ２４命令解読信号は、
ＩＩＤ ２４命令が解読されるごとに２進カウンタ５
０３を増分する。２進カウンタ５０３の値がしきい値レ
ジスタ５０５の値Ｎに達した後に最初に完了するＩＩＤ
２４命令ごとに、サンプリングパルスが線３１０に
生成される。 〔Ｃ．データキャッシュ（Ｄキャッシュ）格納ミス〕ラ
ッチされたデータキャッシュ格納ミス信号（線５０８）
は、ＩＳＩ信号コレクタのＣ６ラッチ４５４（図４）か
ら得られる。前述のように、Ｃ６ラッチ４５４は、各Ｉ
ＩＤ ２４命令について一度だけ設定でき、（計測さ
れるＣＰＵによって生成された）新しい有効なＩＩＤ
２４命令解読信号ごとにクリアされる。ＭＵＸ ５
０１を通じて選択されると、ラッチされたデータキャッ
シュ格納ミス信号は、データキャッシュ格納ミスを発生
させた各ＩＩＤ ２４命令の実行ごとに１度ずつ２進
カウンタ５０３を増分する。２進カウンタ５０３の値が
しきい値レジスタ５０５の値Ｎに達した後、データキャ
ッシュ格納ミス事象において最初に完了すべきＩＩＤ
２４命令について、サンプリングパルスが線３１０に
生成される。このモードは、データキャッシュ格納ミス
を命令テーブル配列に退避させるＩＩＤ ２４命令の
処理に関連するデータのみを生じさせる。 〔Ｄ．データキャッシュ取出しミス〕ラッチされたデー
タキャッシュ取出しミス信号（線５１０）は、ＩＳＩ信
号コレクタのＣ５ラッチ４５２（図４）から得られる。 前述のように、Ｃ５ラッチ４５２は、各ＩＩＤ ２４
命令について一度だけ設定でき、新しい有効なＩＩＤ２
４命令解読信号ごとにクリアされる。ＭＵＸ５０１を通
じて選択されると、ラッチされたデータキャッシュ取出
しミス信号は、データキャッシュ取出しミスを発生させ
た各ＩＩＤ ２４命令の実行ごとに１度ずつ２進カウ
ンタ５０３を増分する。２進カウンタ５０３の値がしき
い値レジスタ５０５の値Ｎに達した後、データキャッシ
ュ取出しミス事象において最初に完了すべきＩＩＤ
２４命令について、サンプリングパルスが線３１０に生
成される。このモードは、データキャッシュ取出しミス
を命令テーブル配列に退避させるＩＩＤ ２４命令の
処理に関連するデータのみを生じさせる。 〔Ｅ．Ｄキャッシュミス（主記憶装置アクセス）によっ
て生じたレベル２（Ｌ２）キャッシュ取出しミス〕ラッ
チされたレベル２キャッシュ取出しミス信号（線５１２
）は、Ｃ４ラッチ４５０（図４）から得られる。前述の
ように、Ｃ４ラッチ４５０は、各ＩＩＤ２４命令につい
て一度だけ設定でき、新しい有効なＩＩＤ２４命令解読
信号ごとにクリアされる。ＭＵＸ ５０１を通じて選
択されると、ラッチされたＬ２キャッシュ取出しミス信
号は、Ｌ２キャッシュ取出しミスを発生させた各ＩＩＤ
２４命令の実行ごとに１度ずつ２進カウンタ５０３を増
分する。この信号は、データキャッシュミスが自動的に
主記憶装置アクセスを伴わない（システムに存在するレ
ベル２キャッシュがある場合のような）状況で意味があ
るにすぎないことを理解すべきである。２進カウンタ５
０３の値がしきい値レジスタ５０５の値Ｎに達した後、
Ｌ２キャッシュ取出しミス事象において最初に完了すべ
きＩＩＤ２４命令について、サンプリングパルスが線３
１０に生成される。このモードは、Ｌ２キャッシュ取出
しミスを命令テーブル配列に退避させるＩＩＤ ２４
命令の処理に関連するデータのみを生じさせる。 〔Ｆ．タイムストローブ・（ＩＣＣ−ＯＲ−ＩＡＷＲ）
〕ＩＣＣまたは範囲内命令アドレス（ＩＷＡＲ）条件が
発生すると、計測されるＣＰＵはＩＣＣ−ＯＲ−ＩＡＷ
Ｒ信号をストローブ生成する（線５１４）。ＩＣＣ−Ｏ
Ｒ−ＩＡＷＲ信号は、条件選択論理３０２を介して機械
信号線３１Ａ〜Ｚのいずれか一つでサンプリングパルス
トリガ論理３１８に入力する。ＩＣＣ−ＯＲ−ＩＡＷＲ
信号は、ゲート５３２でタイムストローブ信号５０２と
論理積をとられる。ＭＵＸ ５０１を通じて選択され
ると、タイムストローブ・ＩＣＣ−ＯＲ−ＩＡＷＲ
ＡＮＤ信号（線５３４）は、ＩＣＣ−ＯＲ−ＩＡＷＲ条
件が存在する場合に、各タイムストローブについて２進
カウンタ５０３を増分する。２進カウンタ５０３の値が
しきい値レジスタ５０５の値Ｎに達した後に、ＩＣＣＬ
ＡＴＣＨまたはＩＡＷＲ条件におけるタイムストローブ
に関して最初に完了するＩＩＤ ２４命令ごとに、サ
ンプリングパルスが線３１０に生成される。 〔Ｇ．ＩＩＤ ２４命令解読・（ＩＣＣ−ＯＲ−ＩＡ
ＷＲ）〕ＩＣＣ−ＯＲ−ＩＡＷＲ信号は、ゲート５２８
でＩＩＤ ２４命令解読信号５０６と論理積をとられ
る。 ＭＵＸ ５０１を通じて選択されると、ＩＩＤ ２
４命令解読・ＩＣＣ−ＯＲ−ＩＡＷＲ ＡＮＤ信号（
線５３０）は、ＩＣＣ−ＯＲ−ＩＡＷＲ条件が存在する
場合に、各ＩＩＤ ２４命令解読について２進カウン
タ５０３を増分する。２進カウンタ５０３の値がしきい
値レジスタ５０５の値Ｎに達した後に、ＩＣＣＬＡＴＣ
ＨまたはＩＡＷＲ条件において最初に完了するＩＩＤ
２４命令ごとに、サンプリングパルスが線３１０に生
成される。 〔Ｈ．データキャッシュ格納ミス・（ＩＣＣ−ＯＲ−Ｉ
ＡＷＲ）〕ラッチされたデータキャッシュ格納ミス信号
は、ゲート５２４でＩＣＣ−ＯＲ−ＩＡＷＲ信号と論理
積をとられる。ＭＵＸ ５０１を通じて選択されると
、ラッチされたデータキャッシュ格納ミス・ＩＣＣ−Ｏ
Ｒ−ＩＡＷＲ ＡＮＤ信号（線５２６）は、ＩＣＣ−
ＯＲ−ＩＡＷＲ条件においてデータキャッシュ格納ミス
事象を生じさせる各ＩＩＤ ２４命令解読について２
進カウンタ５０３を増分する。２進カウンタ５０３の値
がしきい値レジスタ５０５の値Ｎに達した後に、データ
キャッシュ格納ミス事象およびＩＣＣＬＡＴＣＨまたは
ＩＡＷＲ条件において最初に完了するＩＩＤ ２４命
令ごとに、サンプリングパルスが線３１０に生成される
。 〔Ｉ．データキャッシュ取出しミス・（ＩＣＣ−ＯＲ−
ＩＡＷＲ）〕ラッチされたデータキャッシュ取出しミス
信号は、ゲート５２０でＩＣＣ−ＯＲ−ＩＡＷＲ信号と
論理積をとられる。ＭＵＸ ５０１を通じて選択され
ると、ラッチされたデータキャッシュ取出しミス・ＩＣ
Ｃ−ＯＲ−ＩＡＷＲ ＡＮＤ信号（線５２２）は、Ｉ
ＣＣ−ＯＲ−ＩＡＷＲ条件においてデータキャッシュ取
出しミス事象を生じさせる各ＩＩＤ ２４命令解読に
ついて２進カウンタ５０３を増分する。２進カウンタ５
０３の値がしきい値レジスタ５０５の値Ｎに達した後に
、データキャッシュ取出しミス事象およびＩＣＣＬＡＴ
ＣＨまたはＩＡＷＲ条件において最初に完了するＩＩＤ
２４命令ごとに、サンプリングパルスが線３１０に
生成される。 〔Ｊ．Ｄキャッシュミスによって生じたＬ２キャッシュ
取出しミス・（ＩＣＣ−ＯＲ−ＩＡＷＲ）〕ラッチされ
たＬ２キャッシュ取出しミス信号は、ゲート５１６でＩ
ＣＣ−ＯＲ−ＩＡＷＲ信号と論理積をとられる。ＭＵＸ
５０１を通じて選択されると、ラッチされたＬ２キ
ャッシュ取出しミス・ＩＣＣ−ＯＲ−ＩＡＷＲ ＡＮ
Ｄ信号（線５１８）は、ＩＣＣ−ＯＲ−ＩＡＷＲ条件に
おいてＬ２キャッシュ取出しミスを生じさせる各ＩＩＤ
２４命令解読について２進カウンタ５０３を増分す
る。２進カウンタ５０３の値がしきい値レジスタ５０５
の値Ｎに達した後に、Ｌ２キャッシュ取出しミス事象お
よびＩＣＣＬＡＴＣＨまたはＩＡＷＲ条件において最初
に完了するＩＩＤ ２４命令ごとに、サンプリングパ
ルスが線３１０に生成される。 〔Ｋ．タイムストローブ・ＰＡＳＮ比較〕ＰＡＳＮ比較
信号（線５５６）は、命令が既定の一次アドレス空間の
記憶域にアクセスした時に、計測されるＣＰＵによって
生成される。ＰＡＳＮ比較信号は、条件選択論理３０２
を介して機械信号線３１Ａ〜Ｚのいずれか一つでサンプ
リングパルストリガ論理に入力する。ＰＡＳＮ比較信号
は、ゲート５５２でタイムストローブ信号と論理積をと
られる。ＭＵＸ ５０１を通じて選択されると、タイ
ムストローブ・ＰＡＳＮ比較ＡＮＤ信号（線５５４）は
、ＰＡＳＮ比較条件においてタイムストローブが生じる
ごとに２進カウンタ５０３を増分する。２進カウンタ５
０３の値がしきい値レジスタ５０５の値Ｎに達した後に
、ＰＡＳＮ比較条件におけるタイムストローブについて
最初に完了するＩＩＤ ２４命令ごとに、サンプリン
グパルスが線３１０に生成される。 〔Ｌ．ＩＩＤ ２４命令解読・ＰＡＳＮ比較〕ＰＡＳ
Ｎ比較信号は、ゲート５４８でＩＩＤ ２４命令解読
信号と論理積をとられる。ＭＵＸ ５０１を通じて選
択されると、ＰＡＳＮ比較・ＩＩＤ ２４命令解読Ａ
ＮＤ信号（線５５０）は、ＰＡＳＮ比較条件におけるＩ
ＩＤ ２４命令解読ごとに２進カウンタ５０３を増分
する。２進カウンタ５０３の値がしきい値レジスタ５０
５の値Ｎに達した後に、ＰＡＳＮ比較条件において最初
に完了するＩＩＤ ２４命令ごとに、サンプリングパ
ルスが線３１０に生成される。 〔Ｍ．データキャッシュ格納ミス・ＰＡＳＮ比較〕ＰＡ
ＳＮ比較信号は、ゲート５４４でラッチされたデータキ
ャッシュ格納ミス信号５０８と論理積をとられる。ＭＵ
Ｘ ５０１を通じて選択されると、ラッチされたデー
タキャッシュ格納ミス・ＰＡＳＮ比較ＡＮＤ信号５４６
は、ＰＡＳＮ比較条件においてデータキャッシュ格納ミ
ス事象を生じさせるＩＩＤ ２４命令実行ごとに２進
カウンタ５０３を増分する。２進カウンタ５０３の値が
しきい値レジスタ５０５の値Ｎに達した後に、データキ
ャッシュ格納ミス事象およびＰＡＳＮ比較条件において
最初に完了するＩＩＤ ２４命令ごとに、サンプリン
グパルスが線３１０に生成される。 〔Ｎ．データキャッシュ取出しミス・ＰＡＳＮ比較〕Ｐ
ＡＳＮ比較信号は、ゲート５４０でラッチされたデータ
キャッシュ取出しミス信号５１０と論理積をとられる。 ＭＵＸ ５０１を通じて選択されると、ラッチされた
データキャッシュ取出しミス・ＰＡＳＮ比較ＡＮＤ信号
（線５４２）は、ＰＡＳＮ比較条件においてデータキャ
ッシュ取出しミス事象を生じさせるＩＩＤ ２４命令
実行ごとに２進カウンタ５０３を増分する。２進カウン
タ５０３の値がしきい値レジスタ５０５の値Ｎに達した
後に、データキャッシュ取出しミス事象およびＰＡＳＮ
比較条件において最初に完了するＩＩＤ ２４命令ご
とに、サンプリングパルスが線３１０に生成される。 〔Ｏ．Ｄキャッシュミスによって生じたＬ２キャッシュ
取出しミス・ＰＡＳＮ比較〕ＰＡＳＮ比較信号は、ゲー
ト５３６でラッチされたＬ２キャッシュ取出しミス信号
５１２と論理積をとられる。ＭＵＸ ５０１を通じて
選択されると、ラッチされたＬ２キャッシュ取出しミス
・ＰＡＳＮ比較ＡＮＤ信号（線５３８）は、ＰＡＳＮ比
較条件においてＬ２キャッシュ取出しミス事象を生じさ
せる各命令ごとに２進カウンタ５０３を増分する。２進
カウンタ５０３の値がしきい値レジスタ５０５の値Ｎに
達した後に、Ｌ２キャッシュ取出しミス事象およびＰＡ
ＳＮ比較条件において最初に完了するＩＩＤ ２４命
令ごとに、サンプリングパルスが線３１０に生成される
。 〔Ｐ．発生相互問合せ（ＣＣＩ）〕発生相互問合せ（Ｃ
ＣＩ）信号（線５３５）は、計測されるＣＰＵによって
生成される。ＣＣＩ信号は、機械信号線３１Ａ〜Ｚのい
ずれか一つでサンプリングパルストリガ論理３１８に入
力する。ＭＵＸ ５０１を通じて選択されると、ＣＣ
Ｉ信号３５６は、ＣＣＩ条件を発生させた各ＩＩＤ
２４命令の実行ごとに１度ずつ２進カウンタ５０３を増
分する。２進カウンタ５０３の値がしきい値レジスタ５
０５の値Ｎに達した後、ＣＣＩ条件において最初に完了
すべきＩＩＤ ２４命令について、サンプリングパル
スが線３１０に生成される。このモードは、ＣＣＩ事象
を命令テーブル配列に退避させるＩＩＤ ２４命令の
処理に関連するデータのみを生じさせる。
【００５６】図５および図６の実施例では、上記の事象
だけが、捕捉されたＩＩＤ ２４データ（すなわち、
ＩＳＩ信号コレクタ３０４でレジスタに入れられた、ま
たは、カウントされたデータ）が格納される前にカウン
トされるべきＮの事象において可能である。
だけが、捕捉されたＩＩＤ ２４データ（すなわち、
ＩＳＩ信号コレクタ３０４でレジスタに入れられた、ま
たは、カウントされたデータ）が格納される前にカウン
トされるべきＮの事象において可能である。
【００５７】第Ｎ事象カウンタが既定の値Ｎに達した後
に最初に完了するＩＩＤ２４命令を処理するための論理
を、図５および図６によって以下に説明する。ＩＩＤ
２４命令完了信号は、４：１ ＭＵＸ ５８８（
事象ＭＵＸ）への第１の入力となる。ＩＩＤ ２４命
令完了信号は、ＡＮＤゲート５８６（事象ＡＮＤゲート
）で（ＭＵＸ ５０１からの）選択された事象信号と
論理積をとられ、事象ＭＵＸ５８８への第２の入力とな
る。ＩＩＤ ２４命令完了信号は、ゲート５９２でＩ
ＣＣ−ＯＲ−ＴＡＷＲ信号と、また、ゲート５９４でＰ
ＡＳＮ比較信号と付加的に論理積をとられる。ＡＮＤゲ
ート５９２および５９４の出力は、事象ＭＵＸ５８８へ
の第３および第４の入力となる。事象ＭＵＸ ５８８
の出力は、ＡＮＤゲート５６０で比較器５５８の出力と
論理積をとられる。比較器５５８が、２進カウンタ５０
３の値が（ＰＣＥによって事前に設定された）しきい値
レジスタ５０５のカウントに等しいことを検出すると、
比較器５５８の出力は、高レベル（真の）状態になる。
に最初に完了するＩＩＤ２４命令を処理するための論理
を、図５および図６によって以下に説明する。ＩＩＤ
２４命令完了信号は、４：１ ＭＵＸ ５８８（
事象ＭＵＸ）への第１の入力となる。ＩＩＤ ２４命
令完了信号は、ＡＮＤゲート５８６（事象ＡＮＤゲート
）で（ＭＵＸ ５０１からの）選択された事象信号と
論理積をとられ、事象ＭＵＸ５８８への第２の入力とな
る。ＩＩＤ ２４命令完了信号は、ゲート５９２でＩ
ＣＣ−ＯＲ−ＴＡＷＲ信号と、また、ゲート５９４でＰ
ＡＳＮ比較信号と付加的に論理積をとられる。ＡＮＤゲ
ート５９２および５９４の出力は、事象ＭＵＸ５８８へ
の第３および第４の入力となる。事象ＭＵＸ ５８８
の出力は、ＡＮＤゲート５６０で比較器５５８の出力と
論理積をとられる。比較器５５８が、２進カウンタ５０
３の値が（ＰＣＥによって事前に設定された）しきい値
レジスタ５０５のカウントに等しいことを検出すると、
比較器５５８の出力は、高レベル（真の）状態になる。
【００５８】タイムストローブが選択されたトリガ条件
である場合、事象ＭＵＸ５８８はＩＩＤ ２４命令完
了入力を選択する。命令サンプリングモードビットが（
出力ＡＮＤゲート５６４で）設定されると、２進カウン
タ５０３のタイムストローブカウントがしきい値レジス
タ５０５の値に達した後、次の完了すべきＩＩＤ ２
４命令はサンプリングパルスを線３１０に生じさせる。
である場合、事象ＭＵＸ５８８はＩＩＤ ２４命令完
了入力を選択する。命令サンプリングモードビットが（
出力ＡＮＤゲート５６４で）設定されると、２進カウン
タ５０３のタイムストローブカウントがしきい値レジス
タ５０５の値に達した後、次の完了すべきＩＩＤ ２
４命令はサンプリングパルスを線３１０に生じさせる。
【００５９】ＩＩＤ ２４命令解読・ＩＣＣ−ＯＲ−
ＩＡＷＲ ＡＮＤ信号が選択されたトリガ条件である
場合、事象ＭＵＸ ５８８はＡＮＤゲート５９２の出
力を選択する。カウンタ５０３は、ＩＣＣ−ＯＲ−ＩＡ
ＷＲ条件においてＩＩＤ２４命令解読が生じるカウント
を維持する。命令サンプリングモードビットが設定され
ると、ＩＣＣ−ＯＲ−ＩＡＷＲ条件の発生において次の
完了すべきＩＩＤ２４命令は、２進カウンタ５０３のカ
ウントがしきい値レジスタ５０５の既定のしきい値に達
した後、サンプリングパルスを線３１０に生じさせる。
ＩＡＷＲ ＡＮＤ信号が選択されたトリガ条件である
場合、事象ＭＵＸ ５８８はＡＮＤゲート５９２の出
力を選択する。カウンタ５０３は、ＩＣＣ−ＯＲ−ＩＡ
ＷＲ条件においてＩＩＤ２４命令解読が生じるカウント
を維持する。命令サンプリングモードビットが設定され
ると、ＩＣＣ−ＯＲ−ＩＡＷＲ条件の発生において次の
完了すべきＩＩＤ２４命令は、２進カウンタ５０３のカ
ウントがしきい値レジスタ５０５の既定のしきい値に達
した後、サンプリングパルスを線３１０に生じさせる。
【００６０】ＰＡＳＮ比較・ＩＩＤ ２４命令解読Ａ
ＮＤ信号が選択されたトリガ条件である場合、事象ＭＵ
Ｘ ５８８はＡＮＤゲート５９４の出力を選択する。 カウンタ５０３は、ＰＡＳＮ比較条件においてＩＩＤ
２４命令解読が生じるカウントを維持する。命令サン
プリングモードビットが設定されると、ＰＡＳＮ比較条
件の発生において次の完了すべきＩＩＤ ２４命令は
、２進カウンタ５０３のカウントがしきい値レジスタ５
０５の既定のしきい値に達した後、サンプリングパルス
を線３１０に生じさせる。
ＮＤ信号が選択されたトリガ条件である場合、事象ＭＵ
Ｘ ５８８はＡＮＤゲート５９４の出力を選択する。 カウンタ５０３は、ＰＡＳＮ比較条件においてＩＩＤ
２４命令解読が生じるカウントを維持する。命令サン
プリングモードビットが設定されると、ＰＡＳＮ比較条
件の発生において次の完了すべきＩＩＤ ２４命令は
、２進カウンタ５０３のカウントがしきい値レジスタ５
０５の既定のしきい値に達した後、サンプリングパルス
を線３１０に生じさせる。
【００６１】タイムストローブ、ＩＩＤ ２４命令解
読・ＩＣＣ−ＯＲ−ＩＡＷＲ ＡＮＤ信号、または、
ＰＡＳＮ比較・ＩＩＤ ２４命令解読ＡＮＤ信号以外
のトリガ条件が選択された場合、事象ＭＵＸ ５８８
はＡＮＤゲート５８６の出力を選択する。命令サンプリ
ングモードビットが（出力ＡＮＤゲート５６４で）設定
されると、選択された事象の発生において次の完了すべ
きＩＩＤ ２４命令は、２進カウンタ５０３のカウン
トがしきい値レジスタ５０５の希望のカウントに達した
後、サンプリングパルスを線３１０に生じさせる。
読・ＩＣＣ−ＯＲ−ＩＡＷＲ ＡＮＤ信号、または、
ＰＡＳＮ比較・ＩＩＤ ２４命令解読ＡＮＤ信号以外
のトリガ条件が選択された場合、事象ＭＵＸ ５８８
はＡＮＤゲート５８６の出力を選択する。命令サンプリ
ングモードビットが（出力ＡＮＤゲート５６４で）設定
されると、選択された事象の発生において次の完了すべ
きＩＩＤ ２４命令は、２進カウンタ５０３のカウン
トがしきい値レジスタ５０５の希望のカウントに達した
後、サンプリングパルスを線３１０に生じさせる。
【００６２】カウンタ５０３は線３１０のサンプリング
パルスの発生によってリセットされる。 〔３．５ ＩＴＡおよびＩＴＡアドレスジェネレータ
〕ＩＴＡ ３２は、ＩＳＩ信号コレクタに捕捉された
データを格納することを目的とする記憶配列である。監
視されたＩＩＤ ２４命令が完了し、選択されたトリ
ガ条件に適合すると、ＩＳＩ信号コレクタからの関連す
る捕捉データは、単一の計測項目としてＩＴＡに格納さ
れる。
パルスの発生によってリセットされる。 〔３．５ ＩＴＡおよびＩＴＡアドレスジェネレータ
〕ＩＴＡ ３２は、ＩＳＩ信号コレクタに捕捉された
データを格納することを目的とする記憶配列である。監
視されたＩＩＤ ２４命令が完了し、選択されたトリ
ガ条件に適合すると、ＩＳＩ信号コレクタからの関連す
る捕捉データは、単一の計測項目としてＩＴＡに格納さ
れる。
【００６３】ＩＴＡ ３２は、好ましくは、２の独立
にアドレス可能な区域３２Ａおよび３２Ｂに編成される
。 この配列は、命令サンプリングで関係する全部の信号を
保持するのに十分な幅でなければならない。より好まし
くは、この配列はさらに、他の監視モードで関係するい
ずれかの他の信号を収容するのに十分な幅とすべきであ
る。この後者の実施例は、異なるモードまたは種類の計
測によって同一の配列の使用を可能にする。個別の配列
は、好ましくは、診断および性能計測のために付与され
る。
にアドレス可能な区域３２Ａおよび３２Ｂに編成される
。 この配列は、命令サンプリングで関係する全部の信号を
保持するのに十分な幅でなければならない。より好まし
くは、この配列はさらに、他の監視モードで関係するい
ずれかの他の信号を収容するのに十分な幅とすべきであ
る。この後者の実施例は、異なるモードまたは種類の計
測によって同一の配列の使用を可能にする。個別の配列
は、好ましくは、診断および性能計測のために付与され
る。
【００６４】命令サンプリングのための出力バッファ制
御は以下のように行われる。
御は以下のように行われる。
【００６５】ＩＴＡアドレスジェネレータには２のテー
ブルアドレスカウンタ（ＴＡＣ）がある。書込みＴＡＣ
３３２は、ＩＳＩ信号コレクタからのデータの書込
みのための項目アドレスをＩＴＡに付与するために使用
される。読出しＴＡＣ ３３１は、ＩＴＡからのデー
タを読出すための項目アドレスをＰＣＥの記憶装置に付
与するために使用される。好ましい実施例では、１つの
ＴＡＣアドレスバス３３６があり、読出しはＩＴＡへの
書込みが進行中でない場合にのみ使用可能となる。サン
プリングパルスが線３１０でＩＴＡアドレスジェネレー
タ３３によって受信された（かつ、ＩＴＡが後述するよ
うに書込み禁止となっていない）場合、書込みＴＡＣ
３３２によって指示された現在アドレスの（ＩＳＩ信
号コレクタ３０４からの）命令サンプルの格納のために
ＩＴＡアドレスジェネレータ３３にＩＴＡを使用可能に
させる。
ブルアドレスカウンタ（ＴＡＣ）がある。書込みＴＡＣ
３３２は、ＩＳＩ信号コレクタからのデータの書込
みのための項目アドレスをＩＴＡに付与するために使用
される。読出しＴＡＣ ３３１は、ＩＴＡからのデー
タを読出すための項目アドレスをＰＣＥの記憶装置に付
与するために使用される。好ましい実施例では、１つの
ＴＡＣアドレスバス３３６があり、読出しはＩＴＡへの
書込みが進行中でない場合にのみ使用可能となる。サン
プリングパルスが線３１０でＩＴＡアドレスジェネレー
タ３３によって受信された（かつ、ＩＴＡが後述するよ
うに書込み禁止となっていない）場合、書込みＴＡＣ
３３２によって指示された現在アドレスの（ＩＳＩ信
号コレクタ３０４からの）命令サンプルの格納のために
ＩＴＡアドレスジェネレータ３３にＩＴＡを使用可能に
させる。
【００６６】ＩＴＡの前半３２Ａが一杯になると（書込
みＴＡＣ ３３２が第６４項目を指すまで増分された
ことにより指示される）、前半満杯ビットがＩＴＡアド
レスジェネレータ３３内のＩＴＡ状況レジスタ３３３に
設定される。同様に、ＩＴＡの後半３２Ｂが一杯になる
と（書込みＴＡＣ ３３２が第１２８項目を指すまで
増分されたことにより指示される）、後半満杯ビットが
ＩＴＡアドレスジェネレータ３３内のＩＴＡ状況レジス
タに設定される。ＩＴＡの両半分が一杯になると、ＩＳ
Ｉ信号ジェネレータからのＩＴＡへの書込みはＩＴＡア
ドレスジェネレータによって禁止される。ＩＴＡの両半
分が一杯である時に線３１０のサンプリングパルスがＩ
ＴＡアドレスジェネレータによって受信された場合、Ｉ
ＴＡアドレスジェネレータはＩＴＡ状況レジスタにオー
バランビットを設定する。
みＴＡＣ ３３２が第６４項目を指すまで増分された
ことにより指示される）、前半満杯ビットがＩＴＡアド
レスジェネレータ３３内のＩＴＡ状況レジスタ３３３に
設定される。同様に、ＩＴＡの後半３２Ｂが一杯になる
と（書込みＴＡＣ ３３２が第１２８項目を指すまで
増分されたことにより指示される）、後半満杯ビットが
ＩＴＡアドレスジェネレータ３３内のＩＴＡ状況レジス
タに設定される。ＩＴＡの両半分が一杯になると、ＩＳ
Ｉ信号ジェネレータからのＩＴＡへの書込みはＩＴＡア
ドレスジェネレータによって禁止される。ＩＴＡの両半
分が一杯である時に線３１０のサンプリングパルスがＩ
ＴＡアドレスジェネレータによって受信された場合、Ｉ
ＴＡアドレスジェネレータはＩＴＡ状況レジスタにオー
バランビットを設定する。
【００６７】ＩＴＡの各半分について１オーバランビッ
トがある。設定されるビットは書込み禁止中の書込みＴ
ＡＣのアドレスに依存する。書込みＴＡＣが書込み禁止
中にＩＴＡの前半３２Ａを指示している場合、前半オー
バラン状況ビットが設定される。ＴＡＣが書込み禁止中
にＩＴＡの後半３２Ａを指示している場合、後半オーバ
ラン状況ビットが設定される。
トがある。設定されるビットは書込み禁止中の書込みＴ
ＡＣのアドレスに依存する。書込みＴＡＣが書込み禁止
中にＩＴＡの前半３２Ａを指示している場合、前半オー
バラン状況ビットが設定される。ＴＡＣが書込み禁止中
にＩＴＡの後半３２Ａを指示している場合、後半オーバ
ラン状況ビットが設定される。
【００６８】ＩＴＡ状況レジスタ３３３は、ＩＴＡから
読出しを開始する前に（経路３３８によって）ＰＣＥに
よって読出される。状況レジスタがオーバランを指示す
る場合、計測ユーザがデータが失われたことを認識でき
、その事実の重要性を分析できるように計測制御プログ
ラムに報告される。代替的な実施例として、ＩＴＡアド
レスレジスタはオーバランカウンタを含むことができ、
オーバランの数がＩＴＡ状況の一部として報告されるよ
うにすることができる。
読出しを開始する前に（経路３３８によって）ＰＣＥに
よって読出される。状況レジスタがオーバランを指示す
る場合、計測ユーザがデータが失われたことを認識でき
、その事実の重要性を分析できるように計測制御プログ
ラムに報告される。代替的な実施例として、ＩＴＡアド
レスレジスタはオーバランカウンタを含むことができ、
オーバランの数がＩＴＡ状況の一部として報告されるよ
うにすることができる。
【００６９】ＰＣＥのコマンドによって、ブロック３３
の読出しＴＡＣ ３３１は、そのアドレスバス３３６
でＩＴＡに読出しアドレスを与える。ＰＣＥは、ＩＴＡ
のいずれの半分が読出すべきかを判断するためにその配
列満杯状況を使用する。前述のように、ＩＴＡの読出し
はＩＴＡの書込み動作の間に生じる。ＰＣＥがＩＴＡの
半分全部を読出すと、ＩＴＡアドレスジェネレータ３３
にＩＴＡのその半分に関連するオーバランおよび配列満
杯状況ビットをリセットし、ＩＳＩ信号コレクタから書
込むためにそのＩＴＡの半分を開放するように命じる。
の読出しＴＡＣ ３３１は、そのアドレスバス３３６
でＩＴＡに読出しアドレスを与える。ＰＣＥは、ＩＴＡ
のいずれの半分が読出すべきかを判断するためにその配
列満杯状況を使用する。前述のように、ＩＴＡの読出し
はＩＴＡの書込み動作の間に生じる。ＰＣＥがＩＴＡの
半分全部を読出すと、ＩＴＡアドレスジェネレータ３３
にＩＴＡのその半分に関連するオーバランおよび配列満
杯状況ビットをリセットし、ＩＳＩ信号コレクタから書
込むためにそのＩＴＡの半分を開放するように命じる。
【００７０】代替的な実施例として、ＩＴＡアドレスジ
ェネレータは、従来の二重バッファ方式で配列の半分に
読み書きするためにＴＡＣを使用することができる。さ
らに代替的な実施例として、米国特許第４，８２１，１
７８号に説明されたように、単一のＴＡＣを使用するこ
ともできる。ＩＴＡアドレスジェネレータがＩＴＡの入
力アドレス指定および出力アドレス指定の両方について
単一のＴＡＣだけを使用する場合、ＩＴＡゲート３１に
よって受信されたＣＰＵ信号は、１）線３１０のトリガ
信号（サンプリングパルス）が第Ｎ事象制御論理３０９
から付与された場合、および、２）ＩＴＡアドレスジェ
ネレータ３３のＴＡＣがその出力バッファに充填された
ＩＴＡ内容を出力しているがＩＴＡ入力はロックされて
いない場合にのみ、ＩＴＡに格納される。
ェネレータは、従来の二重バッファ方式で配列の半分に
読み書きするためにＴＡＣを使用することができる。さ
らに代替的な実施例として、米国特許第４，８２１，１
７８号に説明されたように、単一のＴＡＣを使用するこ
ともできる。ＩＴＡアドレスジェネレータがＩＴＡの入
力アドレス指定および出力アドレス指定の両方について
単一のＴＡＣだけを使用する場合、ＩＴＡゲート３１に
よって受信されたＣＰＵ信号は、１）線３１０のトリガ
信号（サンプリングパルス）が第Ｎ事象制御論理３０９
から付与された場合、および、２）ＩＴＡアドレスジェ
ネレータ３３のＴＡＣがその出力バッファに充填された
ＩＴＡ内容を出力しているがＩＴＡ入力はロックされて
いない場合にのみ、ＩＴＡに格納される。
【００７１】ＰＣＥにＩＴＡからのデータの多様な組合
せを読出させるために、計測項目は、カプレット（２バ
イトの組）単位でＩＴＡアドレスジェネレータ３３から
読出される。各カプレットは、マルチプレクサ（ＭＵＸ
）３１６を通じてＰＣＥによって個別にアドレス指定で
きる（すなわち、ビット０〜１５は１カプレットとして
、ビット１６〜３１は別のカプレットとして、というよ
うに）。ＭＵＸ ３１６は、ＰＣＥからＰＣＥコマン
ドデコーダ３４を介して（経路３１２で）ＭＵＸ３１６
に付与された選択データによって直接（ＰＣＥの１読出
しサイクルで）ＩＴＡ ３２のいずれかの１カプレッ
トを選択するために使用されるようにすることができる
。
せを読出させるために、計測項目は、カプレット（２バ
イトの組）単位でＩＴＡアドレスジェネレータ３３から
読出される。各カプレットは、マルチプレクサ（ＭＵＸ
）３１６を通じてＰＣＥによって個別にアドレス指定で
きる（すなわち、ビット０〜１５は１カプレットとして
、ビット１６〜３１は別のカプレットとして、というよ
うに）。ＭＵＸ ３１６は、ＰＣＥからＰＣＥコマン
ドデコーダ３４を介して（経路３１２で）ＭＵＸ３１６
に付与された選択データによって直接（ＰＣＥの１読出
しサイクルで）ＩＴＡ ３２のいずれかの１カプレッ
トを選択するために使用されるようにすることができる
。
【００７２】経路３１４は、米国特許第４，５９０，５
５０号の内部分散監視システムで開示された種類のＳＡ
Ｔアドレス制御装置（図示せず）にＩＴＡアドレスを供
給する。米国特許第４，５９０，５５０号の内部分散監
視システムで開示された（図２，参照番号３５，３５Ｂ
，３６，３６Ａ）種類の従来の追跡・ＳＡＴゲート論理
（図示せず）が備わっており、従来の形式で命令サンプ
リングレコーダに接続されている。
５０号の内部分散監視システムで開示された種類のＳＡ
Ｔアドレス制御装置（図示せず）にＩＴＡアドレスを供
給する。米国特許第４，５９０，５５０号の内部分散監
視システムで開示された（図２，参照番号３５，３５Ｂ
，３６，３６Ａ）種類の従来の追跡・ＳＡＴゲート論理
（図示せず）が備わっており、従来の形式で命令サンプ
リングレコーダに接続されている。
【００７３】ＩＴＡ項目の格納は、サンプリングパルス
が線３１０に付与された瞬間に発生するにすぎず、その
結果、ＩＴＡ ３２に入力された各サンプルは選択さ
れたトリガ条件に適合するＩＩＤ ２４の単一の発生
に対応する。 〔４．動作の要約〕次に、命令サンプリング計測の動作
を図２によって概説する。測定制御コマンド信号は、Ｐ
ＣＥから各ＩＴＵにバス５１で送信される。コマンド経
路１５１は、バス３０１，３１２および３１８に制御信
号を生成し出力するＰＣＥコマンドデコーダ３４（図３
）によって受信される。前述のように、コマンド経路１
５１およびデータ経路２５１とも、実際には、単一の双
方向性ＰＣＥバス５１として具体化されている。制御信
号は、前述のように、命令サンプリング計測の動作およ
び選択の設定は、以下のように要約できる。
が線３１０に付与された瞬間に発生するにすぎず、その
結果、ＩＴＡ ３２に入力された各サンプルは選択さ
れたトリガ条件に適合するＩＩＤ ２４の単一の発生
に対応する。 〔４．動作の要約〕次に、命令サンプリング計測の動作
を図２によって概説する。測定制御コマンド信号は、Ｐ
ＣＥから各ＩＴＵにバス５１で送信される。コマンド経
路１５１は、バス３０１，３１２および３１８に制御信
号を生成し出力するＰＣＥコマンドデコーダ３４（図３
）によって受信される。前述のように、コマンド経路１
５１およびデータ経路２５１とも、実際には、単一の双
方向性ＰＣＥバス５１として具体化されている。制御信
号は、前述のように、命令サンプリング計測の動作およ
び選択の設定は、以下のように要約できる。
【００７４】Ａ．計測モードが計測モード選択ブロック
３００で計測サンプリングモードに設定される。（命令
サンプリングモードでは、線５５で受信された時間サン
プリング入力パルスはＣＰＵのＩＴＵに到達することを
禁止される。） Ｂ．条件選択論理３０２が、測定実行中に活動状態にな
る条件を選択するように設定される。
３００で計測サンプリングモードに設定される。（命令
サンプリングモードでは、線５５で受信された時間サン
プリング入力パルスはＣＰＵのＩＴＵに到達することを
禁止される。） Ｂ．条件選択論理３０２が、測定実行中に活動状態にな
る条件を選択するように設定される。
【００７５】Ｃ．事象選択論理３０７が、事象または、
事象もしくは条件の組合せを選択するように設定される
。
事象もしくは条件の組合せを選択するように設定される
。
【００７６】Ｄ．第Ｎ事象制御論理ブロック３０９が値
Ｎに設定される。これは、ブロック３０９のカウンタ５
０３のためのしきい値レジスタ５０５のしきい値を値Ｎ
に設定する。このカウンタによって、サンプリングパル
ストリガ論理は、選択されたトリガ条件のＮ番目の発生
ごとの後に、選択されたトリガ条件に適合し発生すべき
（条件選択論理３０２を通じて機械信号３１Ａ〜Ｚから
渡された）最初のＩＩＤ ２４完了信号に際してＩＴ
Ａアドレスジェネレータにサンプリングパルスを出力す
る。このようにして、選択された事象のＮ番目の発生ご
との後に、選択された事象の発生において最初の完了す
べきＩＩＤ ２４命令に関するデータだけがＩＴＡ
３２に記録される。
Ｎに設定される。これは、ブロック３０９のカウンタ５
０３のためのしきい値レジスタ５０５のしきい値を値Ｎ
に設定する。このカウンタによって、サンプリングパル
ストリガ論理は、選択されたトリガ条件のＮ番目の発生
ごとの後に、選択されたトリガ条件に適合し発生すべき
（条件選択論理３０２を通じて機械信号３１Ａ〜Ｚから
渡された）最初のＩＩＤ ２４完了信号に際してＩＴ
Ａアドレスジェネレータにサンプリングパルスを出力す
る。このようにして、選択された事象のＮ番目の発生ご
との後に、選択された事象の発生において最初の完了す
べきＩＩＤ ２４命令に関するデータだけがＩＴＡ
３２に記録される。
【００７７】Ｅ．ＩＳＩ信号コレクタ３０４は、ＩＴＡ
のデータ収集を可能にするためにいずれの事象信号がラ
ッチされるかを選択するために設定される。（これは、
ブロック３０９からのサンプリングパルスの発生に際し
てＣＰＵからＩＴＡに渡す選択されたデータのための経
路を準備する。） Ｆ．付加的に、連続したオーバランが発生した場合に測
定を終了するためのオーバランしきい値をＰＣＥに設定
することができる。
のデータ収集を可能にするためにいずれの事象信号がラ
ッチされるかを選択するために設定される。（これは、
ブロック３０９からのサンプリングパルスの発生に際し
てＣＰＵからＩＴＡに渡す選択されたデータのための経
路を準備する。） Ｆ．付加的に、連続したオーバランが発生した場合に測
定を終了するためのオーバランしきい値をＰＣＥに設定
することができる。
【００７８】（操作員のコマンドによって設定された）
以降の時に、実際の測定が開始する。これは、線３１Ａ
〜Ｚの選択された機械状態信号が、ブロック３０９から
の各サンプリングパルスの発生後にＩＴＡアドレスジェ
ネレータ３３によって選択されたＩＴＡ ３２のＩＴ
Ａアドレスに記録するために、ＩＳＩ信号コレクタ３０
４にその時に登録されることを意味する。
以降の時に、実際の測定が開始する。これは、線３１Ａ
〜Ｚの選択された機械状態信号が、ブロック３０９から
の各サンプリングパルスの発生後にＩＴＡアドレスジェ
ネレータ３３によって選択されたＩＴＡ ３２のＩＴ
Ａアドレスに記録するために、ＩＳＩ信号コレクタ３０
４にその時に登録されることを意味する。
【００７９】サンプリング動作のために選択された線３
１Ａ〜Ｚにいずれかの信号が発生すると、その信号は、
それが発生したＣＰＵの出所からＩＴＵのＩＳＩ信号コ
レクタ３０４に送信される。ＩＳＩ信号コレクタ３０４
は、各選択事象信号をラッチし、ＩＴＵの他の領域に転
送する。この領域とは、詳しく言えば次の領域である。
１Ａ〜Ｚにいずれかの信号が発生すると、その信号は、
それが発生したＣＰＵの出所からＩＴＵのＩＳＩ信号コ
レクタ３０４に送信される。ＩＳＩ信号コレクタ３０４
は、各選択事象信号をラッチし、ＩＴＵの他の領域に転
送する。この領域とは、詳しく言えば次の領域である。
【００８０】１．この信号がサンプリングのために使用
されるべきものであるかどうかを判断するために事象選
択論理３０７へ。
されるべきものであるかどうかを判断するために事象選
択論理３０７へ。
【００８１】２．選択信号がそのデータが収集された時
点で現在のＩＴＡ項目に記録できる場合にはバス３３１
でＩＴＡ ３２のデータ入力へ。
点で現在のＩＴＡ項目に記録できる場合にはバス３３１
でＩＴＡ ３２のデータ入力へ。
【００８２】条件信号バス３０３は条件信号を渡し、バ
ス３０５は、条件指定がコマンド制御のもとで設定され
ていた場合に、事象信号の一部を条件選択論理ブロック
３０２に渡す。ブロック３０２で、信号は試験され、選
択されている場合、それらは測定実行のためにラッチさ
れる。このラッチは、選択条件がＣＰＵによって送信さ
れていれば、線３０６で事象選択論理３０７に出力され
る。
ス３０５は、条件指定がコマンド制御のもとで設定され
ていた場合に、事象信号の一部を条件選択論理ブロック
３０２に渡す。ブロック３０２で、信号は試験され、選
択されている場合、それらは測定実行のためにラッチさ
れる。このラッチは、選択条件がＣＰＵによって送信さ
れていれば、線３０６で事象選択論理３０７に出力され
る。
【００８３】事象選択論理ブロック３０７では、選択さ
れた信号が計測初期化中にコマンド経路３０１から以前
に指定されたトリガ条件との適合を検査される。ブロッ
ク３０７で選択された信号の適合が検出されると、出力
パルスが経路３０８で第Ｎ事象制御論理ブロック３０９
へ転送される。
れた信号が計測初期化中にコマンド経路３０１から以前
に指定されたトリガ条件との適合を検査される。ブロッ
ク３０７で選択された信号の適合が検出されると、出力
パルスが経路３０８で第Ｎ事象制御論理ブロック３０９
へ転送される。
【００８４】第Ｎ事象制御論理ブロック３０９では、カ
ウンタ（ＣＴＲ）が、測定について選択された事象の発
生ごとに増分される。前述のように、選択事象は、シス
テム事象または、システム事象もしくはシステム条件の
論理結合とすることができる。増分されたカウンタが値
Ｎに達するごとに、選択されたトリガ条件に適合し完了
すべき次のＩＩＤ ２４命令によって、サンプリング
パルスが次の完了すべきＩＩＤ ２４命令に際して経
路３１０でＩＴＡアドレスジェネレータに出力される。 これによって、ＩＳＩ信号コレクタ３０４から付与され
たラッチされた信号の組の選択された信号の組をＩＴＡ
に記録することが可能になる。カウンタは、ＩＩＤ
２４命令が監視ＣＰＵによって解読されるごとにゼロに
リセットされる。
ウンタ（ＣＴＲ）が、測定について選択された事象の発
生ごとに増分される。前述のように、選択事象は、シス
テム事象または、システム事象もしくはシステム条件の
論理結合とすることができる。増分されたカウンタが値
Ｎに達するごとに、選択されたトリガ条件に適合し完了
すべき次のＩＩＤ ２４命令によって、サンプリング
パルスが次の完了すべきＩＩＤ ２４命令に際して経
路３１０でＩＴＡアドレスジェネレータに出力される。 これによって、ＩＳＩ信号コレクタ３０４から付与され
たラッチされた信号の組の選択された信号の組をＩＴＡ
に記録することが可能になる。カウンタは、ＩＩＤ
２４命令が監視ＣＰＵによって解読されるごとにゼロに
リセットされる。
【００８５】ＩＴＡアドレスジェネレータ３３の読出し
テーブルアドレスカウンタ（ＴＡＣ）は、線３１０の各
サンプリングパルスによって増分される。（ＴＡＣは、
１２８項目を有するＩＴＡデータ項目のための７ビット
カウンタである。）ＩＴＡは、好ましくは、通常の測定
状況下でオーバランを防止するために十分な保持能力を
有する。
テーブルアドレスカウンタ（ＴＡＣ）は、線３１０の各
サンプリングパルスによって増分される。（ＴＡＣは、
１２８項目を有するＩＴＡデータ項目のための７ビット
カウンタである。）ＩＴＡは、好ましくは、通常の測定
状況下でオーバランを防止するために十分な保持能力を
有する。
【００８６】ＩＴＡアドレスジェネレータのアドレス増
分論理は、他の計測モードのものと同一とすることがで
きる。しかし、前述のように、命令サンプリングモード
は（時間サンプリングモードとは異なり）本質的にＣＰ
Ｕ間で非同期であり、従って、ＩＴＡの出力制御は、命
令サンプリングモードの場合と時間サンプリングモード
の場合とでは異なる。
分論理は、他の計測モードのものと同一とすることがで
きる。しかし、前述のように、命令サンプリングモード
は（時間サンプリングモードとは異なり）本質的にＣＰ
Ｕ間で非同期であり、従って、ＩＴＡの出力制御は、命
令サンプリングモードの場合と時間サンプリングモード
の場合とでは異なる。
【００８７】指摘したように、命令サンプリングは、所
与の範囲内にある現在の命令アドレス、ＩＡＷＲ（ＩＢ
Ｍシステム３７０での実施におけるＰＥＲレジスタなど
）を条件とすることができる。または、関係するルーチ
ンへの出入りの信号を送るために測定中のコードに置か
れた特殊な状態命令（診断またはＳＩＥなど）によって
設定されているブロック３０２内の特殊ラッチ（ＩＣＣ
ＬＡＴＣＨ）（図示せず）を条件とすることもできる。 条件制御は、サンプリングがアドレス範囲によって制限
できる、または、プログラム制御、一定のＣＰＵ状態ま
たはＣＰＵの機種依存性のもとで動的に動作／非動作に
させることができる点で、別の次元の選択性を可能にす
る。
与の範囲内にある現在の命令アドレス、ＩＡＷＲ（ＩＢ
Ｍシステム３７０での実施におけるＰＥＲレジスタなど
）を条件とすることができる。または、関係するルーチ
ンへの出入りの信号を送るために測定中のコードに置か
れた特殊な状態命令（診断またはＳＩＥなど）によって
設定されているブロック３０２内の特殊ラッチ（ＩＣＣ
ＬＡＴＣＨ）（図示せず）を条件とすることもできる。 条件制御は、サンプリングがアドレス範囲によって制限
できる、または、プログラム制御、一定のＣＰＵ状態ま
たはＣＰＵの機種依存性のもとで動的に動作／非動作に
させることができる点で、別の次元の選択性を可能にす
る。
【００８８】ＩＴＡ ３２の命令サンプリング信号の
記録は、Ｎの設定によって抑制することができる。頻繁
な事象については、第Ｎ番目の事象の発生後に選択され
た事象において完了すべき最初のＩＩＤ ２４命令に
際してのみ記録することが、バッファのオーバランを防
ぐためにその記録内容を出力バッファに移すことができ
る速さよりも速くＩＴＡを一杯にさせることを避けるた
めに必要である。
記録は、Ｎの設定によって抑制することができる。頻繁
な事象については、第Ｎ番目の事象の発生後に選択され
た事象において完了すべき最初のＩＩＤ ２４命令に
際してのみ記録することが、バッファのオーバランを防
ぐためにその記録内容を出力バッファに移すことができ
る速さよりも速くＩＴＡを一杯にさせることを避けるた
めに必要である。
【００８９】ＣＰＵ状態データが一定の間隔でサンプリ
ングされ（すなわち時間サンプリング）、（プログラム
とコンピュータ構造との間の対話その他の性能関係を調
べるために）以後の解析用に記録される場合、一部の事
象がサンプリングに困難な速度で発生するという問題が
生じる場合がある。その理由は、その事象があまりに頻
繁すぎて要求されるデータ記録速度が得られたデータを
記録するために実行可能な速度よりも大きい、または、
事象が極めて稀でかつ極く短時間で生じるために、関係
する事象を含む統計的に有意なサンプル数を得るために
極めて長期間にわたって大量のサンプルが取られなけれ
ばならないからである。
ングされ（すなわち時間サンプリング）、（プログラム
とコンピュータ構造との間の対話その他の性能関係を調
べるために）以後の解析用に記録される場合、一部の事
象がサンプリングに困難な速度で発生するという問題が
生じる場合がある。その理由は、その事象があまりに頻
繁すぎて要求されるデータ記録速度が得られたデータを
記録するために実行可能な速度よりも大きい、または、
事象が極めて稀でかつ極く短時間で生じるために、関係
する事象を含む統計的に有意なサンプル数を得るために
極めて長期間にわたって大量のサンプルが取られなけれ
ばならないからである。
【００９０】従って、事象駆動命令サンプリングは、完
了するＩＩＤ ２４命令の実行中および選択事象の選
択された発生数後の選択事象の発生中に機械の状態を捕
捉する。言い換えれば、命令サンプリングモードでは、
サンプリングは任意のタイマ間隔で実施されるのではな
く、選択された事象が選択された度数だけ発生した後に
ＩＩＤ ２４命令が選択された事象（選択されたシス
テム事象、システム条件、またはそれらの論理結合）の
進行中に完了した場合に限って実施される。プロセッサ
の多数の下位要素が命令サンプリングの実行に参加でき
る。
了するＩＩＤ ２４命令の実行中および選択事象の選
択された発生数後の選択事象の発生中に機械の状態を捕
捉する。言い換えれば、命令サンプリングモードでは、
サンプリングは任意のタイマ間隔で実施されるのではな
く、選択された事象が選択された度数だけ発生した後に
ＩＩＤ ２４命令が選択された事象（選択されたシス
テム事象、システム条件、またはそれらの論理結合）の
進行中に完了した場合に限って実施される。プロセッサ
の多数の下位要素が命令サンプリングの実行に参加でき
る。
【００９１】事象サンプリング中のＩＴＵの測定動作は
、事実上、測定を指定したコマンドに従って終了される
。
、事実上、測定を指定したコマンドに従って終了される
。
【００９２】ＣＰＵのデータの流れは、ＩＴＵの機械信
号インタフェースとしての線３１Ａ〜３１Ｚによって計
測データを転送する各種下位要素を関係させる。これら
のデータ信号入力は、命令サンプリングモードの場合と
他のサンプリングモードの場合とで同一であるが、命令
サンプリングの場合は事象関連信号が選択された事象／
条件の記録サンプルへの処理のために経路３０３，３０
５および３１１Ａによって転送される点だけが異なる。
号インタフェースとしての線３１Ａ〜３１Ｚによって計
測データを転送する各種下位要素を関係させる。これら
のデータ信号入力は、命令サンプリングモードの場合と
他のサンプリングモードの場合とで同一であるが、命令
サンプリングの場合は事象関連信号が選択された事象／
条件の記録サンプルへの処理のために経路３０３，３０
５および３１１Ａによって転送される点だけが異なる。
【００９３】システム測定中のＰＣＥの活動は関連する
出力バッファの動作を制御する。ＰＣＥは各出力バッフ
ァを監視し、一杯になった場合にテープその他の大量記
憶装置への書込みを行わせる。ＰＣＥはまた、各ＩＴＡ
のオーバランのカウントを記録する。オーバランはデー
タ損失を指示し、その頻度にもとづいて、オーバランは
実行の測定精度に影響を与え得る。ユーザがオーバラン
しきい値を特定のオーバラン数としてしていれば、オー
バランしきい値に達すれば、測定実行は終了させること
ができる。 〔５．ＩＩＤ割当て−命令サンプリングの検討事項〕命
令サンプリングを使用する際の一つの検討事項は、ＣＰ
Ｕによる割込みの取扱いである。一部のアウトオブシー
ケンス形プロセッサでは、割込みの発生はＩＩＤ割当て
論理に割込まれた命令にＩＩＤ ０を割当てさせる〔
これは正しいか？〕。ＩＩＤ割当て論理はその後、割込
み処理ルーチンの命令に順序的なＩＩＤを再割当てし始
めるように求めるであろう。一つの可能なＩＩＤ割当て
順序は次のようなものである。
出力バッファの動作を制御する。ＰＣＥは各出力バッフ
ァを監視し、一杯になった場合にテープその他の大量記
憶装置への書込みを行わせる。ＰＣＥはまた、各ＩＴＡ
のオーバランのカウントを記録する。オーバランはデー
タ損失を指示し、その頻度にもとづいて、オーバランは
実行の測定精度に影響を与え得る。ユーザがオーバラン
しきい値を特定のオーバラン数としてしていれば、オー
バランしきい値に達すれば、測定実行は終了させること
ができる。 〔５．ＩＩＤ割当て−命令サンプリングの検討事項〕命
令サンプリングを使用する際の一つの検討事項は、ＣＰ
Ｕによる割込みの取扱いである。一部のアウトオブシー
ケンス形プロセッサでは、割込みの発生はＩＩＤ割当て
論理に割込まれた命令にＩＩＤ ０を割当てさせる〔
これは正しいか？〕。ＩＩＤ割当て論理はその後、割込
み処理ルーチンの命令に順序的なＩＩＤを再割当てし始
めるように求めるであろう。一つの可能なＩＩＤ割当て
順序は次のようなものである。
【００９４】１２３４５．０．１２３４５．．．上記の
例で、最初の“１２３４５”は命令ストリームに割当て
られた一連のＩＩＤである。“０”は割込まれた命令に
割当てられたＩＩＤであり、次の“１２３４５”は割込
み処理ルーチンの命令に割当てられた最初の５のＩＩＤ
である。
例で、最初の“１２３４５”は命令ストリームに割当て
られた一連のＩＩＤである。“０”は割込まれた命令に
割当てられたＩＩＤであり、次の“１２３４５”は割込
み処理ルーチンの命令に割当てられた最初の５のＩＩＤ
である。
【００９５】上記の方式は、命令サンプリングにはうま
く適合しない。ＩＩＤ割当てが割込み処理ルーチンの最
初の命令について“１”に戻るので、真のランダムサン
プルは得られないであろう。上記の割当て方法によれば
、割込み処理ルーチンの同一の命令は、毎回、同一のタ
グを付けられる。例えば、すべてのＩＩＤ２４命令がサ
ンプリングされている場合、割込み処理ルーチンの唯一
の命令シーケンス（２４番目ごとに）が計測によってず
っと見られることになるであろう。
く適合しない。ＩＩＤ割当てが割込み処理ルーチンの最
初の命令について“１”に戻るので、真のランダムサン
プルは得られないであろう。上記の割当て方法によれば
、割込み処理ルーチンの同一の命令は、毎回、同一のタ
グを付けられる。例えば、すべてのＩＩＤ２４命令がサ
ンプリングされている場合、割込み処理ルーチンの唯一
の命令シーケンス（２４番目ごとに）が計測によってず
っと見られることになるであろう。
【００９６】この非ランダム化には多数の解決策がある
。そうした解決策の一つは、以下のように、ＩＩＤ割当
てを割込み前の最後のＩＩＤ番号から続けさせることで
ある。
。そうした解決策の一つは、以下のように、ＩＩＤ割当
てを割込み前の最後のＩＩＤ番号から続けさせることで
ある。
【００９７】１２３４５．０．５６７８９．．．同様に
、ＩＩＤ割当てを以下のように最後の次のＩＩＤ番号か
ら続けさせることもできよう。
、ＩＩＤ割当てを以下のように最後の次のＩＩＤ番号か
ら続けさせることもできよう。
【００９８】１２３４５．０．６７８９Ａ．．．別な解
決策として、割込まれた命令に、次のように、順番のＩ
ＩＤ番号を割当てることもできよう。
決策として、割込まれた命令に、次のように、順番のＩ
ＩＤ番号を割当てることもできよう。
【００９９】１２３４５．６．７８９ＡＢ．．．上記の
解決策の要点は、割込み処理ルーチンの命令に関してラ
ンダム化されたサンプリングを維持することである。 〔６．０ 変更および改良〕本発明の好ましい実施例
の上述の説明は、例示の目的で行ったものである。本発
明の精神および適用範囲に適合する記載実施例の多数の
変更および修正が存在することを当業者は理解されるで
あろう。例えば、ＩＩＤ ２４の代わりに、いずれか
の他の命令ＩＩＤが識別され、計測の基礎として使用で
きるであろう。さらに、異なる計測、同一システムにお
ける異なるＣＰＵの監視は異なるＩＩＤを有する命令の
実行を監視できるであろう。
解決策の要点は、割込み処理ルーチンの命令に関してラ
ンダム化されたサンプリングを維持することである。 〔６．０ 変更および改良〕本発明の好ましい実施例
の上述の説明は、例示の目的で行ったものである。本発
明の精神および適用範囲に適合する記載実施例の多数の
変更および修正が存在することを当業者は理解されるで
あろう。例えば、ＩＩＤ ２４の代わりに、いずれか
の他の命令ＩＩＤが識別され、計測の基礎として使用で
きるであろう。さらに、異なる計測、同一システムにお
ける異なるＣＰＵの監視は異なるＩＩＤを有する命令の
実行を監視できるであろう。
【図１】アウトオブシーケンス実行の例のブロック図。
【図２】本発明を包含するデータ処理システムのブロッ
ク図。
ク図。
【図３】図１のいずれかのＣＰＵのＩＴＵにおける本発
明の実施例のブロック図。
明の実施例のブロック図。
【図４】図３のＩＳＩ信号コレクタの詳細ブロック図。
【図５】図３のサンプリングパルストリガ論理の詳細ブ
ロック図の左半分の図。
ロック図の左半分の図。
【図６】図３のサンプリングパルストリガ論理の詳細ブ
ロック図の右半分の図。
ロック図の右半分の図。
３０ ＩＳＲ
３１Ａ〜Ｚ 機械信号線
３２ 計測テーブル配列（ＩＴＡ）
３３ ＩＴＡアドレスジェネレータ
３３１ テーブルアドレスカウンタ（ＴＡＣ）３３２
テーブルアドレスカウンタ（ＴＡＣ）３３３ Ｉ
ＴＡ状況レジスタ ３４ ＰＣＥコマンドデコーダ ３００ 計測モード選択ブロック ３０２ 条件選択論理 ３０４ 命令サンプリング計測（ＩＳＩ）信号コレク
タ３１８ サンプリングパルストリガ論理３０７
事象選択論理 ３０９ 第Ｎ事象制御論理 ３１６ マルチプレクサ（ＭＵＸ）
テーブルアドレスカウンタ（ＴＡＣ）３３３ Ｉ
ＴＡ状況レジスタ ３４ ＰＣＥコマンドデコーダ ３００ 計測モード選択ブロック ３０２ 条件選択論理 ３０４ 命令サンプリング計測（ＩＳＩ）信号コレク
タ３１８ サンプリングパルストリガ論理３０７
事象選択論理 ３０９ 第Ｎ事象制御論理 ３１６ マルチプレクサ（ＭＵＸ）
Claims (9)
- 【請求項１】アウトオブシーケンス実行機械における命
令の実行を監視するための装置であって、主記憶装置と
、既定の命令識別番号を有する命令の前記機械による処
理を検出するための第１の検出手段と、前記第１の検出
手段と通信し応答する、前記命令の処理に関するデータ
を収集するための一時記憶手段と、前記命令の実行の完
了を検出するための第２の検出手段と、前記命令の実行
の完了を検出するための第２の検出手段を有しており、
前記一時記憶手段および前記主記憶装置と通信し、前記
一時記憶手段に収集された前記データを前記命令の実行
の完了に応答して前記主記憶装置に格納させるためのト
リガ手段とを含む装置。 - 【請求項２】請求項１記載の装置であって、前記トリガ
手段はさらに、前記機械における既定のシステム事象の
発生を検出するための第３の検出手段と、前記検出手段
に応答して、前記第３の検出手段が前記既定のシステム
事象の発生を検出した場合にのみ前記データを前記主記
憶装置に格納させるための論理手段とを含む装置。 - 【請求項３】前記主記憶装置が２の独立してアドレス指
定可能な区域を有する請求項１記載の装置であって、さ
らに、コマンドデコーダと、前記主記憶装置の書込みア
ドレスを生成するための第１のアドレス生成手段と、
前記主記憶装置が書込み可能となっていない場合、解
読されたコマンドに応答して前記主記憶装置の読出しア
ドレスを生成するための第２のアドレス生成手段と、前
記解読されたコマンドに応答する、前記応答的な読出し
アドレスのデータ項目の選択された部分を読出すための
マルチプレクサ手段とを有しており、前記マルチプレク
サ手段は前記主記憶装置および前記コマンドデコーダと
通信しており、前記第１および第２のアドレス生成手段
は共通データ経路を通じて前記主記憶装置と通信してお
り、前記第２のアドレス生成手段は前記コマンドデコー
ダと通信していることを特徴とする装置。 - 【請求項４】アウトオブシーケンス中央処理装置におけ
る命令の実行を監視するための装置であって、主記憶装
置と、中央処理装置からの機械信号を受信するために配
置された多数のレジスタであり、前記レジスタのそれぞ
れは前記レジスタによって受信された前記機械信号が既
定の命令識別番号を有する命令の処理中に発生したこと
を指示する妥当性信号によって計時されている前記レジ
スタと、前記中央処理装置が前記命令の実行を完了した
ことを指示する完了信号を中央処理装置から受信するた
めに配置されたサンプリングパルストリガ論理であり、
ａ）前記中央処理装置の多数の事象の発生を指示するデ
ータを受信するための手段、 ｂ）前記事象のいずれかを選択するための手段、ｃ）前
記完了信号が受信され、前記選択された事象が発生した
場合にサンプリングパルスを生成するための手段とを有
する前記サンプリングパルストリガ論理と、前記主記憶
装置および前記サンプリングパルストリガ論理と通信し
、前記サンプリングパルストリガ論理からのサンプリン
グパルスに応答して前記レジスタの前記内容を前記主記
憶装置に書込ませるための記憶アドレス生成手段とを含
む装置。 - 【請求項５】実行パイプラインにおける各命令に順番に
割当てられる命令識別番号を付ける形式のアウトオブシ
ーケンス実行機械において命令の実行を監視するための
方法であって、 ａ）前記命令識別番号の既定の１番号を付けられた命令
の前記機械による処理を検出する段階と、ｂ）段階ａ）
で検出された前記命令の処理に関連するデータを収集す
る段階と、 ｃ）段階ａ）で検出された前記命令の実行の完了を検出
する段階と、 ｄ）前記実行の完了が段階ｃ）で検出された場合に、段
階ｂ）で収集された前記データをテーブルに格納する段
階とを含む方法。 - 【請求項６】請求項５記載の方法であって、さらに、ｅ
）前記機械での既定の事象の発生を検出する段階とを含
み、前記段階ｄ）の格納は段階ｅ）によって検出された
前記既定の事象の発生を条件とすることを特徴とする方
法。 - 【請求項７】実行パイプラインにおける各命令に順番に
割当てられる命令識別番号を付ける形式のアウトオブシ
ーケンス実行機械において命令の実行を監視するための
方法であって、 ａ）前記命令識別番号の既定の１番号を付けられた命令
の前記機械による処理を検出する段階と、ｂ）段階ａ）
で検出された前記命令の処理に関連するデータを収集す
る段階と、 ｃ）段階ａ）で検出された前記命令の実行の完了を検出
する段階と、 ｄ）前記命令の実行の完了が段階ｃ）で検出されない場
合、段階ｂ）で収集された前記データを放棄する段階と
、 ｅ）前記実行の完了が段階ｃ）で検出された場合、段階
ｂ）で収集された前記データをテーブルに格納する段階
とを含む方法。 - 【請求項８】請求項７記載の方法であって、さらに、ｆ
）前記機械での既定のシステム条件の発生を検出する段
階とを含み、前記段階ｅ）の格納は段階ｆ）によって検
出された前記既定のシステム条件の発生を条件とするこ
とを特徴とする方法。 - 【請求項９】コンピュータシステム内に配置されたアウ
トオブシーケンス実行中央処理装置において命令の実行
を監視するための装置であって、主記憶装置と、中央処
理装置からの機械信号を受信するために配置された多数
のレジスタであり、前記レジスタのそれぞれは前記レジ
スタによって受信された前記機械信号が既定の命令識別
番号を有する命令の処理中に発生したことを指示する妥
当性信号によって計時されている前記レジスタと、前記
中央処理装置と通信し、前記中央処理装置が前記命令の
実行を完了したことを指示する完了信号を中央処理装置
から受信するために配置されたサンプリングパルストリ
ガ論理であり、 ａ）それぞれが、第１の入力で前記中央処理装置での多
数のシステム事象のいずれかの発生を指示する信号を受
信し、第２の入力で前記中央処理装置のシステム条件の
発生を指示する信号を受信するために配置されている多
数の論理ゲート、 ｂ）前記論理ゲートのそれぞれの出力および前記システ
ム事象のいずれかの発生を指示する各信号を受信するた
めに配置されている第１のマルチプレクサ、ｃ）前記マ
ルチプレクサに出力選択制御データを供給するために前
記マルチプレクサと通信するように配置された制御レジ
スタ、 ｄ）前記マルチプレクサの出力を受信するための配置さ
れた２進カウンタ、 ｅ）前記コンピュータシステムから既定の値を受信する
ために配置されたしきい値レジスタ、 ｆ）第１の入力で前記２進カウンタの出力を、第２の入
力で前記しきい値レジスタの出力を受信するために配置
された比較器、 ｇ）前記完了信号および前記システム条件発生指示信号
を受信するために配置された第１のＡＮＤゲート、ｈ）
前記制御レジスタと通信する出力選択制御入力を含んで
おり、前記第１のＡＮＤゲートの出力および前記完了信
号を受信するために配置されている第２のマルチプレク
サ、 ｉ）前記比較器の出力および前記第２のマルチプレクサ
の出力を受信するために配置された第２のＡＮＤゲート
、ならびに、 ｊ）前記第２のＡＮＤゲートの出力および前記コンピュ
ータシステムからのイネーブル信号を受信するために配
置された第３のＡＮＤゲートとを有する前記サンプリン
グパルストリガ論理と、前記主記憶装置および前記サン
プリングパルストリガ論理と通信し、前記サンプリング
パルストリガ論理からのサンプリングパルスに応答して
前記レジスタの前記内容を前記主記憶装置に書込ませる
ための記憶アドレス生成手段とを含む装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US552389 | 1990-07-13 | ||
| US07/552,389 US5151981A (en) | 1990-07-13 | 1990-07-13 | Instruction sampling instrumentation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04233637A true JPH04233637A (ja) | 1992-08-21 |
| JPH0816878B2 JPH0816878B2 (ja) | 1996-02-21 |
Family
ID=24205119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3151053A Expired - Lifetime JPH0816878B2 (ja) | 1990-07-13 | 1991-05-27 | 命令サンプリング計測のための装置および方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5151981A (ja) |
| EP (1) | EP0465765A3 (ja) |
| JP (1) | JPH0816878B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003531436A (ja) * | 2000-04-11 | 2003-10-21 | アナログ デバイセス インコーポレーテッド | 非侵入式アプリケーション・コード・プロファイリングの方法および装置 |
| JP2019506670A (ja) * | 2016-01-21 | 2019-03-07 | エイアールエム リミテッド | アドレス変換レイテンシの測定 |
Families Citing this family (118)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5255371A (en) * | 1990-04-02 | 1993-10-19 | Unisys Corporation | Apparatus for interfacing a real-time communication link to an asynchronous digital computer system by utilizing grouped data transfer commands |
| US5511172A (en) * | 1991-11-15 | 1996-04-23 | Matsushita Electric Co. Ind, Ltd. | Speculative execution processor |
| JP2500038B2 (ja) * | 1992-03-04 | 1996-05-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | マルチプロセッサ・コンピュ―タ・システム、フォ―ルト・トレラント処理方法及びデ―タ処理システム |
| DE69422780T2 (de) * | 1993-11-05 | 2000-08-17 | Intergraph Corp | Superskalare Rechnerarchitektur mit Softwarescheduling |
| US6360313B1 (en) | 1993-11-05 | 2002-03-19 | Intergraph Corporation | Instruction cache associative crossbar switch |
| DE69424370T2 (de) * | 1993-11-05 | 2001-02-15 | Intergraph Corp | Befehlscachespeicher mit Kreuzschienenschalter |
| US5463745A (en) * | 1993-12-22 | 1995-10-31 | Intel Corporation | Methods and apparatus for determining the next instruction pointer in an out-of-order execution computer system |
| TW234172B (en) * | 1994-02-08 | 1994-11-11 | Keridian Semiconductor Inc | Method and apparatus for testing the functionality of a microprocessor |
| JPH07288630A (ja) * | 1994-04-20 | 1995-10-31 | Canon Inc | 画像処理装置 |
| US5465336A (en) * | 1994-06-30 | 1995-11-07 | International Business Machines Corporation | Fetch and store buffer that enables out-of-order execution of memory instructions in a data processing system |
| CA2130065C (en) * | 1994-08-12 | 1999-03-02 | Michael Joel Cincinatus | Utilizing pseudotables as a method and mechanism for providing database monitor information |
| JP2630271B2 (ja) * | 1994-09-14 | 1997-07-16 | 日本電気株式会社 | 情報処理装置 |
| TW295646B (ja) * | 1995-01-25 | 1997-01-11 | Ibm | |
| US5727167A (en) * | 1995-04-14 | 1998-03-10 | International Business Machines Corporation | Thresholding support in performance monitoring |
| US5875294A (en) | 1995-06-30 | 1999-02-23 | International Business Machines Corporation | Method and system for halting processor execution in response to an enumerated occurrence of a selected combination of internal states |
| US5748855A (en) * | 1995-10-02 | 1998-05-05 | Iinternational Business Machines Corporation | Method and system for performance monitoring of misaligned memory accesses in a processing system |
| US5691920A (en) * | 1995-10-02 | 1997-11-25 | International Business Machines Corporation | Method and system for performance monitoring of dispatch unit efficiency in a processing system |
| US5751945A (en) * | 1995-10-02 | 1998-05-12 | International Business Machines Corporation | Method and system for performance monitoring stalls to identify pipeline bottlenecks and stalls in a processing system |
| US5729726A (en) * | 1995-10-02 | 1998-03-17 | International Business Machines Corporation | Method and system for performance monitoring efficiency of branch unit operation in a processing system |
| US5949971A (en) * | 1995-10-02 | 1999-09-07 | International Business Machines Corporation | Method and system for performance monitoring through identification of frequency and length of time of execution of serialization instructions in a processing system |
| US5751946A (en) * | 1996-01-18 | 1998-05-12 | International Business Machines Corporation | Method and system for detecting bypass error conditions in a load/store unit of a superscalar processor |
| EP0825506B1 (en) | 1996-08-20 | 2013-03-06 | Invensys Systems, Inc. | Methods and apparatus for remote process control |
| US6055598A (en) * | 1996-09-26 | 2000-04-25 | Vlsi Technology, Inc. | Arrangement and method for allowing sequence-independent command responses across a computer bus bridge |
| US5796939A (en) * | 1997-03-10 | 1998-08-18 | Digital Equipment Corporation | High frequency sampling of processor performance counters |
| US6202127B1 (en) * | 1997-11-26 | 2001-03-13 | Compaq Computer Corporation | Apparatus for spatial and temporal sampling in a computer memory system |
| US5809450A (en) * | 1997-11-26 | 1998-09-15 | Digital Equipment Corporation | Method for estimating statistics of properties of instructions processed by a processor pipeline |
| US6092180A (en) * | 1997-11-26 | 2000-07-18 | Digital Equipment Corporation | Method for measuring latencies by randomly selected sampling of the instructions while the instruction are executed |
| US6195748B1 (en) | 1997-11-26 | 2001-02-27 | Compaq Computer Corporation | Apparatus for sampling instruction execution information in a processor pipeline |
| US6549930B1 (en) | 1997-11-26 | 2003-04-15 | Compaq Computer Corporation | Method for scheduling threads in a multithreaded processor |
| US5964867A (en) * | 1997-11-26 | 1999-10-12 | Digital Equipment Corporation | Method for inserting memory prefetch operations based on measured latencies in a program optimizer |
| US6442585B1 (en) | 1997-11-26 | 2002-08-27 | Compaq Computer Corporation | Method for scheduling contexts based on statistics of memory system interactions in a computer system |
| US6332178B1 (en) * | 1997-11-26 | 2001-12-18 | Compaq Computer Corporation | Method for estimating statistics of properties of memory system transactions |
| US6070009A (en) * | 1997-11-26 | 2000-05-30 | Digital Equipment Corporation | Method for estimating execution rates of program execution paths |
| US6237073B1 (en) | 1997-11-26 | 2001-05-22 | Compaq Computer Corporation | Method for providing virtual memory to physical memory page mapping in a computer operating system that randomly samples state information |
| US6000044A (en) * | 1997-11-26 | 1999-12-07 | Digital Equipment Corporation | Apparatus for randomly sampling instructions in a processor pipeline |
| US5923872A (en) * | 1997-11-26 | 1999-07-13 | Digital Equipment Corporation | Apparatus for sampling instruction operand or result values in a processor pipeline |
| US6119075A (en) * | 1997-11-26 | 2000-09-12 | Digital Equipment Corporation | Method for estimating statistics of properties of interactions processed by a processor pipeline |
| US6163840A (en) * | 1997-11-26 | 2000-12-19 | Compaq Computer Corporation | Method and apparatus for sampling multiple potentially concurrent instructions in a processor pipeline |
| US6237059B1 (en) | 1997-11-26 | 2001-05-22 | Compaq Computer Corporation | Method for estimating statistics of properties of memory system interactions among contexts in a computer system |
| US6374367B1 (en) | 1997-11-26 | 2002-04-16 | Compaq Computer Corporation | Apparatus and method for monitoring a computer system to guide optimization |
| US6175814B1 (en) | 1997-11-26 | 2001-01-16 | Compaq Computer Corporation | Apparatus for determining the instantaneous average number of instructions processed |
| US6148396A (en) * | 1997-11-26 | 2000-11-14 | Compaq Computer Corporation | Apparatus for sampling path history in a processor pipeline |
| US6014513A (en) * | 1997-12-23 | 2000-01-11 | University Of Washington | Discovering code and data in a binary executable program |
| US6691183B1 (en) | 1998-05-20 | 2004-02-10 | Invensys Systems, Inc. | Second transfer logic causing a first transfer logic to check a data ready bit prior to each of multibit transfer of a continous transfer operation |
| US7086035B1 (en) | 1999-05-13 | 2006-08-01 | International Business Machines Corporation | Method and system for counting non-speculative events in a speculative processor |
| US7272815B1 (en) | 1999-05-17 | 2007-09-18 | Invensys Systems, Inc. | Methods and apparatus for control configuration with versioning, security, composite blocks, edit selection, object swapping, formulaic values and other aspects |
| US6754885B1 (en) | 1999-05-17 | 2004-06-22 | Invensys Systems, Inc. | Methods and apparatus for controlling object appearance in a process control configuration system |
| US7089530B1 (en) | 1999-05-17 | 2006-08-08 | Invensys Systems, Inc. | Process control configuration system with connection validation and configuration |
| WO2000070531A2 (en) | 1999-05-17 | 2000-11-23 | The Foxboro Company | Methods and apparatus for control configuration |
| US7096465B1 (en) | 1999-05-17 | 2006-08-22 | Invensys Systems, Inc. | Process control configuration system with parameterized objects |
| US6788980B1 (en) | 1999-06-11 | 2004-09-07 | Invensys Systems, Inc. | Methods and apparatus for control using control devices that provide a virtual machine environment and that communicate via an IP network |
| US6501995B1 (en) | 1999-06-30 | 2002-12-31 | The Foxboro Company | Process control system and method with improved distribution, installation and validation of components |
| US6519766B1 (en) * | 1999-06-15 | 2003-02-11 | Isogon Corporation | Computer program profiler |
| US6415378B1 (en) * | 1999-06-30 | 2002-07-02 | International Business Machines Corporation | Method and system for tracking the progress of an instruction in an out-of-order processor |
| AU6615600A (en) | 1999-07-29 | 2001-02-19 | Foxboro Company, The | Methods and apparatus for object-based process control |
| US6675374B2 (en) | 1999-10-12 | 2004-01-06 | Hewlett-Packard Development Company, L.P. | Insertion of prefetch instructions into computer program code |
| US6550002B1 (en) | 1999-11-04 | 2003-04-15 | International Business Machines Corporation | Method and system for detecting a flush of an instruction without a flush indicator |
| US6574727B1 (en) | 1999-11-04 | 2003-06-03 | International Business Machines Corporation | Method and apparatus for instruction sampling for performance monitoring and debug |
| US6631463B1 (en) | 1999-11-08 | 2003-10-07 | International Business Machines Corporation | Method and apparatus for patching problematic instructions in a microprocessor using software interrupts |
| US6539502B1 (en) | 1999-11-08 | 2003-03-25 | International Business Machines Corporation | Method and apparatus for identifying instructions for performance monitoring in a microprocessor |
| US6681387B1 (en) | 1999-12-01 | 2004-01-20 | Board Of Trustees Of The University Of Illinois | Method and apparatus for instruction execution hot spot detection and monitoring in a data processing unit |
| US6473660B1 (en) | 1999-12-03 | 2002-10-29 | The Foxboro Company | Process control system and method with automatic fault avoidance |
| US6779128B1 (en) | 2000-02-18 | 2004-08-17 | Invensys Systems, Inc. | Fault-tolerant data transfer |
| US6748522B1 (en) * | 2000-10-31 | 2004-06-08 | International Business Machines Corporation | Performance monitoring based on instruction sampling in a microprocessor |
| US7093236B2 (en) * | 2001-02-01 | 2006-08-15 | Arm Limited | Tracing out-of-order data |
| US7093108B2 (en) * | 2001-02-01 | 2006-08-15 | Arm Limited | Apparatus and method for efficiently incorporating instruction set information with instruction addresses |
| US7032134B2 (en) * | 2001-03-28 | 2006-04-18 | Intel Corporation | Microprocessor design support for computer system and platform validation |
| WO2003089995A2 (en) | 2002-04-15 | 2003-10-30 | Invensys Systems, Inc. | Methods and apparatus for process, factory-floor, environmental, computer aided manufacturing-based or other control system with real-time data distribution |
| US20050070265A1 (en) * | 2003-09-29 | 2005-03-31 | Nokia Corporation | Method, terminal device and system for remote initiation of network applications within mobile communication environment |
| US7373637B2 (en) | 2003-09-30 | 2008-05-13 | International Business Machines Corporation | Method and apparatus for counting instruction and memory location ranges |
| US20050071609A1 (en) * | 2003-09-30 | 2005-03-31 | International Business Machines Corporation | Method and apparatus to autonomically take an exception on specified instructions |
| US7395527B2 (en) | 2003-09-30 | 2008-07-01 | International Business Machines Corporation | Method and apparatus for counting instruction execution and data accesses |
| US20050071611A1 (en) * | 2003-09-30 | 2005-03-31 | International Business Machines Corporation | Method and apparatus for counting data accesses and instruction executions that exceed a threshold |
| US20050071610A1 (en) * | 2003-09-30 | 2005-03-31 | International Business Machines Corporation | Method and apparatus for debug support for individual instructions and memory locations |
| US7937691B2 (en) * | 2003-09-30 | 2011-05-03 | International Business Machines Corporation | Method and apparatus for counting execution of specific instructions and accesses to specific data locations |
| US20050071608A1 (en) * | 2003-09-30 | 2005-03-31 | International Business Machines Corporation | Method and apparatus for selectively counting instructions and data accesses |
| US20050071816A1 (en) * | 2003-09-30 | 2005-03-31 | International Business Machines Corporation | Method and apparatus to autonomically count instruction execution for applications |
| US7421681B2 (en) | 2003-10-09 | 2008-09-02 | International Business Machines Corporation | Method and system for autonomic monitoring of semaphore operation in an application |
| US8381037B2 (en) | 2003-10-09 | 2013-02-19 | International Business Machines Corporation | Method and system for autonomic execution path selection in an application |
| US7526757B2 (en) | 2004-01-14 | 2009-04-28 | International Business Machines Corporation | Method and apparatus for maintaining performance monitoring structures in a page table for use in monitoring performance of a computer program |
| US7082486B2 (en) * | 2004-01-14 | 2006-07-25 | International Business Machines Corporation | Method and apparatus for counting interrupts by type |
| US7392370B2 (en) | 2004-01-14 | 2008-06-24 | International Business Machines Corporation | Method and apparatus for autonomically initiating measurement of secondary metrics based on hardware counter values for primary metrics |
| US7895382B2 (en) * | 2004-01-14 | 2011-02-22 | International Business Machines Corporation | Method and apparatus for qualifying collection of performance monitoring events by types of interrupt when interrupt occurs |
| US7415705B2 (en) | 2004-01-14 | 2008-08-19 | International Business Machines Corporation | Autonomic method and apparatus for hardware assist for patching code |
| US7197586B2 (en) * | 2004-01-14 | 2007-03-27 | International Business Machines Corporation | Method and system for recording events of an interrupt using pre-interrupt handler and post-interrupt handler |
| US7284158B2 (en) * | 2004-02-10 | 2007-10-16 | International Business Machines Corporation | Processor bus for performance monitoring with digests |
| US7761923B2 (en) | 2004-03-01 | 2010-07-20 | Invensys Systems, Inc. | Process control methods and apparatus for intrusion detection, protection and network hardening |
| US7421684B2 (en) | 2004-03-22 | 2008-09-02 | International Business Machines Corporation | Method and apparatus for autonomic test case feedback using hardware assistance for data coverage |
| US7389502B2 (en) * | 2004-03-31 | 2008-06-17 | Intel Corporation | Program phase detection for dynamic optimization |
| US20060119075A1 (en) * | 2004-12-03 | 2006-06-08 | Sharon Chen | Trailer ball and production thereof |
| US7457931B1 (en) * | 2005-06-01 | 2008-11-25 | Sun Microsystems, Inc. | Method and apparatus for estimating the effect of processor cache memory bus delays on multithreaded processor throughput |
| US7363450B1 (en) | 2005-06-01 | 2008-04-22 | Sun Microsystems, Inc. | Method and apparatus for estimating multithreaded processor throughput based on processor cache performance |
| US7860857B2 (en) * | 2006-03-30 | 2010-12-28 | Invensys Systems, Inc. | Digital data processing apparatus and methods for improving plant performance |
| US20080140993A1 (en) * | 2006-12-08 | 2008-06-12 | Advanced Micro Devices, Inc. | Fetch engine monitoring device and method thereof |
| US20080141008A1 (en) * | 2006-12-08 | 2008-06-12 | Advanced Micro Devices, Inc. | Execution engine monitoring device and method thereof |
| US20080141002A1 (en) * | 2006-12-08 | 2008-06-12 | Advanced Micro Devices, Inc. | Instruction pipeline monitoring device and method thereof |
| US7870438B2 (en) * | 2008-02-15 | 2011-01-11 | International Business Machines Corporation | Method, system and computer program product for sampling computer system performance data |
| US7881906B2 (en) * | 2008-02-15 | 2011-02-01 | International Business Machines Corporation | Method, system and computer program product for event-based sampling to monitor computer system performance |
| EP2304536A4 (en) | 2008-06-20 | 2012-08-15 | Invensys Sys Inc | SYSTEMS AND METHOD FOR IMMERSIBLE INTERACTION WITH ACTUAL AND / OR SIMULATED DEVICES FOR PROCESS, ENVIRONMENTAL AND INDUSTRIAL CONTROL |
| US20100008464A1 (en) * | 2008-07-11 | 2010-01-14 | Infineon Technologies Ag | System profiling |
| US8127060B2 (en) | 2009-05-29 | 2012-02-28 | Invensys Systems, Inc | Methods and apparatus for control configuration with control objects that are fieldbus protocol-aware |
| US8463964B2 (en) | 2009-05-29 | 2013-06-11 | Invensys Systems, Inc. | Methods and apparatus for control configuration with enhanced change-tracking |
| US20120084537A1 (en) * | 2010-09-30 | 2012-04-05 | International Business Machines Corporation | System and method for execution based filtering of instructions of a processor to manage dynamic code optimization |
| US9158660B2 (en) | 2012-03-16 | 2015-10-13 | International Business Machines Corporation | Controlling operation of a run-time instrumentation facility |
| US9405541B2 (en) | 2012-03-16 | 2016-08-02 | International Business Machines Corporation | Run-time instrumentation indirect sampling by address |
| US9280447B2 (en) | 2012-03-16 | 2016-03-08 | International Business Machines Corporation | Modifying run-time-instrumentation controls from a lesser-privileged state |
| US9454462B2 (en) | 2012-03-16 | 2016-09-27 | International Business Machines Corporation | Run-time instrumentation monitoring for processor characteristic changes |
| US9250902B2 (en) | 2012-03-16 | 2016-02-02 | International Business Machines Corporation | Determining the status of run-time-instrumentation controls |
| US9483268B2 (en) | 2012-03-16 | 2016-11-01 | International Business Machines Corporation | Hardware based run-time instrumentation facility for managed run-times |
| US9442824B2 (en) | 2012-03-16 | 2016-09-13 | International Business Machines Corporation | Transformation of a program-event-recording event into a run-time instrumentation event |
| US9430238B2 (en) | 2012-03-16 | 2016-08-30 | International Business Machines Corporation | Run-time-instrumentation controls emit instruction |
| US9471315B2 (en) | 2012-03-16 | 2016-10-18 | International Business Machines Corporation | Run-time instrumentation reporting |
| US9411591B2 (en) | 2012-03-16 | 2016-08-09 | International Business Machines Corporation | Run-time instrumentation sampling in transactional-execution mode |
| US9367316B2 (en) | 2012-03-16 | 2016-06-14 | International Business Machines Corporation | Run-time instrumentation indirect sampling by instruction operation code |
| US9465716B2 (en) * | 2012-03-16 | 2016-10-11 | International Business Machines Corporation | Run-time instrumentation directed sampling |
| US9916161B2 (en) * | 2015-06-25 | 2018-03-13 | Intel Corporation | Instruction and logic for tracking fetch performance bottlenecks |
| US9727395B2 (en) * | 2015-07-01 | 2017-08-08 | International Business Machines Corporation | Robust and adaptable management of event counters |
| GB2595303B (en) * | 2020-05-22 | 2024-04-17 | Advanced Risc Mach Ltd | Profiling of sampled operations processed by processing circuitry |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62279438A (ja) * | 1986-05-29 | 1987-12-04 | Mitsubishi Electric Corp | トレ−ス回路 |
| JPH02100146A (ja) * | 1988-10-06 | 1990-04-12 | Fujitsu Ltd | トレース決定方式 |
| JPH02176834A (ja) * | 1988-12-27 | 1990-07-10 | Nec Eng Ltd | プログラムロジックの自己監視方式 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3736566A (en) * | 1971-08-18 | 1973-05-29 | Ibm | Central processing unit with hardware controlled checkpoint and retry facilities |
| US3771138A (en) * | 1971-08-31 | 1973-11-06 | Ibm | Apparatus and method for serializing instructions from two independent instruction streams |
| JPS5886648A (ja) * | 1981-11-18 | 1983-05-24 | Mitsubishi Electric Corp | トレ−ス装置 |
| US4598364A (en) * | 1983-06-29 | 1986-07-01 | International Business Machines Corporation | Efficient trace method adaptable to multiprocessors |
| US4590550A (en) * | 1983-06-29 | 1986-05-20 | International Business Machines Corporation | Internally distributed monitoring system |
| US4707834A (en) * | 1985-09-17 | 1987-11-17 | Tektronix, Inc. | Computer-based instrument system |
| US4722049A (en) * | 1985-10-11 | 1988-01-26 | Unisys Corporation | Apparatus for out-of-order program execution |
| JPH0731615B2 (ja) * | 1986-04-18 | 1995-04-10 | 日本電気株式会社 | 情報処理装置 |
| US4821178A (en) * | 1986-08-15 | 1989-04-11 | International Business Machines Corporation | Internal performance monitoring by event sampling |
| US4991090A (en) * | 1987-05-18 | 1991-02-05 | International Business Machines Corporation | Posting out-of-sequence fetches |
-
1990
- 1990-07-13 US US07/552,389 patent/US5151981A/en not_active Expired - Fee Related
-
1991
- 1991-03-01 EP EP19910103122 patent/EP0465765A3/en not_active Withdrawn
- 1991-05-27 JP JP3151053A patent/JPH0816878B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62279438A (ja) * | 1986-05-29 | 1987-12-04 | Mitsubishi Electric Corp | トレ−ス回路 |
| JPH02100146A (ja) * | 1988-10-06 | 1990-04-12 | Fujitsu Ltd | トレース決定方式 |
| JPH02176834A (ja) * | 1988-12-27 | 1990-07-10 | Nec Eng Ltd | プログラムロジックの自己監視方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003531436A (ja) * | 2000-04-11 | 2003-10-21 | アナログ デバイセス インコーポレーテッド | 非侵入式アプリケーション・コード・プロファイリングの方法および装置 |
| JP2019506670A (ja) * | 2016-01-21 | 2019-03-07 | エイアールエム リミテッド | アドレス変換レイテンシの測定 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0816878B2 (ja) | 1996-02-21 |
| EP0465765A2 (en) | 1992-01-15 |
| US5151981A (en) | 1992-09-29 |
| EP0465765A3 (en) | 1992-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04233637A (ja) | 命令サンプリング計測のための装置および方法 | |
| US20060005083A1 (en) | Performance count tracing | |
| KR100390610B1 (ko) | 추론적인 프로세서에서 비-추론적인 이벤트들을카운트하기 위한 방법, 및 시스템 | |
| KR100280732B1 (ko) | 데이터처리시스템의성능모니터링방법및장치 | |
| US5608866A (en) | System for measuring and analyzing operation of information processor | |
| US5675729A (en) | Method and apparatus for performing on-chip measurement on a component | |
| US4821178A (en) | Internal performance monitoring by event sampling | |
| US5835702A (en) | Performance monitor | |
| US8615619B2 (en) | Qualifying collection of performance monitoring events by types of interrupt when interrupt occurs | |
| US6519310B2 (en) | Hardware event based flow control of counters | |
| US10140216B2 (en) | Measuring address translation latency | |
| JPS6010358A (ja) | 内部分散型システム計測監視装置 | |
| US7480833B2 (en) | Method and system for performing a hardware trace | |
| US6539502B1 (en) | Method and apparatus for identifying instructions for performance monitoring in a microprocessor | |
| US20060242517A1 (en) | Monitoring a data processor to detect abnormal operation | |
| JP2008513875A (ja) | 非侵入的追跡を行う方法及び装置 | |
| WO1999057640A1 (en) | Non-intrusive performance monitoring | |
| US10169187B2 (en) | Processor core having a saturating event counter for making performance measurements | |
| US20060212263A1 (en) | Derivative performance counter mechanism | |
| US6550002B1 (en) | Method and system for detecting a flush of an instruction without a flush indicator | |
| JP2775830B2 (ja) | 命令頻度測定方式 | |
| JPH05346870A (ja) | ディジタルコンピュータシステム | |
| JPH07210427A (ja) | メモリアクセス監視装置およびメモリアクセス監視方法 | |
| JPS62264343A (ja) | 動作情報履歴と性能測定情報との蓄積装置 |