JPH04230156A

JPH04230156A - フィルタ手段を用いたインピーダンス合成多重ループ回路

Info

Publication number: JPH04230156A
Application number: JP3107467A
Authority: JP
Inventors: Eddie L M Willocx; エディー・ルイス・マリー・ウィルロックス; Elve D J Moons; エルベ・デシデリウス・ヨーゼフ・モーンス; Pierre Paul Francois M Guebels; ピエール　−　パウル・フランソワ・モーリス・マリー・ゲベルス
Original assignee: Alcatel NV
Current assignee: Alcatel Lucent NV
Priority date: 1990-05-11
Filing date: 1991-05-13
Publication date: 1992-08-19
Also published as: CA2042292C; AU7594491A; EP0455894A1; EP0455894B1; DE69024947T2; US5343520A; DE69024947D1; AU641757B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、共通ループおよび別
個のＤＣおよびＡＣループパーツに関連した、フィルタ
手段を用いたインピーダンス合成多重ループに関する。

【０００２】この種の回路は例えばヨーロッパ特許第０
２０１６３５号［Ｊ．ＰｉｅｔｅｒｓーＰ．　　Ｇｕｅ
ｂｅｌｓ　　３−４］により公知である。この種の回路
は、交換機からの種々の通信線に与えられる適切な信号
［ＡＣ］インピーダンス、並びに通信線を介して交換機
に接続された機器に供給するための抵抗［ＤＣ］を合成
するために通信線回路に使用することができる。すなわ
ち、種々の通信線条件において、適当なＡＣおよびＤＣ
終端インピーダンスを供給するのに使用することができ
る。この公知の回路では、たて電流に対する影響を除去する
Ｈｅｒｔｅｒブリッジを採用するとともに、音声信号、
ＤＣ信号、および相対的に高圧のＡＣリング電流のよう
な広範囲に異なる特性を有する種々の信号に反応するよ
うに設計された共通センスアンプを採用している。この
センスアンプは共通ループ部分に含まれ、その出力信号
をＤＣループ部およびＡＣループ部の両方に含まれる別
個のフィルタ回路に供給する。特に、ＡＣループはＤＣ
ブロッキングシリアルキャパシタンスを有し、この値は
ＤＣを除去する適当なハイパスカットオフ特性に対して
は相対的に大きな値を有するが、低周波の音声信号をパ
スさせる。また、センスアンプの入力段に現れる種々の
信号を提供するために、センスアンプは高次の増幅入力
信号により飽和されないように注意して設計する必要が
ある。入力バイアス抵抗はセンスアンプを構成する演算
増幅器の２つの各入力端子に使用される。これらの入力
バイアス抵抗はグランド電位［０Ｖ］やバッテリ電位［
−４８Ｖ］とは異なる２つの補助電位、例えば−３３Ｖ
と−４０．５Ｖに接続される。上記ヨーロッパ特許にも
記載されているように、第１の補助電位により、相対的
に高電圧のリング信号がＨｅｒｔｅｒブリッジを介して
電話回線に印加されたときセンスアンプが飽和するのを
防止することができる。第２の補助電位は、通信線回路
の種々の部分に現れる信号の特別の共通基準電位として
使用される。このような補助バイアス源の内部インピー
ダンス、特に第２の補助電位源の内部インピーダンスは
決して小さくない。さらに、クロスカップリングされる
寄生信号のレベルが許容できない程高くならないように
注意して設計する必要がある。

【０００３】公開されたＰＣＴ出願　　ＷＯ　　９０／
０７８３４［Ｐ．Ｂｕｅｂｅｌｓ　　８］に開示された
回路は従来の制限を無くしたインピーダンス合成多重ル
ープの構造を改良し、特に上記フィルタキャパシタンス
の値を低減し、センスアンプからのＡＣ出力を高めると
ともに、特別の共通基準電位を無くしている。この公知
の回路では、フィルタ手段は、共通ループ部から供給さ
れたトランスデューサを有し、入力段は出力段にカスケ
ード接続され、全体のネガティブフィードバックループ
は出力段の出力端子から入力段の入力端子に伸び、一方
の段がＡＣループ部に対して、ＤＣのような低周波成分
を除く出力信号を供給し、ＤＣはＤＣループ部に供給す
る他方の段の出力にのみ現れる。

【０００４】このように、センスアンプは、全体がフィ
ードバックされる、周波数依存の２段アンプで実現され
、この２段の出力はロウパス、たとえばＤＣおよびハイ
パス［ＡＣ］信号をそれぞれ直接供給している。この公
知の回路の入力段はさらにＤＣのような低周波成分を除
く出力信号を供給する。

【０００５】これは、通信線回路の応用には特に利点が
ある。すなわち、上記ヨーロッパ特許では、センスアン
プのゲインは飽和を防止するために制限される。相対的
に小さな振幅のＡＣ信号がより大きなＤＣ電圧レンジに
重畳され、センスアンプの出力端子から得られる電圧の
大部分をしめる。しかし、新しい設計では、電圧レンジ
の大部分はＤＣ成分を含まないＡＣ信号の振幅により占
められる。ＤＣ成分は出力段に現れるのみである。これ
は、低周波リング信号の場合にも同様である。従って、
入力段の出力にはＡＣ信号しかないので、センスアンプ
のその部分のゲインをＤＣ成分に無関係に最大ＡＣ信号
の関数として定義できる。

【０００６】この発明の限定された目的は上記ＰＣＴ出
願　　ＷＯ　　９０／０７８３４号に規定された構造を
、音声信号のみならず上記音声周波数レンジ以上の遠隔
測定信号を取り扱うのに適した加入者ラインインターフ
ェース回路［ＳＬＩＣ］に使用可能にすることである。このようなＳＬＩＣは上記ヨーロッパ特許のほか、ＩＥ
ＥＥＪｏｕｒｎａｌ　　ｏｆ　　Ｓｏｌｉｄ−Ｓｔａｔ
ｅ　　Ｃｉｒｃｕｉｔｓ，ＶＯＬ．ＳＣ−２１，Ｎｏ．
２，１９８６年４月、２５２ー２５８ページに記載され
ている。このヨーロッパ特許出願では、ＤＣループ部分
に含まれる別個のフィルタ回路の１つが、１２ＫＨｚま
たは１６ＫＨｚの測定信号のバーストを除去するように
設計され、上記文献に記載されたＳＬＩＣ内の同様に配
置された測定フィルタは１２００Ｈｚでロールオフを有
する１次のフィルタである。

【０００７】他方、上記ヨーロッパ特許出願にも開示さ
れているように、低周波ダイアルパルスを検出しなけれ
ばならず、上記ロウパスおよびハイパス出力を相対的に
低い周波数、すなわちＤＣと最低周波数との間で分割す
ることは、ＤＣライン電流の断続を合理的に再生するこ
とと互換性が無い。実際、毎秒１０または２０サイクル
で、方形のダイアルパルスが過度に歪まないように、十
分な数次の高調波の基本周波数が検出器を通過できるよ
うにしなければならない。さらに、外部部品としてたと
えば１００ｎＦの単一のキャパシタンスを用いるセンス
アンプにより生じた周波数分割により、１２または１６
ＫＨｚの高振幅の計測パルスのバーストを適切に除去で
きない。

【０００８】この発明の第１の特徴によれば、入力段お
よび出力段の各出力２入力ロウパスフィルタの各入力に
接続されている。このフィルタの出力信号は、前記入力
段および出力段の各出力信号の周波数成分を分離する周
波数よりも高い周波数でカットオフされる。

【０００９】このような再結合ロウパスフィルタはたと
えば４００Ｈｚの２入力切り替えキャパシタンスロウパ
スフィルタにより実現できる。このフィルタは計測信号
のバーストを低減し、ダイアルパスルの検出を可能にし
、周波数依存の２段センスアンプの入力段と出力段が上
述したようなＡＣループ部とＤＣループ部の信号を発生
し、相対的に高圧信号による飽和を防止している。

【００１０】上記ＰＣＴ出願に記載されたような構造を
用いた、この発明の限定された目的はＳＬＩＣの消費電
力を低減することである。これは、ＬＳＩチッップの設
計には重要な要件である。上記出願に記載されているよ
うに、演算増幅器を用いることができる。すなわち、こ
の出願におけるセンスアンプの入力段、および反転およ
び非反転入力におけるそれぞれ異なるＤＣバイアスによ
りこれらの入力において、加入者ラインに印加される高
電圧リング信号の結果として生じるコモンモード信号の
大きさを制限することができる。加入者リング条件にお
ける電圧を制限する必要性のみならず、このアンプの入
力におけるバイアス源を除外して、センスアンプ信号を
ライン信号に依存させる条件を考慮した場合、このよう
な個別のバイアスは、個別のＤＣバイアスポテンシャル
と個別のバイアス抵抗とを当然含む。

【００１１】この発明の第２の特徴によれば、入力段の
各入力端子は、それぞれポテンショメータによりバイア
スされる。各ポテンショメータは共通ＤＣポテンシャル
ソースの両端に接続され、制御可能なゲート手段を用い
て２つのポテンショメータの各々に対してポテンショメ
ータ源の極を同時に非接続にすることが可能である。

【００１２】このように、適当な設計条件を維持しなが
らオフフック条件あるいはパワーダウン条件においてチ
ップの電力消費を実質的に低減することが可能になった
。さらに、入力段を構成する演算増幅器の２つの入力端
子をバイアスするのに用いられる２つのポテンショメー
タ抵抗の１つを非接続することによりセンスアンプのノ
イズを改善することができる。

【００１３】少なくとも１つのバイアスポテンショメー
タはすでに上記ヨーロッパ出願に使用されているが、こ
れらのポテンショメータとは別個のバイアスポテンシャ
ルが常時接続された電話交換器のバッテリ極に現れる。ＩＢＭ　　Ｔｅｃｈｉｎｉｃａｌ　　Ｄｉｓｃｌｏｓｕ
ｒｅ　　Ｂｕｌｌｅｔｉｎ，　　Ｖｏｌ。２０、１９７
７年８月、ページ１０４５／６には、コモンモード信号
を減衰させる、交換器バッテリとは別個のＤＣポテンシ
ャルソースの両端に接続された２つのバイアスポテンシ
ョメータを開示している。この場合にも上記ヨーロッパ
出願と同じことが言える。さらには、１９８８年１１月
２５日にフランスにファイルされた出願Ｎｏ．８８１５
４１７に開示された永久バイアス構成では、制御される
ゲート手段が、センスアンプの入力端子のフィルタ除去
リング信号のキャパシタンス部を非接続にする最後の回
路にのみ内臓されている。この場合にも、上記ヨーロッ
パ出願と同じことが言える。

【００１４】上記ＰＣＴ出願に記載された構造において
、この発明の限定された目的は、ＳＬＩＣの必須の素子
を構成するチップに関連する外部部品の数を低減するこ
とである。そのような外部部品は、上記ヨーロッパ出願
Ｎｏ０２０１６３５号において、ＤＣループ部に含まれ
るロウパスフィルタの４７０ｎＦシャントキャパシタン
ス部である。このフィルタはオフフックを検出するリン
グトリップ回路の一部であり、コンパレータの前段に設
けられ、コンパレータがスパイクに反応しないようにし
ている。このシャントキャパシタンスは、制御可能なリ
ングビット信号により開かれる２つの直列に接続された
パスゲートにより絶縁され、このリングビットが無い場
合には、第３のパスゲートにより短絡される。

【００１５】他方、１２／１６ＫＨｚ計測信号は、ある
電話システムの場合には、計測バーストの収集になり、
他の場合には、連続した計測信号になる。この場合、計
測形状ビットの制御によりバーストに分割することが望
ましい。ヨーロッパ特許Ｎｏ．０１４５０３８号では、
１２または１６ＫＨｚ［Ｄ．Ｒａｂａｅｙ１］のサイン
波はランプキャパシタンスを用いたスロープエッジを持
つ計測パルス列に変換される。

【００１６】この発明の第３の特徴によれば、出力段の
出力は、少なくとも１つの端子が１対の非制御ゲート手
段に接続されたキャパシタンスを有するロウパスフィル
タに接続される。第１ゲート手段はキャパシタンスをロ
ウパスフィルタに効果的に挿入し、第２ゲート手段は、
キャパシタンスを電話計測パスル形状回路に挿入する。

【００１７】実際、別個のロウパスおよびハイパス出力
応答特性を有する周波数依存トランスデューサとして実
現されるセンスアンプの場合、次段のたとえば２２０ｎ
Ｆのロウパスフィルタのキャパシタンスは形状計測パル
スにも、すなわち時分割多重でも使用することができる
。この時分割多重については、切り替えキャパシタンス
フィルタに対するフランス特許Ｎｏ．２５９７２７９に
記載されている。この特許では、キャパシタンスの値が
２進値で重み付けされたキャパシタンス群を用いて変更
可能であるが、この方法は２つの値しか必要でない場合
、部品を節約することができない。

【００１８】

【実施例】第１図の従来技術の回路において、Ｈｅｒｔ
ｅｒブリッジは、上記ヨーロッパ特許において述べた古
典的なものであり、一般には同様の方法でＳＬＩＣに組
み込まれている。従って、必然的に閉鎖型リングに６つ
のインピーダンスを有した６極ネットワークで３つのポ
ートを有している。各ポートの２つの端子は、直列に接
続された２つの並列のインピーダンス群により分離され
ている。図１にしめす信号電圧Ｖ１およびＶ２に相当す
る第１ポートは電話ライン回路の残りの部分ＬＣに接続
され、電圧Ｖ’２およびＶ’１に相当する第２ポートは
遠隔の電話サブセットあるいは他の装置（図示せず）に
行く。第３のポートは、センスアンプと接続され、この
センスアンプの入力段を構成する演算増幅器Ａ１の反転
および非反転入力端子に現れるコモンモード電圧信号ｅ
により識別される２つの端子を有している。残りの多重
ループを含むＬＣ部は他方側の双方向電話ラインに対抗
して４線式の電話交換機をアクセスする。

【００１９】次段の関係を簡単にするために、６極すな
わちＨｅｒｔｅｒブリッジを構成する６つのインピーダ
ンスにはアドミッタンス表示を用いてラベルがつけられ
ており、あるインピーダンスはフィードアドミッタンス
Ｙ０の両端の電位差ｖ’２ーｖ１を有し、同様に他の加
入者線に対してフィードアドミッタンスＹ’０の両端に
電位差ｖ２−ｖ’１を有する。縦電流に対して免疫性を
与えるＨｅｒｔｅｒブリッジの古典的方法、および上記
ヨーロッパ特許出願において詳述されている他の利点で
は、これらのフィードアドミッタンスは相対的に高い（
低抵抗）。逆に残りの４つのアドミタンスは相対的に低
い値を有する。すなわち、電位ｖ１およびｖ’１を有す
る端子間に直列に接続されたアドミッタンスＹ１および
Ｙ’１により構成される高抵抗のポテンショメータ、お
よびｖ２およびｖ’２の間にＹ’２と直列に接続される
Ｙ２により構成される高抵抗のポテンショメータのアド
ミッタンスは低い。ポテンショメータのタップポイント
がセンスアンプの第１段の入力を構成する。

【００２０】図１に示すように、第１段の反転入力はコ
ンダクタンスＧ１を介して電位Ｖ１にバイアスされ、非
反転入力はＧ２を介してＶ２にバイアスされる。増幅器
の入力段Ａ１は信号ｖａを出力する。Ａ１の出力はアド
ミッタンスＹ３を介してＡ１の反転入力に接続されると
ともに、ＬＣに接続されＨｅｒｔｅｒブリッジ［ｖ１，
ｖ２］に戻る多重ループの一部を構成している。

【００２１】いままで述べた構成は、上記ヨーロッパ特
許Ｎｏ．０２０１６３５に開示された一般的な構成であ
るが、それとは対照的に入力段Ａ１はＡＣ信号とＤＣ信
号を絶縁するようにその出力に２つの分岐されたフィル
タが接続されたセンスアンプではない。Ａ１は第２アン
プ段Ａ２、特にその反転入力端子に直列に接続されたア
ドミッタンスＹａを介して信号を供給する。Ａ２も演算
増幅器である。この第２段の非反転入力は図示するよう
にグランドにバイアスされ、信号ｖｂが出力される出力
端子はアドミッタンスＹｂを介して反転入力に接続され
る。図示するようにＹｂはキャパシタンスであり、Ｙａ
のような他の２端子素子はすべて抵抗である。Ａ２の出
力とその反転入力との間のフィードバック接続に加えて
、さらに負のフィードバックがアドミッタンスＹ４を介
して非反転入力に接続されるように形成されている。

【００２２】このようにして、ＤＣ成分が除去されたハ
イパス出力ｖａをつくることが可能であり、回路の残り
の部分ＬＣを介してＡＣループ部に使用されることがわ
かった。一方、Ａ２の出力において、ｖｂはＤＣ信号を
出力するロウパス機能であり、ＬＣを介してＤＣループ
部に信号ｖｂが供給される。

【００２３】Ａ２は必然的にミラー効果積分器であり、
２段Ａ１およびＡ２にわたり負のフィードバック接続を
行うことにより、ＤＣ成分を除去したハイパス応答特性
が得られる。以下に述べる解析は種々の相互作用設計パ
ラメータを識別する。Ａ１の反転および非反転入力およ
びＡ２の反転入力に対応して３つの電流ノード方程式を
つくることができる。［ｖ１−ｅ］Ｙ１ー［ｖ’１−ｅ］Ｙ’１ー［Ｖ１−ｅ
］Ｇ１ー［ｖａ−ｅ］Ｙ３＝０　　．．．（１）［ｖ２
−ｅ］Ｙ２ー［ｖ’２−ｅ］Ｙ’２ー［Ｖ２−ｅ］Ｇ２
ー［ｖｂ−ｅ］Ｙ４＝０　　．．．（２）［ｖａ］Ｙａ
＋［ｖｂ］Ｙｂ＝０　　．．．（３）

【００２４】上記
式は演算増幅器の２つの入力端子における通常の条件、
すなわち、無視できる入力電流と、同じコモンモード電
圧を考慮している。３つの未知の電圧ｖａ、ｖｂ、ｅが
あり、上記３つの式から導きだされる。上述したヨーロ
ッパ特許Ｎｏ．０２０１６３５号の場合には、さらに簡
単に表される。すなわち、第１段Ａ１の出力電圧、およ
び式（３）から見た出力段Ａ２の出力電圧はフィードア
ドミッタンスＹ０およびＹ’０の両端の電圧の和に比例
している。言い替えれば次の式を満足する必要がある。ｖａ＝ｍ［ｖ２ーｖ’１＋ｖ’２−ｖ１］　　．．．（
４）

【００２５】ただし、ｍは無次元のあるパラメータであ
る。（４）式に示すようなｖａを得るために、（１）、
（２）、（３）式に置き換えると、ｖａは以下の条件に
より得られることがわかる。この場合、ｖａ第１のワイ
ヤを介して加入者ラインに流れ、第２のワイヤに戻る電
流に直接比例し、バイアス電圧Ｖ１およびＶ２に依存す
るｖａの他の成分は伴わない。Ｙ１＝Ｙ’１　　．．．（５）Ｙ２＝Ｙ’２　　．．．（６）Ｙ１［Ｇ２＋Ｙ４］＝Ｙ２［Ｇ１＋Ｙ３］　　．．．（
７）Ｇ１・Ｙ２・Ｖ１＝Ｇ２・Ｙ１・Ｖ２　　．．．（８）
上記（５）、（６）、（７）、（８）式はＶ１とＶ２が
ともに０の場合に含まれるアドミッタンスの値に関係な
く満足される。パラメータに関するこの４つの条件を用
いて、ｍにより与えられるｖａの電圧転送関数は、ｍ［
ｎ＋１］Ｙ３＝Ｙ１　　．．．（９）さらに無次元のパ
ラメータｎは、ｎ・Ｙ２・Ｙ３・Ｙｂ＝Ｙ１・Ｙ４・Ｙａ　　．．．（
１０）により与えられる。

【００２６】従って、ｍはアドミタンスパラメータの関
数で識別されるので、応答ｖａが敢然に決まり、それに
よりｖａとｖｂとの間の関係式からｖｂに対しても同じ
ことが言える。他方、条件式（５）ないし（８）ならび
に（９）式および（１０）式によるパラメータｍとｎを
用いて段Ａ１の２つの入力端子におけるコモンモード電
圧ｅは次式により決定される。ｅ［２Ｙ１＋Ｇ１＋Ｙ３］＝ｍ［ｎ・ｖ１＋ｎ・ｖ’１
＋ｖ２＋ｖ’２］Ｙ３＋Ｖ１・Ｇ１・・・［１１］

【０
０２７】出力電圧ｖａに対する電圧転送関数は（４）式
に現れ、（９）式および（１０）式により定義されるｍ
により与えられ、ｍはＹａとＹｂとの比の関数として表
せることがわかる。（３）式により規定される出力電圧
ｖａとｖｂを結合するこの比において、Ｙａおよび／ま
たはＹｂが上記式において周波数に依存する唯一のアド
ミタンスであるならば、出力電圧ｖａおよびｖｂに対す
る周波数補完特性を得ることができる。Ｙａが純粋な抵
抗成分でＹｂが純粋なキャパシタンス成分で示される回
路の場合、ｖａに対しては低域周波数が除去された周波
数特性が得られ、ｖｂに対しては高域周波数が除去され
た周波数特性が得られる。これら２つの素子の性質、す
なわち、Ｙａに対するキャパシタンスとＹｂに対する抵
抗成分を反転させることにより、周波数応答が交換され
るので、入力段Ａ１の出力端子に広域周波数が除去され
た周波数特性が得られ、出力段Ａ２の出力端子に低域周
波数が除去された周波数特性が得られる。しかしながら
、図示した回路は積分器であるが微分器にもなり、直列
に接続された入力キャパシタンスにおける高域周波数の
ノイズに対してさらに高い感度を有することが知られて
いる。とりわけ、第１段Ａ１の出力端子からハイパス周
波数特性を得ることは、ＤＣ成分が、重畳されたＡＣ信
号の振幅よりも大きな振幅を有することができる場合に
は利点がある。実際、そのような場合には、利用可能な
出力電圧の大部分は出力ＤＣ信号により占有されるので
飽和を防止するためにＡ１のゲインを制限しなければな
らない。この問題は、第１段Ａ１の出力信号からＤＣ信
号を除去しこのＤＣ信号を第２段Ａ２の出力端子に供給
することにより解決できる。外の平衡加入者ラインを電
話交換器の他のラインに接続するために使用されるＨｅ
ｒｔｅｒブリッッジでは、ラインを構成する２線に関連
する素子は互いに対称性を持つ必要があり、（５）式お
よび（６）式は成立せず、ちょうど直列のフィードアド
ミタンスＹ０およびＹ’０もＨｅｒｔｅｒブリッジの一
部であるように、４つのアドミタンスＹ１、Ｙ’、Ｙ２
、Ｙ’２がすべて互いに等しくなる。たとえば、フィー
ドアドミタンスＹ０およびＹ’０は５０オーム相当の抵
抗値にして、Ｈｅｒｔｅｒブリッジの２つの交又接続さ
れたポテンショメータの特性を構成する４つのインピー
ダンスはおのおの６０キロオームの値にすることが可能
である。

【００２８】さらに、Ｙ１＝Ｙ２の条件の場合、Ａ１お
よびＡ２の出力端子から得られる各ゲインは（９）式に
現れるＹ１とＹ３の比および（１０）式に現れるＹ３と
Ｙ４の比により決定される。ただし、（１０）式に現れ
るアドミタンスＹｂにより決定される周波数応答特性は
別である。たとえば、高域周波数においてＡ１では単位
ゲインを得、ＤＣに対しては、１／２（絶対値）のゲイ
ンをＡ２の出力段で得たい場合、Ｙ３とＹ１を同じ値に
すればよい。たとえば、Ｙ３とＹ１を６０キロオームに
して、Ｙ３の値をＹ４の値、たとえば３０キロオームの
半分にすることにより得られる。このような場合、ｍ＝
１／（１＋ｎ）＝Ｙｂ／（２Ｙａ＋Ｙｂ）＝ｐＣＲ／（
２＋ｐＣＲ）・・・（１２）

【００２９】（４）式においてｖａを定義するｍを表す
最初の項は、（９）式のｎの関数により直接得られる。同様に、（１０）式はＹａに相当する純粋抵抗成分Ｒ、
Ｙｂに相当する純粋キャパシタンス成分Ｃ、および仮想
角周波数を含む最後の項を導きだすＹａとＹｂの比の関
数として表すことができる。一方、（４）式により与え
られるｖａに対するｍに対応してｖｂに対する電圧転送
関数ｍ’は（３）式から得られる。すなわちｍ’＝（−
Ｙａ／Ｙｂ）ｍ＝（−Ｙａ／２Ｙａ＋Ｙｂ）＝（−１／
（２＋ｐＣＲ））　　・・・（１３）上記式において、
ｍ’の第２項は（１０）式から得られ、最終項はｐ，

【００３０】Ｃ，およびＲを導入することにより得られ
る。この式は、Ａ２の出力におけるＤＣゲインはＡ１の
出力における広域周波数の単位ゲインの１／２にすぎな
い。ｍおよびｍ’の周波数に対して厳密な補完特性を得
たい場合、すなわち単位ゲインに等しいｍ−ｍ’を得た
い場合には、Ｙ３とＹ４をともにＹ１に等しくすること
により得られる。

【００３１】最後に、Ｙ１、Ｙ２，Ｙ３，およびＹ４の
ようなアドミタンスの値が決定されると、Ｇ１およびＧ
２の値ならびにバイアス電圧Ｖ１およびＶ２が（７）式
および（８）式から求まる。たとえば、上述したように
Ｙ１＝Ｙ２の場合に、Ｙ４＝２Ｙ３であれば、Ｖ１とＶ
２がともに０、すなわちグランド電位であればＧ１＝Ｙ
４およびＧ２＝Ｙ３となる。Ａ１の出力における高域周
波数、およびＡ２の出力におけるＤＣ信号がともに単位
ゲインの場合には、Ｙ３＝Ｙ４となり、（７）式および
（８）式から明かなように、Ｇ１＝Ｇ２およびＶ１＝Ｖ
２とすればよい。

【００３２】上述したヨーロッパ出願第０２０１６３５
号に示されるように、Ａ１の反転および非反転入力端子
におけるバイアス源を適当な値に設定することにより、
（１１）式から得られるｅにより定義されるＡ１の入力
端子に無視できないコモンモード電圧を生じる。

【００３３】図２は図１の変形例を示す。Ａ１およびＡ
２の出力における電圧ｖａおよびｖｂは２入力ロウパス
フィルタＬＰに印加される。フィルタＬＰの出力端子Ｄ
ＩはＬＣと接続され、オンフックおよびオフフック、た
とえばダイアル信号が上記ヨーロッパ特許出願第０２０
１６３５号に開示されている態様でコンパレータに印加
される。ＬＰはＡ１およびＡ２のハイパス（ＡＣループ
）およびロウパス（ＤＣループ）出力を再結合して再生
方形ダイアルパルス、すなわち１次周波数および適当な
数の高調波を印加する。同時に、ＬＰは４００Ｈｚ以上
の周波数を減衰させ遠隔計測パルスのバーストを除去す
る。好適実施例では、ＬＰは２入力の１次切り替えキャ
パシタンスフィルタにより構成される。その出力シャン
トキャパシタンスを直列等価抵抗により、他方の入力に
対して２倍の値を持つ一方の入力に供給すると、フラッ
トなＬＰゲインが得られ、ｖｂによるｖａの減衰は１／
２ですむ。それにより、（１２）式および（１３）式に
より与えられる差を補償している。しかしながら、これ
によりさらにｖａとｖｂは減衰するが、通常の単一入力
切り替えキャパシタンスフィルタを用い、このフィルタ
の前段に２入力乗算／加算回路を接続し、ｖａとｖｂを
この回路に印加し、ｖａ＋２ｖｂの値を前記フィルタに
印加するようにすれば上記減衰を防ぐことができる。

【００３４】Ａ２の出力端子とＬＣとの間にさらに回路
を設け、呼出し期間中に呼ばれた加入者がオフフックす
るとコンパレータがリングトリップ信号を検出するよう
に構成してもよい。上記ヨーロッパ特許出願第０２０１
６３５号にも記述されているように、これは、Ａ２の出
力端子と、ＬＣの端子ＲＴとの間に接続された直列抵抗
Ｒ１、およびＲＴとシャントキャパシタンスＣ１の一方
の端との間に接続された直列パスゲートＰＧ１とから構
成される３Ｈｚのロウパスフィルタによりえられる。な
お、キャパシタンスＣ１の他方の端子は端子ＲＭにより
ＰＧ１のように制御されるパスゲートＰＧ２を介してグ
ラウンドに接続される。ゲートを呼出ビットにより単に
開くかわりに、呼出ビットが存在し、計測整形ビットが
無いときにゲートを開く制御信号をＲＭに印加するよう
にしてもよい。

【００３５】補完条件ＲＭが存在するときはＣ１はＲＴ
およびグランドからはずされ、ＬＣの端子ＭＥとの間に
接続され、パスゲートＰＧ３を介して計測整形回路に導
き、パスゲートＰＧ４を介して適当なバイアス電位を端
子Ｖ３に与える。ゲートＰＧ３およびＰＧ４はＲＭによ
り制御される。

【００３６】図２は図１のバイアス電位Ｖ１およびＶ２
ならびにコンダクタンスＧ１およびＧ２の相関バイアス
抵抗が、それぞれパスゲートＰＧ５およびＰＧ６を介し
て負バッテリに接続されたコンダクタンスＧ５およびＧ
６の抵抗に直列にコンダクタンスＧ３およびＧ４のグラ
ンド抵抗からなるポテンショメータにより得られる。パ
スゲートＰＧ５およびＰＧ６はともに呼出期間中、共通
制御端子に印加される信号ＲＰにより開制御される。

【００３７】Ｖ１、Ｖ２、Ｇ１、およびＧ２の関係を規
定する（７）式および（８）式を考えると、ポテンショ
メータＧ３，Ｇ４、Ｇ５およびＧ６が交換バッテリの両
端に分岐接続された場合、次の式が成り立つ。Ｙ１（Ｇ４＋Ｙ４）＝Ｙ２（Ｇ３＋Ｙ３）・・・（７’
）Ｇ５Ｙ２＝Ｇ６Ｙ１　　．．．（８’）

【００３８】（
８’）式はＰＧ５およびＰＧ６が消費電力を節約するた
めに閉じられたとき成立する。したがって、（７’）式
および（８’）式が成立する場合には、Ｇ５およびＧ６
が接続されているか否かにかかわらず従前の解析は正し
いことになる。従前に仮定したＹ１＝Ｙ２の対称のケー
スでは、（８’）式は、コンダクタンスＧ５およびＧ６
の付加切り替え抵抗を同じにすればよいことを示してお
り、また（７）式および（７’）式はＧ３およびＧ４は
それぞれＧ１およびＧ２にとってかわることを示してい
る。（１２）式および（１３）式に関連して仮定したよ
うに、アドミタンスＹ１、Ｙ’１、Ｙ２、Ｙ’２、Ｙ３
の抵抗値が６０キロオームで、Ｙ４の値が３０キロオー
ムの場合、Ｇ３とＧ４の値をそれぞれ３０キロオームお
よび６０キロオームにする必要があり、これはＧ１およ
びＧ２の場合にも当てはまる。

【００３９】ＰＧ５およびＰＧ６が閉じられたときに減
少する消費電力とは別に、そのような時は、入力演算増
幅器Ａ１の２入力の全体のバイアス抵抗はさらに大きく
なる。すなわち、コンダクタンスＧ３＋Ｇ５およびＧ４
＋Ｇ６はそれぞれＧ３およびＧ４に減少する。この結果
、ノイズ特性が改善される。すなわち、たとえばＡ１の
反転入力におけるノイズ信号の場合、ノイズゲインは、
フィードバックコンダクタンスＹ３により分割された全
体の入力コンダクタンスの線形関数である。

【００４０】閉制御されていないパスゲートＰＧ５およ
びＰＧ６の抵抗がＧ５およびＧ６の共通値に対して無視
できないほど小さくない、たとえば２０キロオームとい
った値の場合、（８’）式は、ＰＧ５とＰＧ６が導電し
ているときの抵抗値を考慮して、Ｇ５とＰＧ５の直列抵
抗およびＧ６とＰＧ６の直列抵抗のトータル値をマッチ
ングさせる必要があることを意味している。このマッチ
ングは、ＰＧ５とＰＧ６をＧ５とＧ６に対して共通の単
一パスゲートに置き換えることにより無くすことができ
る。しかしながら、このようにすると、Ｇ５とＧ６が共
通の端子を持つことになる。このことは、もし共通のパ
スゲートＰＧ５とＰＧ６が開かれたときに無視できない
抵抗値を有する場合、Ａ１の２入力間の抵抗値が非無限
抵抗値であることに等しい。さらに悪いことには、逆に
ＰＧ５およびＰＧ６が閉じられた場合、たとえ無限の抵
抗値を有していても、Ａ１の２入力間の寄生シャントの
抵抗値が一端に常時接続されるＧ５およびＧ６の抵抗、
たとえ４０キロオームの和に等しくなる。従って、２つ
のパスゲートＰＧ５およびＰＧ６については、共通のゲ
ートにしても２倍の電流を流す必要があるのでチップス
ペースの節約にならない。

【００４１】（５）式および（６）式は、対称型のＨｅ
ｒｔｅｒブリッジの場合、Ｙ１，Ｙ’１、Ｙ２およびＹ
’２の値はすべて同じでなければならない、たとえば６
０キロオームの共通抵抗値でなければならないことを意
味するが、わずかな許容値を有した外部素子として実現
する必要がある。従って、（５）式および（６）式は次
のように表すことができる。１／Ｙ１＝（１／Ｙ’１）＋（１／Ｙ’０）・・・（５
’）１／Ｙ２＝（１／Ｙ’２）＋（１／Ｙ’０）・・・（６
’）

【００４２】この場合、（５）式および（６）式の厳格
な条件の変わりに（５’）式および（６’）式を用いれ
ば、ｖ’１／ｖ’２ポートには負荷が無い、すなわち加
入者ラインがオープンになっていると仮定して、一方側
のｖ１／ｖ２ポートと他方側のｅポートとの間のＨｅｒ
ｔｅｒブリッジの完全な平衡条件をえることができる。従って、（５’）式と（６’）式平衡型２ポートＷｈｅ
ａｔｓｔｏｎｅブリッジの条件に相当し、上記オープン
ループの場合にセンスアンプの出力がゼロレベルのとき
にＤＣオフセットを考慮しなくてよいという利点がある
。したがって、ラインの極性を逆にして考えると、ライ
ン電流の極性に依存した正または負のＤＣ出力に等しい
。Ｙ’１およびＹ’２の実用的な抵抗値が６０キロオー
ムの場合に、Ｙ０とＹ’０が５０オームの対称型Ｈｅｒ
ｔｅｒブリッジに（５’）式および（６’）式を用いれ
ば、Ｙ１とＹ２に対して６０．５キロオームの値を持つ
ことになるが、（５）式および（６）式の場合に比べて
その差は０．１％以下である。

【００４３】また、図２では、図１と異なり、Ｙａはパ
スゲートＰＧ７によりシャントされている。ゲートＰＧ
７は端子ＲＥに印加される応答時間強調信号による開制
御され、（１２）式および（１３）式のＲは極端に減少
し、Ａ１およびＡ２のハイパスおよびロウパス応答を分
離する周波数が増大する。ＲＥに印加される信号を、オ
フフック検出後、たとえば５ミリ秒の期間発生させるこ
とにより、ＣＲの時定数が急速に減少しＤＣレベル検出
を迅速に行うとともに、加入者ラインの短絡前に、偽の
高速なＤＣレベル変化を検出しないようにしている。な
お、上記実施例は、この発明を説明する上での例示に過
ぎず、この発明の請求範囲を制限するものではない。

【図面の簡単な説明】

【図１】ＰＣＴ出願ＷＯ　　９０／０７８３４に記述さ
れた２段センスアンプに信号を供給し、ＡＣおよびＤＣ
合成ループに対し別個の出力を有するＨｅｒｔｅｒブリ
ッッジを含むＳＬＩＣの一部を示す図。

【図２】この発明の特徴を示す、図１の変形例の図。

【符号の説明】

ＰＧ１，ＰＧ２，ＰＧ３，ＰＧ４，ＰＧ５，ＰＧ６，Ｐ
Ｇ７・・・パスゲートＡ１，Ａ２・・・センスアンプＧ３，Ｇ４，Ｇ５，Ｇ６・・・コンダクタンスＹ３，Ｙ
４，Ｙｂ，Ｙａ・・・アドミタンスＬＣ・・・電話線回
路の一部ＬＰ・・・ロウパスフィルタ

Claims

【特許請求の範囲】

【請求項１】共通ループと、別個のＤＣおよびＡＣルー
プ部に関連したフィルタ手段を用いたインピーダンス合
成多重ループであり、前記フィルタ手段は、前記共通ル
ープから供給されたトランスデューサを有し、入力段（
Ａ１）が出力段（Ａ２）とカスケード接続され、全体の
負フィードバックループ（Ｙ４）が前記出力段の出力端
子から前記入力段の入力端子に伸び、前記一方の段がＡ
Ｃループ部にＤＣのような低周波数成分を除く出力信号
を供給し、前記ＤＣはＤＣループ部に供給する他方の段
の出力端子にのみ現れる、インピーダンス合成多重ルー
プにおいて、入力段（Ａ１）と出力段（Ａ２）の各出力
端子が、前記入力段および出力段の各出力端子における
周波数成分を分離する周波数よりも高い周波数でカット
オフされる出力信号を有する２入力ロウパスフィルタ（
ＬＰ）の各入力端子に接続されたことを特徴とするフィ
ルタ手段を用いたインピーダン合成多重ループ回路。
【請求項２】前記ロウパスフィルの出力信号は、ダイア
ルパルスの基本周波信号が前記フィルタの一方の入力端
子に印加され、高調波信号が他方の入力端子に印加され
、電話計測パルスバースト信号が前記フィルタパスバン
ドよりも高い、電話パルス検出（ＤＩ）に使用されるこ
とを特徴とする請求項１に記載のフィルタ手段を用いた
インピーダン合成多重ループ回路。
【請求項３】前記トランスデューサの２段の高周波フラ
ットゲインおよび低周波フラットゲインの差が前記入力
に従って、前記２入力ロウパスフィルタの応答特性が異
なることにより補償されることを特徴とする請求項１に
記載のフィルタ手段を用いたインピーダン合成多重ルー
プ回路。
【請求項４】前記２入力ロウパスフィルタは、１次切り
替えキャパシタンロウパスフィルタに供給する２入力乗
算器／加算器で構成されることを特徴とする請求項３に
記載のフィルタ手段を用いたインピーダン合成多重ルー
プ回路。
【請求項５】前記入力段（Ａ１）の入力端子は各々ポテ
ンショメータ（Ｇ３、Ｇ５，およびＧ４，Ｇ６）により
バイアスされ、前記ポテンショメータは共通ＤＣ電位源
の両端に接続され、制御可能なゲート手段（ＰＧ５およ
びＰＧ６の）の制御により各ポテンショメータに対して
前記電位源の電極を同時に非接続状態にすることを特徴
とする請求項１に記載のフィルタ手段を用いたインピー
ダン合成多重ループ回路。
【請求項６】前記入力段は、出力端子および入力端子間
に第１のアドミタンス（Ｙ３）を有する第１演算増幅器
（Ａ１）を有し、前記出力端子は第２アドミタンス（Ｙ
ａ）を介して、出力端子と反転入力端子との間に第３ア
ドミタンス（Ｙｂ）を有する第２演算増幅器（Ａ２）の
反転入力端子に接続され、第４アドミタンス（Ｙ４）に
より前記第２演算増幅器の出力端子を前記第１演算増幅
器の非反転入力端子に結合することによ前記負フィード
バックループを形成することを特徴とする請求項１に記
載のフィルタ手段を用いたインピーダン合成多重ループ
回路。
【請求項７】第１の端子（ｖ’２、ｖ’１）が双方向の
２線式ラインに接続され、第２の端子対（ｖ１，ｖ２）
が前記ＤＣループおよびＡＣループに接続され、第３の
端子対（ｅ）が前記入力段に結合されＨｅｒｔｅｒブリ
ッを有する電話ライン回路の一部であり、前記第１演算
増幅器の反転入力端子に接続されたＨｅｒｔｅｒブリッ
ジのアドミタンスＹ１およびＹ’１は共通の値を有し、
前記第１演算増幅器の非反転入力端子に接続されたＨｅ
ｒｔｅｒブリッジアドミタンスＹ２およびＹ’２は共通
の値を有し、それにより前記第３端子対の両端間の電圧
は、前記第１および第２端子対の第１端子（ｖ’２、ｖ
１）間の電圧と、前記第１および第２端子対の第２端子
（ｖ２，ｖ’１）間の電圧に依存して正比例し、電圧Ｖ
１とアドミタンスＧ２が第１演算増幅器の非反転入力信
号をバイアスし、電圧Ｖ１とアドミタンスＧ２の値はア
ドミタンスＹ１，Ｙ２および前記第１アドミタンス（Ｙ
３）および第４アドミタンス（Ｙ４）と、Ｙ１（Ｇ２＋
Ｙ４）＝Ｙ２（Ｇ１＋＝Ｙ３）、Ｇ１・Ｙ２・Ｖ１＝Ｇ
２・Ｙ１・Ｖ２で表される関係を有することを特徴とす
る請求項１に記載のフィルタ手段を用いたインピーダン
合成多重ループ回路。
【請求項８】Ｙ１（Ｇ４＋Ｙ４）＝Ｙ２（Ｇ３＋Ｙ３）
、Ｇ５Ｙ２＝Ｇ６Ｙ１であり、Ｇ３およびＧ４は前記信
号源の一方の電極に接続されたポテンショメータのアド
ミタンスであり、Ｇ５およびＧ６は前記制御可能なゲー
ト手段を介して他の電極に接続されたアドミタンスであ
ることを特徴とする請求項５および７に記載のフィルタ
手段を用いたインピーダン合成多重ループ回路。
【請求項９】前記出力段（Ａ２）の出力端子は、少なく
とも一方の端子が制御可能なゲート手段対に接続された
キャパシタンス（Ｃ１）を有するロウパスフィルタ（Ｒ
１、Ｃ１）に接続され、前記第１ゲート手段（ＰＧ１、
ＰＧ２）ロウパスフィルタにキャパシタンスを介挿し、
前記第２ゲート手段（ＰＧ３、ＰＧ４）が電話計測パル
ス整形回路（ＭＥ）にキャパシタンスを介挿することを
特徴とするフィルタ手段を用いたインピーダン合成多重
ループ回路。
【請求項１０】前記入力手段はＤＣのような低周波数成
分を除いた出力信号を出力し、前記第１、第２、および
第４アドミタンスは抵抗であり、前記第３アドミタンス
は周波数に依存するキャパシタンスであり、前記第２抵
抗アドミタンス（Ｙａ）は一時的に低減された値を有し
、前記トランスデューサの出力端子は電話ラインループ
クロージャ検出器に信号を供給することにより、前記検
出器は一度第１クロージャが検出されると迅速に応答可
能であることを特徴とする請求項１に記載のフィルタ手
段を用いたインピーダン合成多重ループ回路。