JPH0422886A

JPH0422886A - 半導体入出力回路

Info

Publication number: JPH0422886A
Application number: JP2126885A
Authority: JP
Inventors: Kazuma Okura; 一真大蔵; Yukio Hiramoto; 平本　行雄; Hiroaki Morooka; 諸岡　宏昭
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1990-05-18
Filing date: 1990-05-18
Publication date: 1992-01-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は集積化された半導体入出力回路の試験方法に
関する。

（従来の技術）従来の半導体入出力回路（入力保護回路）としては、例
えば、特願昭６３−１４３６５２号公報がある。第１０
図に、その構成を示す。

これは、外付けの保護抵抗２２とモノリシックＩＣ（半
導体人力保護回路２１）内に、つ（り込まれたコンデン
サ２３とによって決まる時定数でフィルタリングするこ
とによってノイズを除去するようになっている。

ＩＣ製造工程での不良によりコンデンサができていない
（機能していない）とするとフィルタが構成されず、Ｉ
Ｃの機能が果せなくなることか考えられる。そのために
、コンデンサが確実にできているかどうかを出荷前の検
査でチエツク（測定）する必要がある。

（発明が解決しようとする課題）しかしながら、このような従来の半導体入出力回路にあ
っては、コンデンサのチエツクは抵抗を外付けし、フィ
ルタが構成されているか、どうかを確かめるはかなく、
また、ＩＣ内部のコンデンサとしては、せいぜい数＋ｐ
Ｆ程度であり、テスト装置やパッケージ浮遊容量との区
別がしにくいため、ＩＣ内部のコンデンサが確実にでき
ているか、どうかの判断が困難であるという課題があっ
た。

この発明は、このような従来の課題に着目してなされた
もので、コンデンサの電源接続あるいは接地端子をＩＣ
外部に引き出し、テスト時に、そこかう信号を印加し、
コンデンサによる微分波形を観測することにより、コン
デンサの有無を確実に判断し、もって上記課題を解決す
ることを目的としている。

［発明の構成コ（課題を解決するための手段）上記目的を達成するために、この発明は、外部端子に接
続した信号線に一方の電極が接続され、他方の電極が電
源端子あるいは接地端子に接続されるコンデンサを少く
とも１つ含む集積化された半導体入出力回路において、
前記コンデンサの電源端子あるいは接地端子に接続され
るべき電極を外部端子に接続した半導体入出力回路を構
成した。

（作用）この発明の半導体入出力回路を採用することにより、コ
ンデンサの電源端子あるいは接地端子に接続されるべき
電極を外部端子に接続するという構成としたため、テス
ト時に、そこからノくルスを印加し、微分波形を観測す
ることにより、小容量のコンデンサの有無をテスト装置
やパッケージなどの浮遊容量の影響なしに確実かつ容易
にチエツク（測定）することができる。

（実施例）以下、この発明を図面に基づいて説明する。

第１図は、この発明の第１実施例を示す図である。まず
、その構成について説明する。

１００はモノリシックな半導体人力保護回路。

１０］は入力端子、１０２は出力端子、１０３は外部端
子としてのテスト端子、１０４，１０５は過電圧入力保
護のための電圧クランプ用ダイオード、１０６はプルア
ップ抵抗、１０７は高周波ノイズ除去用のコンデンサ、
１０８は波形整形回路である。

次に作用を説明する。まず、通常動作を説明する。

通常時は入力端子１０１に保護抵抗を接続し、保護抵抗
とコンデンサ１０７とによって決まる時定数のフィルタ
が構成される。

この際、テスト端子１０３は電源に接続あるいは接地す
る。したがって、入力された信号はフィルタを通過した
後、波形整形回路１０８で波形整形され、出力端子１０
２から出力される。

つづいてテスト動作を説明する。テスト時は、テスト端
子から方形波が入力する。その信号はコンデンサ１０７
で微分され、クランプされた波形が入力端子１０１から
観測でき、したがってコンデンサ１０７の存在が確めら
れることになる。問題となる浮遊容量はコンデンサ１０
７の微分作用とは区別できる。

第３図にテスト端子から入力する方形波と入力端子１０
１から観測できる微分波形の状態を示す。

また、入力端子１０１から方形波を入力し、テスト端子
１０３から微分波形を観測することも当然考えられる。

第２図に、第２実施例を示す。

これは入力が複数ある場合である。このように入力が複
数あってもテスト端子は共通に一つあればよい。

つまり、テスト端子２０３から方形波を入力すれば、入
力端子１０１，２０１から同時に微分波形が観測でき、
コンデンサ１０７，２０７のチエツクが可能となる。

通常時は第１実施例と同様に、各入力端子１０１．２０
１に保護抵抗を接続し、テスト端子２０３を電源に接続
するか、接地すればよい。

また、第１実施例と同様に、テストの際、入力端子側か
ら方形波を入力し、テスト端子１０３から微分波形を観
測することも可能である。

第４図に、この発明の第３実施例を示す。この実施例は
、この発明を出力回路に応用したものである。半導体出
力回路３００は出力バッファ３０９を含んでいる。この
出力回路３００から発生するノイズを少なくするために
、出力バッファ３０９に容量を付加し、信号をなまらせ
ることが考えられる。この際の付加容量のチエツクも他
の実施例と同様に行うことができる。つまりテスト時に
は、テスト端子３０３から方形波を入力し、出力端子３
０２から微分波形を観測すればコンデンサ３０７のチエ
ツク（ｌＷＩ定）ができることになる。

第５図に、この発明の第４実施例を示す。

まず、構成を説明すると、一方の電極を入力端子Ａに、
他方の電極をスイッチ７の入力Ｓ２に接続した検査用内
蔵抵抗６と、２つの入力のうち、一方の入力Ｓ＋に半導
体の入力端子Ａを、他方の入力Ｓ２に検査用内蔵抵抗６
に接続したスイッチ７と、スイッチ７の出力とアースの
間に接続されたコンデンサ１とを有する。

次に、第６図、第７図によって第５実施例の作用を説明
する。第６図は通常動作時を示し、第７図は検査時の回
路図である。

通常動作時はスイッチ７を８１に接続し、内蔵抵抗６に
関係なく外付抵抗３と内蔵コンデンサ１による時定数で
高周波雑音を除去する。

検査時にはスイッチ７を８２に接続し、外部抵抗は用い
ず内蔵抵抗６と内蔵コンデンサ１による時定数により、
内蔵コンデンサ１の容量を測定する。

なお、通常動作時に外付抵抗３を用いる理由は、高電圧
の雑音が直接半導体の入力端子に印加され、ラッチアッ
プまたは絶縁破壊などを引き起こすことを避けるためで
ある。

次に第８図に示す第６実施例について説明する。

この実施例は、オンオフ・スイッチ８を検査用内蔵抵抗
６と並列に接続し、検査時はスイッチ８をオフにし、抵
抗６とコンデンサ１で時定数が発生するようにし、通常
動作時はスイッチ８をオンにし、抵抗６の影響を受けな
くする。

次に、第９図によって、この発明の第７実施例を説明す
る。

まず、構成を説明すると、ＩＣ（半導体）の入力端子と
、内蔵コンデンサ１２の一方の電極に接続されたスイッ
チ１１と、前記スイッチ１１の他方の端子とアース間に
接続された前記内蔵コンデンサ１２によって構成される
。なお図中、１Ｂは外付抵抗、１４は浮遊容量、１５は
ロジック回路である。

次に作用を説明する。

通常動作時は、スイッチ１１をオン（接続）状態とし、
内蔵コンデンサ１２と外付は抵抗１３による時定数で高
周波雑音を除去する。

また、検査時には、まず、スイッチ１１をオフ状態とし
、内蔵コンデンサ１２を切り離し、外付は抵抗１３と浮
遊容量１４の時定数にて周波数計測を行い、イニシャル
値とする。

次に、前記スイッチ１１をオン状態とし、外付は抵抗と
内蔵コンデンサ１２（十浮遊容量１４）の時定数にて周
波数計測を行い、イニシャル値と比較することにより、
内蔵コンデンサ１２が確実に作られているか、否かの判
断ができる。

以上、本発明の実施例を図面により詳細に説明してきた
が、具体的な、この実施例に限定されるものではなく、
本発明の要旨を逸退しない範囲における変更等があって
も本発明に含まれるものである。

［発明の効果コ以上説明してきたように、この発明によれば、コンデン
サの電源接続端子あるいは接地接続端子をＩＣ外部に引
き出すという構成としたため、テスト時に、そこからパ
ルスを印加し、微分波形を観測することにより、小容量
のコンデンサの有無をテスト装置やパッケージなどの浮
遊容量の影響なしに確実かつ容量にチエツク（測定）で
きるという効果が得られる。

また、第２実施例では上記の効果に加えて、さらに、以
下のような効果が得られる。つまり、入力保護回路が複
数個含まれるＩＣでも、テスト端子は１つでよく、かつ
、そのテスト端子にパルス波形を入力すれば、同時に複
数の入力保護コンデンサのチエツクが可能になるという
効果がある。

【図面の簡単な説明】

第１図は本発明の第１実施例を示す回路図、第２図は第
２実施例を示す回路図、第３図は本発明のテスト時の入
力波形と観測波形の様子を示す波形図、第４図は、この
発明を出力回路に応用した第３実施例を示す図、第５図
は第４実施例を示す回路図、第６図は第４実施例の通常
動作時を示す回路図、第７図は第４実施例の検査時を示
す回路図、第８図は第５実施例を示す回路図、第９図は
第６実施例を示す回路図、第１０図は従来の半導体入出
力回路を示す図である。６・・・検査用内蔵抵抗１４・・・浮遊容量１００・・・半導体入出力回路１０１・・・入力端子１０２・・・出力端子１０３・・・テスト端子１０４．１０５・・・ダイオード１０７・・・コンデンサ１０８・・・波形整形回路代理人　弁理士　三　好　　秀　和第３図Ｔ　　　　　　　　　　　’ ’３ＤＯ：半導体出力回路第　４図第６図第７図第８図第９図

Claims

【特許請求の範囲】　外部端子に接続した信号線に一方の電極が接続され、
他方の電極が電源端子あるいは接地端子に接続されるコ
ンデンサを少くとも１つ含む集積化された半導体入出力
回路において、前記コンデンサの電源端子あるいは接地端子に接続され
るべき電極を外部端子に接続することを特徴とする半導
体入出力回路。