JPH04225318A - アクティブマトリックス液晶表示素子の駆動方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アクティブマトリック
ス液晶表示素子の駆動方法に関するものである。

【０００２】

【従来の技術】アクティブマトリックス液晶表示素子と
して、画素電極を選択する能動素子に薄膜トランジスタ
を用いたものがある。

【０００３】このアクティブマトリックス液晶表示素子
は、液晶層をはさんで対向する一対の透明基板の一方に
、多数本の走査ラインとこの走査ラインと直交する多数
本のデータラインとを配線するとともに、これら各走査
ラインと各データラインとの交差部にそれぞれ対応させ
て薄膜トランジスタとこの薄膜トランジスタに接続され
た画素電極とを設け、他方の基板には前記画素電極と対
向する対向電極を形成した構成となっている。

【０００４】図３は上記アクティブマトリックス液晶表
示素子の等価回路図である。図３において、１は一方の
透明基板、２は走査ライン、３はデータライン、４は各
走査ライン２と各データライン３との交差部にそれぞれ
対応させて配設された薄膜トランジスタであり、この薄
膜トランジスタ４のゲート電極は前記走査ライン２につ
ながり、ドレイン電極は前記データライン３につながっ
ている。この薄膜トランジスタ４は例えば逆スタガー型
のもので、この逆スタガー型の薄膜トランジスタは、そ
の構造は図示しないが、基板１上にゲート電極を形成し
、このゲート電極の上にゲート絶縁膜を介してと半導体
層を形成するとともに、この半導体層の上にソース電極
とドレイン電極とを形成した構成となっている。なお、
この薄膜トランジスタ４のゲート絶縁膜（透明絶縁膜）
は基板１のほぼ全面にわたって形成されており、走査ラ
イン２は基板１上に配線され、データライン３は前記ゲ
ート絶縁膜の上に配線されている。

【０００５】また、図３において、Ａは上記各走査ライ
ン２と各データライン３との交差部にそれぞれ対応させ
て配設された画素部であり、この各画素部Ａは、画素電
極（透明電極）と図示しない他方の透明基板に形成され
た対向電極およびこれらの電極間の液晶とによって構成
される画素５と、この画素５の画素電極に設けられたス
トレージキャパシタ６とで構成されている。

【０００６】上記各画素部Ａの画素電極は、前記ゲート
絶縁膜の上に形成されて薄膜トランジスタ４のソース電
極に接続されており、対向電極は基板のほぼ全面にわた
る面積の１枚電極とされて接地端子に接続されている。

【０００７】また、上記ストレージキャパシタ６は、薄
膜トランジスタ４のＯＮによりデータライン３から画素
電極５に印加されるデータ信号の電荷を蓄積して、この
電荷を保持するためのもので、このストレージキャパシ
タ６は、前記ゲート絶縁膜の下に画素電極の一部に対向
させてキャパシタ用電極（透明電極）を形成することに
より、このキャパシタ用電極および画素電極とその間の
ゲート絶縁膜とで構成されている。

【０００８】このアクティブマトリックス液晶表示素子
は、次のようにして表示駆動されている。すなわち、図
３において、２０は走査駆動回路、３０は画像データホ
ールド回路であり、走査駆動回路２０は各走査ライン２
の端子部に接続され、画像データホールド回路３０は各
データライン３の端子部に接続されている。上記走査駆
動回路２０は各走査ライン２に上記薄膜トランジスタ４
をＯＮさせるゲートパルスを順次出力するもので、各走
査ライン２に出力されたゲートパルスは、上記薄膜トラ
ンジスタ４のゲート電極に印加されてこの薄膜トランジ
スタ４をＯＮさせる。

【０００９】また、上記画像データホールド回路３０は
、図示しない画像処理回路からの画像データを１走査ラ
イン分ずつ取込んでホールドし、この１走査ライン分の
画像データ信号を前記走査駆動回路２０からのゲートパ
ルスの出力タイミングに合わせて各データライン３に出
力するもので、各データライン３に出力された画像デー
タ信号は、上記ゲートパルスによってＯＮされた薄膜ト
ランジスタ４を介して画素部Ａの画素電極に印加される
。

【００１０】そして、各画素部Ａの画素５は、その画素
電極に印加された画像データ信号の電圧（画素電極と対
向電極との間の電界）による液晶の配向状態の変化によ
って表示動作する。この場合、データライン３から画素
電極に印加される画像データ信号は、薄膜トランジスタ
４がＯＮ状態にある時間、つまりこの薄膜トランジスタ
４にゲートパルスが印加されている選択時間中に印加さ
れるだけであるが、上記画素電極の選択時にデータライ
ン３から画素電極に印加された画像データ信号は、スト
レージキャパシタ６にも供給されてその電荷がストレー
ジキャパシタ６に蓄積され、このストレージキャパシタ
６に蓄積された電荷によって、上記画素５は非選択時も
表示動作状態に維持される。

【００１１】ところで、上記走査駆動回路２０から液晶
表示素子の各走査ライン２に順次印加されるゲートパル
スの幅は、従来、走査ライン数に応じて各走査ライン２
に割当てられる選択時間（１画面の走査時間を走査ライ
ン数で割った時間）に応じて設定されている。

【００１２】図４は従来の駆動方法において走査駆動回
路２０から各走査ライン２に印加されているゲートパル
スＧｏ　の波形図であり、（ａ）は１本目の走査ライン
２に印加されるゲートパルス、（ｂ）は２本目の走査ラ
イン２に印加されるゲートパルスである。この各ゲート
パルスＧｏ　の幅は、各走査ライン２の選択時間Ｔと同
じ幅とされており、１本目の走査ライン２に印加される
ゲートパルスＧｏ　と２本目の走査ライン２に印加され
るゲートパルスＧｏとは上記選択時間Ｔだけずれている
。なお、図４には１本目と２本目の走査ライン２に印加
されるゲートパルスだけを示したが、３本目以後の走査
ライン２に印加されるゲートパルスも上記選択時間Ｔず
つずれている。

【００１３】

【発明が解決しようとする課題】しかしながら、このよ
うに各走査ライン２に印加するゲートパルスＧｏ　の幅
を走査ライン２の選択時間と同じ幅にしている従来の駆
動方法では、走査ライン２に沿って並んでいる各画素５
のうち、走査ライン２の端子部（走査駆動回路２０との
接続部）に近い画素５は正常に表示動作させることがで
きるが、走査ライン２の終端側の画素５は正常に表示動
作させることができないという問題をもっていた。

【００１４】これは、走査ライン２の端子部に近い薄膜
トランジスタ４には走査駆動回路２０からの出力パルス
Ｇｏ　とほぼ同じ波形のゲートパルスが印加されるが、
走査ライン２の終端側の薄膜トランジスタ４に印加され
るゲートパルスは、立上りおよび立下りが鈍った波形と
なるためである。このパルス波形の鈍りは、走査ライン
２の電気抵抗および複数接続された画素５の容量による
もので、走査駆動回路２０から走査ライン２の端子部に
印加されたゲートパルスＧｏは、走査ライン２を伝播し
て行く間に走査ラインの電気抵抗および容量によって決
まる時定数に応じた波形の鈍りを生じるため、走査ライ
ン２の終端に近くなるほど、ゲートパルスの波形鈍りが
大きくなる。

【００１５】図５は走査ライン２の終端に最も近い最終
段の薄膜トランジスタ４に印加されるゲートパルスＧｎ
　の波形図であり、（ａ）は１本目の走査ライン２の最
終段トランジスタ４に印加されるゲートパルス、（ｂ）
は２本目の走査ライン２の最終段トランジスタ４に印加
されるゲートパルスである。なお、このゲートパルスＧ
ｎ　の波形の鈍りは、走査ライン２の長さが長い大画面
の液晶表示素子ほど大きくなる。

【００１６】そして、従来の駆動方法では、走査ライン
２の終端側の薄膜トランジスタ４に印加されるゲートパ
ルスが上記のような立上りおよび立下りの鈍った波形と
なるため、この薄膜トランジスタ４に印加されるゲート
電圧は、図５に示したように、上記選択時間Ｔを経過し
た後、ある時間αを過ぎてから薄膜トランジスタ４のし
きい値電圧Ｖｔｈ以下になる。このため、走査ライン２
の終端側の薄膜トランジスタ４は、上記選択時間Ｔを経
過した後もＯＮ状態にあるから、走査ライン２の終端側
の画素５には、その走査ライン２の選択時に印加される
本来の画像データ信号だけでなく、次の走査ライン２の
選択時に画像データホールド回路３０から各データライ
ン３に出力された画像データ信号も継続して印加される
。

【００１７】したがって、上記従来の駆動方法では、各
走査ライン２の終端側の画素５において、その画素電極
の印加電圧がゲート信号の遅れにより、１行ずれた画像
データの影響を受けることになり、そのため、上記終端
側の画素部Ａの画素表示状態が変化して、表示画像の揺
れや画像のずれを発生する。

【００１８】本発明の目的は、走査ラインの終端側の薄
膜トランジスタに印加されるゲートパルスの波形の鈍り
に関係なく、全ての画素を正常に表示動作させて、表示
画像の揺れや画像のずれのない良質な画像を表示させる
ことができるアクティブマトリックス液晶表示素子の駆
動方法を提供することにある。

【００１９】を提供することにある。

【００２０】

【課題を解決するための手段】本発明は、アクティブマ
トリックス液晶表示素子の各走査ラインに順次印加する
ゲートパルスの幅を、走査ライン数に応じて各走査ライ
ンに割当てられる選択時間の末期より前に立下る幅とし
たことを特徴とするものである。

【００２１】

【作用】すなわち、本発明は、走査ラインに印加するゲ
ートパルスの幅を上記のような幅とすることにより、各
薄膜トランジスタに印加するゲートパルスを上記選択時
間の末期より前に立下らせてやるようにしたものであり
、このゲートパルスの立下がり時期を、走査ラインの終
端側の薄膜トランジスタに印加されるゲートパルスの波
形の鈍りの度合に応じて選んでおけば、上記終端側の薄
膜トランジスタに印加されるゲート電圧も上記選択時間
を経過する前に薄膜トランジスタのしきい値電圧Ｖｔｈ
以下になるから、全ての薄膜トランジスタを上記選択時
間を経過する前にＯＦＦ状態にして、全ての画素に、そ
の走査ラインの選択時に印加される本来の画像データ信
号だけを印加することができる。

【００２２】

【実施例】以下、本発明の一実施例を図１および図２を
参照して説明する。なお、この実施例は、図３に示した
アクティブマトリックス液晶表示素子の表示駆動に適用
されるものである。

【００２３】この実施例の駆動方法は、図３に示した走
査駆動回路２０から液晶表示素子の各走査ライン２に後
述する波形のゲートパルスＧｏ　を順次印加し、図３に
示した画像データホールド回路３０からは従来の駆動方
法と同様に各データライン３に画像データ信号を出力し
て液晶表示素子を表示駆動するもので、この駆動方法で
は、上記走査駆動回路２０から各走査ライン２に順次印
加するゲートパルスの幅を、走査ライン数に応じて各走
査ライン２に割当てられる選択時間（１画面の走査時間
を走査ライン数で割った時間）の末期より前に立下る幅
としている。

【００２４】図１は上記走査駆動回路２０から各走査ラ
イン２に印加するゲートパルスＧｏ　の波形図であり、
（ａ）は１本目の走査ライン２に印加されるゲートパル
ス、（ｂ）は２本目の走査ライン２に印加されるゲート
パルスである。

【００２５】この各ゲートパルスＧｏ　は、各走査ライ
ン２の選択時間Ｔの初期に立上りその末期より前に立下
る波形とされており、このゲートパルスＧｏ　の立下り
時期は、走査ライン２の終端側の薄膜トランジスタ４に
印加されるゲートパルスの波形の鈍りの度合に応じて設
定されている。

【００２６】上記選択時間Ｔと、ゲートパルスＧｏ　の
幅ｔは、例えばＴ＝４０ｍｓｅｃ、ｔ＝１０〜１５ｍｓ
ｅｃであり、この実施例では、ゲートパルスＧｏ　の幅
ｔと上記選択時間Ｔとの差β（β＝２５〜３０ｍｓｅｃ
）を、走査ライン２に上記選択時間Ｔじと同じ幅のゲー
トパルス（従来の駆動方法におけるゲートパルス）を印
加したときにおける、走査ライン２の最終端の薄膜トラ
ンジスタに印加されるゲート電圧が上記選択時間Ｔを経
過してから薄膜トランジスタ４のしきい値電圧Ｖｔｈ以
下になるまでの時間（図５におけるα）より大きくとっ
ている。なお、図１には１本目と２本目の走査ライン２
に印加されるゲートパルスだけを示したが、３本目以後
の走査ライン２に印加されるゲートパルスも上記と同様
なパルスである。

【００２７】すなわち、この駆動方法は、液晶表示素子
の走査ライン２に印加するゲートパルスＧｏ　の幅ｔを
上記のような幅とすることにより、各薄膜トランジスタ
４に印加するゲートパルスを上記選択時間Ｔの末期より
前に立下らせてやるようにしたものであり、このゲート
パルスの立下がり時期を、上述したように走査ライン２
の終端側の薄膜トランジスタ４に印加されるゲートパル
スの波形の鈍りの度合に応じて選んでおけば、上記終端
側の薄膜トランジスタ４に印加されるゲート電圧も上記
選択時間Ｔを経過する前に薄膜トランジスタ４のしきい
値電圧Ｖｔｈ以下になる。

【００２８】図２は走査ライン２の終端に最も近い最終
段の薄膜トランジスタ４に印加されるゲートパルスＧｎ
　の波形図であり、（ａ）は１本目の走査ライン２の最
終段トランジスタ４に印加されるゲートパルス、（ｂ）
は２本目の走査ライン２の最終段トランジスタ４に印加
されるゲートパルスである。この図２のように、走査ラ
イン２の終端側の薄膜トランジスタ４に印加されるゲー
ト電圧は、上記選択時間Ｔを経過する前に薄膜トランジ
スタ４のしきい値電圧Ｖｔｈ以下になる。

【００２９】したがって、上記駆動方法によれば、全て
の薄膜トランジスタ４を上記選択時間Ｔを経過する前に
ＯＦＦ状態にして、全ての画素５に、その走査ライン２
の選択時に印加される本来の画像データ信号だけを印加
することができるから、走査ライン２の終端側の薄膜ト
ランジスタ４に印加されるゲートパルスの波形の鈍りに
関係なく、全ての画素５を正常に表示動作させて、表示
画像の揺れや画像のずれのない良質な画像を表示させる
ことができる。

【００３０】

【発明の効果】本発明によれば、アクティブマトリック
ス液晶表示素子の各走査ラインに順次印加するゲートパ
ルスの幅を、走査ライン数に応じて各走査ラインに割当
てられる選択時間の末期より前に立下る幅としているか
ら、走査ラインの終端側の薄膜トランジスタに印加され
るゲートパルスの波形の鈍りに関係なく、全ての画素を
正常に表示動作させて、表示画像の揺れや画像のずれの
ない良質な画像を表示させることができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す走査ラインに印加する
ゲートパルスの波形図。

【図２】同じく最終段の薄膜トランジスタに印加される
ゲートパルスの波形図。

【図３】アクティブマトリックス液晶表示素子の等価回
路図。

【図４】従来の駆動方法による走査ラインへの印加ゲー
トパルスの波形図。

【図５】同じく薄膜トランジスタに印加されるゲートパ
ルスの波形図。

【符号の説明】

Ｇｏ　…走査ラインに印加するゲートパルス、Ｇｎ　…
最終段の薄膜トランジスタに印加されるゲートパルス、
Ｔ…選択時間、ｔ…ゲートパルス幅、Ｖｔｈ…薄膜トラ
ンジスタのしきい値電圧。

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　液晶層をはさんで対向する一対の透明
   基板の一方に、多数本の走査ラインとこの走査ラインと
   直交する多数本のデータラインとを配線するとともに、
   これら各走査ラインと各データラインとの交差部にそれ
   ぞれ対応させて、ゲート電極が前記走査ラインにつなが
   りドレイン電極が前記データラインにつながる薄膜トラ
   ンジスタと、この薄膜トランジスタのソース電極に接続
   された画素電極とを設け、他方の基板には前記画素電極
   と対向する対向電極を形成したアクティブマトリックス
   液晶表示素子の駆動方法において、前記各走査ラインに
   順次印加するゲートパルスの幅を、走査ライン数に応じ
   て各走査ラインに割当てられる選択時間の末期より前に
   立下る幅としたことを特徴とするアクティブマトリック
   ス液晶表示素子の駆動方法。