JPH04214598A - 動画表示装置 - Google Patents

動画表示装置

Info

Publication number
JPH04214598A
JPH04214598A JP2410026A JP41002690A JPH04214598A JP H04214598 A JPH04214598 A JP H04214598A JP 2410026 A JP2410026 A JP 2410026A JP 41002690 A JP41002690 A JP 41002690A JP H04214598 A JPH04214598 A JP H04214598A
Authority
JP
Japan
Prior art keywords
display
moving image
data
video
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2410026A
Other languages
English (en)
Inventor
Akihiro Mizuguchi
昭浩 水口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2410026A priority Critical patent/JPH04214598A/ja
Publication of JPH04214598A publication Critical patent/JPH04214598A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Processing Or Creating Images (AREA)
  • Digital Computer Display Output (AREA)
  • Image Generation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、パーソナルコンピュー
タ(以下、パソコンという。)やワークステーション上
における動画表示装置に関し、特にマルチウインドウシ
ステムでの動画像表示を行う動画表示装置に関する。
【0002】
【従来の技術】図2は、従来の動画表示装置の一例を示
す構成図である。同図において、1はテキストやグラフ
ィック等の静止したビデオデータを格納するRAM(以
下、VRAMという。)、2は動画像のビデオデータを
格納するRAM(以下、動画VRAMという。)、3は
VRAM1および動画VRAM2に対する描画アドレス
制御、画面への表示データを読出す表示アドレス制御、
タイミング制御等を行なう制御部(以下、VRAM制御
部という。)である。
【0003】また、4は、予め記憶した画面上での動画
像の表示位置とVRAM制御部3の画面表示データ読出
しアドレスを比較し、その比較結果によりスイッチ5に
対する切替信号を制御する表示位置制御部である。スイ
ッチ5は、表示位置制御部4からの切替信号によりVR
AM1のビデオデータ又は動画VRAM2のビデオデー
タのうち、いずれか該当する方を選択して画面へ送出す
るものである。また、6は、スイッチ5の出力するビデ
オデータを表示するCRT(Cathode Ray 
Tube)に代表される表示装置(以下、CRTという
。)である。
【0004】ここで、VRAM1および動画VRAM2
はそれぞれシステムバス7を介して該当機器(たとえば
パソコン)の中央処理装置(以下、CPUという。)に
接続されている。
【0005】このような構成にすると、図示のCRT6
の画面構成に示すようにテキスト又はグラフィク等を表
示したウインドウ(以下、静止画ウインドウという。)
6aのシステム中に、動画ウインドウ6bを展開して使
用することができる。このことについて以下説明する。
【0006】まず、静止画ウインドウ6aの表示データ
は、VRAM1に格納し、動画ウインドウ6bのデータ
は、動画VRAM2に格納し、動画ウインドウ6bの画
面上での表示位置P1、P2を表示位置制御部4に設定
する。
【0007】次に、CRT6の画面への表示データは、
VRAM制御部3内の表示アドレス制御部に従って順次
VRAM1より読出されスイッチ5を介してCRT6へ
送出される。表示位置制御部4は、前記表示アドレス制
御部の表示アドレスと予め設定してある動画ウインドウ
6bの画面表示位置P1、P2との比較を行い、表示ア
ドレスが動画ウインドウ6bの画面表示位置になると、
スイッチ5をVRAM1側より動画VRAM2側へ切替
えると同時に、VRAM制御部3を起動させ、動画VR
AM2より表示データを送出させる。表示位置制御部4
は、表示アドレスが静止画ウインドウ6aの表示位置に
再び戻ると、スイッチ5を動画VRAM2側よりVRA
M1側へ切替えてVRAM1のビデオデータをCRT6
へ送出させる。
【0008】以上のような処理により、静止画ウインド
ウと動画ウインドウを同一画面上に表示することができ
る。
【0009】
【発明が解決しようとする課題】しかしながら、上述し
た従来の動画表示装置では、たとえば図示の画面構成の
ように、動画ウインドウ6bの表示位置を、2点P1、
P2の座標によって指定するのみであるため、動画ウイ
ンドウ6bの形状は矩形に限られてしまう。
【0010】一方、マルチウインドウシステムの実運用
上では、1画面中に複数のウインドウを展開し、各々の
ウインドウが互いに重なりあった状態で表示されること
が多い。このマルチウインドウシステムにおいて、動画
ウインドウを展開する際、従来の動画表示装置の構成で
は、動画ウインドウが矩形に限定されてしまうため、図
1のCRT6の画面構成に示すような、ウインドウを重
ねた時に動画ウインドウの一部を他のウインドウにより
隠す表示ができないという問題点があった。
【0011】そこで、本発明の目的は、このような従来
の問題点を解決し、柔軟な動画ウインドウ形状を表示可
能とし、もってマルチウインドウシステム中で動画ウイ
ンドウの一部を他のウインドウにより隠す表示を可能と
した動画表示装置を提供することにある。
【0012】
【課題を解決するための手段】本発明は、動画ウインド
ウ表示を行なう動画表示装置において、動画データを記
憶する第1の記憶部と、動画の表示形状をドット単位で
記憶する第2の記憶部と予め設定した動画の画面上での
表示位置と画面表示を行なうアドレスを比較し、このア
ドレスが動画表示領域か否かを判定する表示位置判定部
と、この表示位置判定部の判定により動画表示領域であ
る場合、前記第1の記憶部より動画データを読出し、か
つこの動画データの表示位置に対応した動画表示形状デ
ータを前記第2の記憶部より読出す動画表示アドレス制
御部と、前記第2の記憶部の出力データに基づき、静止
画データあるいは前記第1の記憶部の動画データのうち
、いずれか該当する方を選択して送出するスイッチ部と
、このスイッチ部からの出力データを表示する表示部と
を備えてなるものである。
【0013】
【実施例】次に本発明の実施例について図面を用いて説
明する。図1は、本発明の動画表示装置の一実施例を示
す構成図である。同図において図2と同一又は相当部分
には同符号を用いている。
【0014】図1において、12は、動画の表示形状を
ドット単位に記憶するメモリ(以下、動画マスクメモリ
という。)であって、この動画マスクメモリ12はシス
テムバス7を介して該当機器(たとえばパソコン)のC
PUに接続されている。また、13は、VRAM1、本
発明の第1の記憶部としての動画VRAM2および本発
明の第2の記憶部としての動画マスクメモリ12に対す
る描画(書込み)アドレス制御、画面への表示データを
読出す表示アドレス制御、タイミング制御を行なう制御
部(以下、VRAM制御部という。)である。
【0015】また、14は、VRAM制御部13の静止
画データ読出しアドレスを入力して全画面中における動
画面の表示位置を検出し、動画VRAM2から動画表示
データの読出しおよび動画マスクメモリ12から動画表
示形状データの読出しをVRAM制御部13に起動させ
る表示位置制御部である。
【0016】なお、スイッチ15は、動画マスクメモリ
12から送られる動画表示形状データ信号によりVRA
M1の静止画表示データ又は動画VRAM2の動画表示
データのうちいずれか該当する方を選択してCRT6に
送出するものである。
【0017】次に動画マスクメモリ12の機能について
図3を用いて説明する。なお、図3は、動画マスクメモ
リ12の機能説明図である。
【0018】動画マスクメモリ12は、動画面の1ドッ
トに対し1ビットの容量をもつ記憶回路である。たとえ
ば、表示画面が図3の左側に示す構成である場合、動画
ウインドウの右上部分と左下部分が他のウインドウに隠
される。この隠れる情報をドット単位に、図3の右側の
動画マスクメモリ内容に示す如く設定する。動画表示開
始位置P1と動画表示終了位置P2を表示位置制御部1
4に設定する。そして、画面表示処理は、以下のように
行なう。
【0019】まず、VRAM制御部13は、CRT6の
走査同期に合せて、静止画面データをVRAM1より読
出す。このときスイッチ15は、静止画データを選択し
ているので、VRAM1より読出されたデータは、スイ
ッチ15を介してCRT6に送出される。
【0020】VRAM制御部13の静止画データの読出
しアドレスが、動画表示開始位置に一致すると、表示位
置制御部14がこれを検出し、VRAM制御部13に通
知する。VRAM制御部13は、この通知を受けると、
動画VRAM2および動画マスクメモリ12のデータを
読出す。ここでは、動画マスクメモリ12のデータは、
スイッチ15の制御信号である。即ち、図3の動画マス
クメモリ内容の斜線部データが読出されている間、スイ
ッチ15は動画VRAM2の動画データを選択してCR
T6へ送出し、それ以外の間は、VRAM1の静止画デ
ータを選択してCRT6へ送出する。従って、読出され
た動画VRAM2の表示データは、動画マスクメモリ1
2上、動画データ有効を設定している領域においてのみ
、CRT6にて表示されることになる。なお、VRAM
制御部13の静止画データ読出しアドレスは、この間も
CRT6の走査に合せて更新を続ける。このアドレスが
動画表示終了位置P2に達すると、表示位置制御部14
がこれを検出し、VRAM制御部13に通知する。VR
AM制御部13は、この通知により、動画VRAM2お
よび動画マスクメモリ12の読出しを終了する。
【0021】次に図1の具体的構成例を図4に示す。図
4は図1の動画表示装置の一具体例を示す構成図であっ
て、図1と同一又は相当部分には同符号を用いている。
【0022】図4において、図1のVRAM制御部13
は、システムバス7のアドレスバス7bに接続された描
画アドレス制御部13−1と、CRT表示アドレス制御
部13−2と、動画表示アドレス制御部13−3とから
構成される。
【0023】ここに、描画アドレス制御部13−1は、
VRAM1への上位CPUからの描画アドレスと動画V
RAM2への動画データ描画アドレスと動画マスクメモ
リ12への動画表示形状データの書込みアドレスを制御
するものである。また、CRT表示アドレス制御部13
−2は、CRT6への走査に合せてCRT6への表示デ
ータをVRAM1より読出すアドレスを制御するもので
ある。また、動画表示アドレス制御部13−3は、動画
表示の際、動画表示データを動画VRAM2より読出し
、かつ動画表示形状データを動画マスクメモリ12より
読出すアドレスを制御するものである。
【0024】また、16は、表示データ1ドットを1周
期とし、動画表示装置全体の基本となるクロックを発生
する発振器である。この発振器16として、ここでは水
晶発振器を用いている。発振器16の出力であるドット
クロック信号16aは、CRT表示アドレス制御部13
−2および動画表示アドレス制御部13−3へ出力され
るようになっている。
【0025】図1の表示位置制御部14は、全画面上に
おける動画表示開始位置と動画表示終了位置を設定する
レジスタ(以下、動画表示位置レジスタという。)14
−1と、コンパレータ14−2とから構成される。
【0026】ここで、コンパレータ14−2は、CRT
表示アドレス制御部13−2の出力するCRT表示アド
レス値と動画表示位置レジスタ14−1の設定値を比較
し、CRT表示アドレスが動画表示領域か否かを判定し
、その判定出力をVRAM制御部13の動画表示アドレ
ス制御部13−3へ出力するものである。
【0027】なお、VRAM1の一方の入力端は、デー
タバス1b、双方向のデータバスバッファ17−1(以
下、バッファ17−1という。)を介しシステムバス7
のデータバス7aに接続されている。また、動画VRA
M2の一方の入力端は、データバス2b、双方向のデー
タバスバッファ17−2(以下、バッファ17−2とい
う。)を介しシステムバス7のデータバス7aに接続さ
れている。また、動画マスクメモリ12の一方の入力端
は、データバス12b、双方向のデータバスバッファ1
7−3(以下、バッファ17−3という。)を介しシス
テムバス7のデータバス7aに接続されている。
【0028】次に図4の要部詳細ブロック図を図5に示
す。図5は、図4の動画表示アドレス制御部13や表示
位置制御部14などについて詳細な構成を示すものであ
る。
【0029】図5において、13−21は、CRT表示
アドレスカンタ13−21であり、図4のCRT表示ア
ドレス制御部13−2は、このCRT表示アドレスカウ
ンタ13−21を有している。このCRT表示アドレス
カウンタ13−21は、図4の発振器16から供給され
るドットクロック16a(第6図(A))をカウントし
、CRT6とのインタフェースタイミングに合せて、C
RT表示アドレス信号13−2a(第6図(B))を出
力するものである。
【0030】また、本発明の表示位置判定部としての表
示位置制御部14は、データバス7aに接続された動画
表示開始位置レジスタ14−11と、データバス7aに
接続された動画表示終了位置レジスタ14−12と、一
方の入力端にはCRT表示アドレスカウンタ13−21
からのCRT表示アドレス信号13−2aが供給され、
かつ他方の入力端には動画表示用開始位置レジスタ14
−11の動画開始位置データ(設定値)14−11aが
供給されるコンパレータ14−21と、一方の入力端に
はCRT表示アドレスカウンタ13−21からのCRT
表示アドレス信号13−2aが供給され、かつ他方の入
力端には動画表示終了位置レジスタ14−12の動画表
示終了位置データ(設定値)14−12aが供給される
コンパレータ14−22と、コンパレータ14−21お
よび14−22の各出力14−21a、14−22aが
供給されるフリップフロップ14−3とから構成される
【0031】ここに、動画表示開始位置レジスタ14−
11は、たとえば図3の図面構成に示すような、画面上
の動画表示開始位置P1の値を設定するレジスタである
。また、動画表示終了位置レジスタ14−12は、同じ
く、図3の図面構成に示すような、画面上の動画表示終
了位置P2の値を設定するレジスタである。
【0032】また、コンパレータ14−21は、CRT
表示アドレス信号13−2aと動画表示開始位置データ
14−11aを比較し、一致すると一致情報14−21
aをフリップフロップ14−3に出力するものである。 また、コンパレータ14−22は、CRT表示アドレス
信号13−2aと動画表示終了位置データ14−12a
を比較し、一致すると一致情報14−22aをフリップ
フロップ14−3に出力するものである。
【0033】また、フリップフロップ14−3は、コン
パレータ14−21からの一致情報14−21aが有効
になると、フラグをセットし、動画領域判定信号14−
aを、動画表示アドレス制御部13−3を構成する動画
表示アドレスカウンタ13−31および動画マスクメモ
リアドレスカウンタ13−32に出力するものである。 また、フリップフロップ14−3は、コンパレータ14
−22からの一致情報により、フラグをクリアし、動画
領域判定信号14−aを無効とするようになっている。
【0034】また、動画表示アドレス制御部13−3は
、前述した如く、動画表示アドレスカウンタ13−31
と動画マスクメモリアドレスカウンタ13−32とから
構成される。ここに、動画表示アドレスカウンタ13−
31および動画マスクメモリアドレスカウンタ13−3
2は、それぞれ動画領域判定信号14−aが有効になる
タイミングで、動画VRAMアドレス13−3aおよび
動画マスクメモリアドレス13−3bを動画VRAM2
および動画マスクメモリ12に図示の如く出力するもの
である。
【0035】以上のように、図1の動画表示装置を図4
、図5に示す如く構成した場合の動体について図6を用
いて説明する。なお、図6は、図4および図5の動体タ
イムチャートである。
【0036】(1) まずVRAM1に対する静止画デ
ータの書込み動作について図4を用いて説明する。書込
み情報は、データバス7aとアドレスバス7bにより送
られる。なお、データバス7aとアドレスバス7bは図
示しないシステムのCPUにより制御されるようになっ
ている。
【0037】静止画データはデータバス7aを通りバッ
ファ17−1に入力される。バッファ17−1は、この
入力データをデータバス1bに出力し、VRAM1に送
る。 一方、この静止画データのアドレスは、システムのアド
レスバス7bより送られ、描画アドレス制御部13−1
に入力される。描画アドレス制御部13−1は、VRA
M1への書込みタイミングに合せて、このアドレスをア
ドレスバス13−1aへ出力しVRAM1へ送る。VR
AM1は、バッファ17−1の出力データ(静止画デー
タ)をデータバス1bより入力し、かつこの描画データ
のアドレスをアドレスバス13−1aより入力すること
により、メモリへの書込み処理を行なう。
【0038】(2) 次に動画VRAM2に対する動画
データの書込み動作について図4を用いて説明する。動
画データは、データバス7aより送られる。この動画デ
ータは、通常10フレーム/秒から30フレーム/秒の
フレーム周波数をもつ動画面のフレーム周期に合った速
度で送られてくる。データバス7aからの動画データは
、バッファ17−2を介しデータバス2bを通って動画
VRAM2へ入力される。一方、この動画データのアド
レスは、静止画データ処理の場合と同様に、システムの
アドレスバス7bを通り描画アドレス制御部13−1に
送られる。描画アドレス制御部13−1は、このアドレ
スを動画VRAM書込みタイミングに合せて、アドレス
バス13−1bへ出力し、動画VRAM2へ送る。動画
VRAM2は、入力した動画データとそのアドレスによ
りメモリへの書込み処理を行なう。
【0039】(3) 次に、動画マスクメモリ12に対
する動画マスク情報の書込み動作について図4を用いて
説明する。動画マスク情報(動画マスクデータ)は、デ
ータバス7aより送られてくる。このデータは、例えば
図3の動画マスクマモリ内容の図に示すように、画面1
ドット毎にウインドウの重なり情報を示すものである。 データバス7aからの動画マスクデータは、バッファ1
7−3を介しデータバス12bを通って動画マスクメモ
リ12へ入力される。
【0040】一方、この動画マスクデータのアドレスは
、静止画データ処理の場合と同様に、システムのアドレ
スバス7bを通り、描画アドレス制御部13−1に送ら
れる。描画アドレス制御部13−1は、このアドレスを
動画マスクメモリ書込みタイミングに合せてアドレスバ
ス13−1cへ出力し、動画マスクメモリ12へ送る。 動画マスクメモリ12は、入力した動画マスクデータと
そのアドレスにより、メモリへの書込み処理を行なう。
【0041】以上、説明したVRAM1、動画VRAM
2および動画マスクメモリ12への書込み処理は、いず
れもイステムのCPUのアドレスおよびデータにもとづ
いて行なわれる。従って、3つの書込み処理は、時分割
タイミングで実行される。
【0042】(4) 次に、画面表示に関する処理につ
いて図3〜図6を用いて説明する。  画面表示は、発
振器16の出力する図6の(A)に示すようなドットク
ロック信号16aを基準に行なわれる。ドットクロック
信号16aは、CRT表示アドレス制御部13−2およ
び動画表示アドレス制御部13−3に入力される。CR
T表示アドレス制御部13−2は、図5に示すCRT表
示アドレスカウンタ13−21を有しており、このCR
T表示アドレスカウンタ13−21は、ドットクロック
16aをカウントし、CRT6とのインタフェースタイ
ミングに合せて図6の(B)に示すCRT表示アドレス
信号13−2aを出力する。図6の(B)では、1、2
、3、…というようにCRT表示データのアドレスを出
力する様子を示してある。
【0043】このCRT表示アドレス信号13−2aは
、VRAM1へ入力される(図4参照)。VRAM1は
、このアドレスの静止画表示データ1a(図6の(D)
)を出力する。図6の(D)では、図6の(B)のCR
T表示アドレス信号13−2aのアドレス1、2、3、
…対応して静止画表示データS1、S2、S3、…が出
力されている。
【0044】また、CRT表示アドレス信号13−2a
は、表示位置制御部14内のコンパレータ14−2を構
成する各コンパレータ14−21、14−22へも入力
されている。表示位置制御部14において、動画表示開
始位置レジスタ14−11には、システムのCPUによ
り、データバスを介して、例えば、図3の画面構成の図
に示すような、画面上の動画表示開始位置P1の値が設
定される。 また、動画表示終了位置レジスタ14−12には、動画
表示開始位置レジスタ14−11と同様に、システムの
CPUにより、データバス7aを介して、たとえば図3
の画面構成の図に示すような動画表示終了位置P2の値
が設定される。
【0045】これらの動画表示開始位置レジスタ14−
11、および動画表示終了位置レジスタ14−12の各
設定値データ、即ち動画表示開始位置データおよび動画
表示終了位置データは、それぞれコンパレータ14−2
1、14−22へ入力される。従って、コンパレータ1
4−21はCRT表示アドレス信号13−2aと動画表
示開始位置データ14−11aを比較し、コンパレータ
14−22は、CRT表示アドレス信号13−2aと動
画表示終了位置データ14−12aを比較している。C
RT表示アドレス信号13−2aが図6の(B)のよう
に、1、2、3、…と順次カウントされ、動画表示開始
位置データ14−11aと同じになると、コンパレータ
14−21は一致情報14−21aをフリップフロップ
14−3に出力する。フリップフロップ14−3は、一
致情報14−21aが有効になると、フラグをセットし
、図6の(C)に示すような動画領域判定信号14−a
(Hレベル)を動画表示アドレスカウンタ13−31お
よび動画マスクメモリアドレスカウンタ13−32へ出
力する。
【0046】この動画領域判定信号14−aは、動画表
示アドレスカウンタ13−31および動画マスクメモリ
アドレスカウンタ13−32に、各カウンタのカウント
許可信号として入力される。動画表示アドレスカウンタ
13−31および動画マスクメモリアドレスカウンタ1
3−32は、それぞれ動画領域判定信号14−aが有効
になる(Hレベルになる)タイミングで、動画VRAM
アドレス13−3aおよび動画マスクメモリアドレス1
3−3bを、動画VRAM2および動画マスクメモリ1
2へ出力する。
【0047】動画VRAM2は、動画VRAMアドレス
13−3aにより動画表示データ2aをスイッチ15へ
出力し、動画マスクメモリ12は、動画マスクメモリア
ドレス13−3bにより表示切換信号12aをスイッチ
15へ出力する。この表示切換信号12aは、動画マス
クメモリ12が読出されていない期間、即ち動画領域判
定信号14−aが無効(Lレベル)を示している期間は
、静止画データ有効を示している。
【0048】図6では、動画表示開始位置レジスタ14
−11に「7」が設定された例を示している。CRT表
示アドレス信号13−2aが図6の(B)のように、1
、2、3、…とカウントされ、「7」になると、動画領
域判定信号14−aは、図6の(C)のようにHレベル
、即ち動画領域有効を示す。このタイミングで、動画V
RAM2は、動画表示データ2aを、図6の(D)のよ
うに、D1、D2、D3、…として出力し、動画マスク
メモリ12は、表示切換信号12aを出力する。この表
示切換信号12aは、スイッチ15aに入力されている
【0049】スイッチ15は、表示切換信号12aによ
りCRT6の表示データ15aを静止画表示データ1a
又は動画表示データ2aに切換える。図6では、CRT
表示アドレス信号13−2aが図6−(B)のように、
1、2、3、…、8である間、表示切換信号12aは、
静止画データ有効を示している(Lレベルである)ので
、図6の(D)に示す静止画表示データS1、S2、S
3、…、S8を、図6の(G)のように表示データ15
aとしてCRT6へ送出する。しかし、CRT表示アド
レス信号13−2aが「9」のタイミングで、表示切換
信号12aは、図6の(F)のように動画データ有効(
Hレベル)に切換わり、表示データ15aは、図6の(
G)のように、図6の(E)に示す動画表示データD3
、…となる。
【0050】これ以降、動画マスクメモリ12の設定内
容、即ち表示切換信号12aにより、動画表示データ2
a又は静止画表示データ1aが選択され、CRT6へ送
出される。
【0051】たとえば、図6の例では、CRT表示アド
レス信号13−2aが「102」の値になると、表示切
換信号12aは、図6の(F)のように静止画データ有
効を示し、即ちLレベルとなる。その結果、表示データ
15aは、図6の(G)に示す如く、図6の(D)の静
止画表示データS102、S103、…に切換わってい
る。
【0052】CRT表示アドレス信号13−2aが更に
カウントされ、動画表示終了位置データ14−12aと
同じになると、コンパレータ14−22が一致情報14
−22aをフリップフロップ14−3に出力する。フリ
ップフロップ14−3は、一致情報14−22aにより
フラグをクリアされ、動画領域判定信号14−aを無効
とする(Lレベルとする)。これにより、動画表示アド
レスカウンタ13−31および動画マスクメモリアドレ
スカウンタ13−32は、カウント動体を中止する。そ
の結果、動画VRAM2は、動画表示データ2aの送出
を中止し、動画マスクモリ12は表示切換信号12aを
静止表示データ有効(Lレベル)とする。
【0053】図6では、動画表示終了位置レジスタ14
−12に「104」が設定された例を示す。CRT表示
アドレス信号13−2aが図6の(B)のように「10
4」になると、動画領域判定信号14−aが図6の(C
)のようにLレベル、即ち動画領域無効となる。その結
果、動画VRAM2は、動画表示データ2aの送出を図
6の(E)のように中止し、動画マスクメモリ12は、
表示切換信号12aを、図6の(F)に示す如く、静止
画表示データ有効(Lレベル)とする。CRT6へは、
図6の(D)、(G)に示す如く、静止画表示データS
104、S105、…が送出される。
【0054】以上のような処理にて、動画像の表示マス
クが実施される。そして、たとえば図3の画面構成に示
す斜線部分の動画ウインドウ表示を行なうことができる
。全画面中における動画の表示位置を、たとえば図3の
動画表示開始位置P1、動画表示終了位置P2の如く設
定すれば従来のように矩形の動画ウインドウ表示が可能
となるが、本発明では動画マスクメモリ12の出力デー
タ(表示切換信号12a)によりスイッチ15の切換え
を制御することにより、動画の表示形状を自在に設定で
きる。
【0055】従って、パソコン等のマルチウインドウシ
ステムにおいて、動画ウインドウの一部を、他のウイン
ドウによって隠す表示が可能となる。更にアプリケーシ
ョンによって、動画ウインドウの表示形状を円や多角形
等様々に設定できる。本発明は本実施例に限定されるこ
となく、本発明の要旨を逸脱しない範囲で種々の応用お
よび変形が考えられる。たとえば、本実施例では、第1
図の動画VRAM2や動画マスクメモリ12の書込みを
、システムのCPUによっているが、本発明では、予め
書込んである動画VRAM2や動画マスクメモリ12を
用いてもよい。
【0056】
【発明の効果】上述したように本発明によれば、表示位
置判定部の判定により画面表示アドレスが動画表示領域
である場合、動画表示アドレス制御部が第1の記憶部よ
り動画データを読出し、かつこの動画データの表示位置
に対応した動画表示形状データを第2の記憶部よりドッ
ト単位で読出し、この第2の記憶部の出力データに基づ
き、スイッチ部の切換制御を行なうことで、静止画デー
タあるいは第1の記憶部の動画データのうちいずれか該
当する方を表示部へ送出させることができるようにした
ので、動画の表示時の形状(動画表示形状)を自在に設
定することができる。これにより、パソコン等の該当機
器におけるマルチウインドウシステムにおいて、動画ウ
インドウの一部を、他のウインドウによって隠すことが
できるなどの効果を奏する。
【図面の簡単な説明】
【図1】本発明の動画表示装置の一実施例を示す構成図
である。
【図2】従来の動画表示装置の一例を示す構成図である
【図3】動画マスクメモリの機能説明図である。
【図4】図1の一具体例を示す構成図である。
【図5】図4の要部詳細ブロック図である。
【図6】図4および図5の動体タイムチャートである。
【符号の説明】
1  VRAM 2  動画VRAM 6  CRT 12  動画マスクメモリ 13  VRAM制御部 13−2  CRT表示アドレス制御部13−3  動
画表アドレス制御部 13−21  CRT表示アドレスカウンタ14  表
示位置制御部 14−1  動画表示位置レジスタ 14−2  コンパレータ 14−3  フリップフロップ 15  スイッチ 16  発振器

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  動画ウインドウ表示を行う動画表示装
    置において、動画データを記憶する第1の記憶部と、動
    画の表示形状をドット単位で記憶する第2の記憶部と、
    予め設定した動画の画面上での表示位置と画面表示を行
    うアドレスを比較し、このアドレスが動画表示領域か否
    かを判定する表示位置判定部と、この表示位置判定部の
    判定により動画表示領域である場合、前記第1の記憶部
    より動画データを読出し、かつこの動画データの表示位
    置に対応した動画表示形状データを前記第2の記憶部よ
    り読出す動画表示アドレス制御部と、前記第2の記憶部
    の出力データに基づき、静止画データあるいは前記第1
    の記憶部の動画データのうち、いずれか該当する方を選
    択して送出するスイッチ部と、このスイッチ部からの出
    力データを表示する表示部とを備えたことを特徴とする
    動画表示装置。
JP2410026A 1990-12-11 1990-12-11 動画表示装置 Pending JPH04214598A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2410026A JPH04214598A (ja) 1990-12-11 1990-12-11 動画表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2410026A JPH04214598A (ja) 1990-12-11 1990-12-11 動画表示装置

Publications (1)

Publication Number Publication Date
JPH04214598A true JPH04214598A (ja) 1992-08-05

Family

ID=18519260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2410026A Pending JPH04214598A (ja) 1990-12-11 1990-12-11 動画表示装置

Country Status (1)

Country Link
JP (1) JPH04214598A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994007190A1 (en) * 1992-09-21 1994-03-31 Fanuc Ltd Animation system of numeric controller
US5880741A (en) * 1994-05-13 1999-03-09 Seiko Epson Corporation Method and apparatus for transferring video data using mask data
WO2002037467A1 (fr) * 2000-11-06 2002-05-10 Mitsubishi Denki Kabushiki Kaisha Contrôleur d'affichage et procédé d'affichage

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994007190A1 (en) * 1992-09-21 1994-03-31 Fanuc Ltd Animation system of numeric controller
US5880741A (en) * 1994-05-13 1999-03-09 Seiko Epson Corporation Method and apparatus for transferring video data using mask data
WO2002037467A1 (fr) * 2000-11-06 2002-05-10 Mitsubishi Denki Kabushiki Kaisha Contrôleur d'affichage et procédé d'affichage

Similar Documents

Publication Publication Date Title
JP2853868B2 (ja) フラットパネル表示システム
JPH09258699A (ja) 液晶表示装置
EP0312720A2 (en) Double buffered graphics design system
JPH04214598A (ja) 動画表示装置
JPH0227393A (ja) 画像情報表示装置
JP2002032063A (ja) 液晶表示装置およびウィンドウ表示拡大制御方法
JP2004258212A (ja) 画面表示装置
JPH07234773A (ja) 表示制御装置
JP3307736B2 (ja) 画像データ転送装置
JP2002258827A (ja) 画像表示装置
JPH11161255A (ja) 画像表示装置
JP2821121B2 (ja) 表示制御装置
JPH03196095A (ja) 外部同期制御装置
JPS6329838A (ja) 表示装置
JP2829051B2 (ja) 文字表示方式
JPH0612039A (ja) マルチウインドウ表示機器の表示色制御装置
JPS6323191A (ja) グラフイツク表示装置
JPH0233622A (ja) ディスプレイ制御装置
JPH09274478A (ja) 表示システム
JP2000214837A (ja) 表示装置
JPH043120A (ja) 表示制御装置
JPH05298051A (ja) マルチウインドウ表示装置
JP2000098996A (ja) 画像表示装置
JPS63208175A (ja) 図形処理装置
JPH0651938A (ja) 信号表示装置