JPH04213987A - 画像データの高能率符号化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、画像データを回線を
介して伝送したり、記録媒体に記録する時に、そのデー
タ量を圧縮できる画像データの高能率符号化装置に関す
る。

【０００２】

【従来の技術】画像高能率符号化方式としてフィールド
内／動き補償フレーム間予測ＤＣＴ方式が良く知られて
いる。ＤＣＴ（Ｄｉｓｃｒｅｔｅ　Ｃｏｓｉｎｅ　Ｔｒ
ａｎｓｆｏｒｍ）は、画像データの１次元、２次元或い
は３次元のブロック内の画素データを変換行列により直
交変換して変換係数を求め、この係数を伝送し、受信側
では、係数と変換行列とからもとの画素データを求める
逆変換がなされる。

【０００３】ＤＣＴとフレーム間予測符号化とを組み合
わせたハイブリッド符号化が知られている。この符号化
は、入力画像データと予測値（即ち、同一位置の前フレ
ームのローカル復号値）の差分をＤＣＴで符号化し、符
号化出力（係数データ）を量子化し、量子化出力を可変
長符号化して出力するものである。また、動き補償を組
み合わせたフレーム間符号化も知られている。動き補償
は、平行移動した画像に関しては、その移動量だけ戻し
たものが前フレームの画像と同一、即ち静止画像である
ことを利用し、このような場合では、移動量を示す動き
ベクトルのみを伝送するものでありる。更に、シーンチ
ェンジのように、フレーム間の相関がない場合には、入
力画像データをフィールド内或いはフレーム内で直交変
換する符号化方式が提案されている。かかる高能率符号
化は、フィールド内或いはフレーム内ＤＣＴと動き補償
予測ＤＣＴとを適応的に切り替えるものである。以下の
説明では、入力画像データがインターレス走査しており
、フィールド内のＤＣＴを行うものとし、動き補償フレ
ーム間予測符号化ＤＣＴを単に、ＭＣフレーム間ＤＣＴ
と称する。この方式の性能は、フィールド内ＤＣＴとＭ
Ｃフレーム間ＤＣＴとの切り替えの方式と、動き検出方
式によって大きく左右される。

【０００４】動き検出方式の一つとして、ブロックマッ
チングが知られている。これは、２次元の複数画素の集
合であるブロックに関して、現フレームのブロックとこ
のブロックの位置をずらした前フレームの複数の位置の
ブロックのそれぞれとのフレーム差分の絶対値の和を演
算し、それぞれの和の中の最小値を動きベクトルとして
検出するものである。これと同様のマッチングが１フレ
ームの全体に適用され、フレーム差分の絶対値の最小和
がしきい値より大きい時には、シーンチェンジがあった
としてフィールド内ＤＣＴが選択されるように、フィー
ルド内ＤＣＴとＭＣフレーム間ＤＣＴの切り替えの制御
がなされる。

【０００５】

【発明が解決しようとする課題】ブロックマッチングを
利用して切り替え制御を行ったとしても、ＤＣＴの場合
、変換後の係数を可変長符号化した伝送すべき情報量が
必ずしも最少となるとは限らない。例えば画像信号の直
流成分のみに変化があった場合には、マッチングの最小
和が大きいが、伝送すべき情報量が少ない。或いは、ブ
ロックの対角線方向の縞のパターンは、マッチングの最
小和が小さいが、可変長符号化に不利な係数パターンで
あり、伝送情報量が多い。

【０００６】この問題を解決するために、フィールド内
ＤＣＴとＭＣフレーム間ＤＣＴとを実際に行い、得られ
た係数データに基づいて両者の切り替えを制御する方法
、又はこの係数データを可変長符号化して発生情報量を
演算し、発生情報量に基づいて両者の切り替えを制御す
る方法が提案されている。

【０００７】しかしながら、実際にＤＣＴを行い、得ら
れた係数データを利用するこの方法は、ハードウェア規
模が大きい欠点がある。また、フィールド内とフレーム
間の切り替えに関してのみ実際のＤＣＴを行った結果を
利用し、動き検出は、ブロックマッチングにより行なう
改良されたものは、ハードウエアの規模がさほど大きく
ならない意味で、実用上有用ではあるが、特に精細な画
像の伝送において性能向上がそれほど期待できない問題
がある。

【０００８】従って、この発明の目的は、ＤＣＴ等の直
交変換のためのブロックサイズ及び動き補償の範囲を決
めたときに、発生情報量を最少とすることができ、ハー
ドウェアの規模を小さくできる画像データの高能率符号
化装置を提供することにある。

【０００９】

【課題を解決するための手段】この発明は、動き補償フ
レーム間直交変換符号化とフィールド内直交変換符号化
とが適応的に切り替えられる画像データの高能率符号化
装置において、遅延されたローカル復号値と入力画像デ
ータとの差分を計算し、差分を直交変換符号化し、この
直交変換符号化で発生した係数データに関して、係数デ
ータを量子化及び可変長符号化したときの発生情報量を
シミュレートする回路をＮ組有し、入力画像データに対
して、フィールド内の直交変換符号化を行い、発生情報
量をシミュレートする回路を１組有し、Ｎ＋１個のシミ
ュレート回路からのシミュレートされた発生情報量を比
較して、最適な動き補償制御信号と、フレーム間符号化
とフィールド内符号化とを切り替えるための制御信号を
生成するようにしたことを特徴とする画像データの高能
率符号化装置である。

【００１０】

【作用】フィールド内直交変換符号化とＭＣフレーム間
直交変換符号化とを統一的に扱、発生情報量が最少なる
ものをシミュレーションにより検出している。従って、
回路規模の増加を最小限に抑えることができる。

【００１１】

【実施例】以下、この発明の一実施例について、図面を
参照して説明する。図１において、１がディジタル画像
信号例えばディジタルビデオ信号が供給される入力端子
である。入力端子１に対して、ＤＣＴ変換回路２０　と
減算器３１　，３２　，・・・，３Ｎ　とが接続され、
これらの減算器３０　〜３Ｎ　に対して　　ＤＣＴ変換
回路２１　，２２　，・・・，２Ｎ　が接続される。

【００１２】ＤＣＴ変換回路２０　，２１　，２２　，
・・・，２Ｎ　には、シミュレート回路４０　，４１　
，４２　，・・・，４Ｎ　がそれぞれ接続され、シミュ
レート回路４０　〜４Ｎ　の出力が比較回路５に供給さ
れる。シミュレート回路４０　〜４Ｎ　は、量子化と可
変長符号化をシミュレートし、ブロック毎の発生情報量
を演算する回路である。 比較回路５は、シミュレート回路４０　〜４Ｎ　で得ら
れた発生情報量を互いに比較し、発生情報量が最少のも
のを識別するための切り替えフラグＦを発生する。

【００１３】入力ディジタルビデオ信号が遅延回路６を
介して減算器７及びスイッチング回路ＳＷ１の一方の入
力端子ａに供給される。遅延回路６は、切り替えフラグ
Ｆが形成される迄に要する時間、入力画像データを遅延
させるために設けられている。減算器７の減算出力がス
イッチング回路ＳＷ１の他方の入力端子ｂに供給される
。スイッチング回路ＳＷ１の出力がＤＣＴ変換回路８で
直交変換され、係数データが量子化器９に供給され、量
子化出力が可変長符号化回路１０で可変長符号化される
。このようにして得られた伝送データが伝送路１６へ送
出される。比較回路５からの切り替えフラグＦも伝送路
１６へ送出される。

【００１４】また、量子化回路９の出力が量子化出力を
代表値に復号する代表値回路１１、逆ＤＣＴ変換回路１
２を介して加算器１３に供給される。加算器１３の出力
に得られたローカル復号値が遅延回路１４に供給される
。遅延回路１４は、Ｎ＋１個のタップを有し、遅延量が
最小のタップからのローカル復号値が動き補償回路１５
に供給され、動き補償回路１５からの前フレームのロー
カル復号値が減算器７に供給される。この動き補償回路
１５は、比較回路５からの切り替えフラグＦに応答して
、その動き補償量、即ち遅延量が制御される。減算器７
からは、フレーム差分が得られ、このフレーム差分がＤ
ＣＴ変換回路８に供給される。スイッチング回路ＳＷ１
は、切り替えフラグＦにより、フィールド内ＤＣＴのと
きに入力端子ａが選択され、ＭＣフレーム間ＤＣＴのと
きに入力端子ｂが選択されるように、制御される。後述
のように、切り替えフラグＦは、伝送情報量が最少であ
る動き補償量と対応したコード信号であって、スイッチ
ング回路ＳＷ１は、この切り替えフラグＦがフィールド
内符号化が最適なことを意味する値の時に、入力端子ａ
を選択し、それ以外の時に、入力端子ｂを選択する。

【００１５】シミュレート回路４０　は、入力画像デー
タをフィールド内ＤＣＴしたときの発生情報量を演算し
、シミュレート回路４１　〜４Ｎ　は、Ｎ個の互いに異
なる動きベクトルのそれぞれで動き補償したときのＭＣ
フレーム間ＤＣＴの発生情報量を演算する。Ｎは、通常
、３０から２５０の範囲の中で設定される。遅延回路１
４のＮ個のタップには、Ｎ個の動きベクトルと対応する
量、遅延されたローカル復号値が取り出される。従って
、この各タップからのローカル復号値と入力画像データ
とを減算した結果、フレーム間差分が各減算器３１　〜
３Ｎ　から得られる。遅延回路１４は、水平及び垂直方
向の両方向の遅延を行うことができる。

【００１６】図２は、各シミュレート回路の一例である
。３１で示すＲＯＭは、係数データの量子化と、量子化
出力の可変長符号化とを行った時の発生情報量をシミュ
レートするものである。このＲＯＭ３１には、入力端子
３２からの係数データと、入力端子３３からの係数切り
替え信号と、入力端子３４からの量子化器切り替え信号
とがアドレスとして供給される。係数データは、８〜１
２ビット長である。直流分、交流分、或いは交流分の次
数等に応じて量子化パターンが異なるときには、そのパ
ターンの種類に応じた２〜３ビット長の係数切り替え信
号が供給される。通常、発生情報量が伝送路１６の伝送
容量を超えないように、量子化器が切り替えられるので
、この量子化器切り替え信号（３〜４ビット）もＲＯＭ
３１に供給される。

【００１７】ＲＯＭ３１からは、係数毎の発生情報量、
即ち係数を可変長符号化したときのビット長を示すデー
タ（例えば４〜５ビット）が読み出される。ＲＯＭ３１
の出力が加算器３５に供給される。加算器３５の出力が
出力端子３６に取り出されると共に、単位遅延回路３７
及びＡＮＤゲート３８を介して加算器３５に供給される
。加算器３５及びそのフィードバックループが累算器を
構成し、ＡＮＤゲート３８には、入力端子３９からブロ
ック毎の先頭の係数の入力時に‘Ｌ’となるリセット信
号が供給される。従って、出力端子３６には、１ブロッ
クの発生情報量（約１０ビット）の出力データが得られ
る。この発生情報量が前述のように、比較回路５に供給
され、Ｎ個の発生情報量の中の最小値が検出される。

【００１８】図３は、比較回路５の一例を示す。シミュ
レート回路４１　〜４Ｎ　のそれぞれの出力が入力端子
４１１　〜４１Ｎに供給される。レジスタ４２及びデー
タセレクタ４３が交互に直列接続され、シフトレジスタ
が構成される。各データセレクタ４３には、入力端子４
４からデータ取込み制御信号が供給されている。このレ
ジスタ４２及びデータセレクタ４３からなるシフトレジ
スタには、データ取込み制御信号により並列的に発生情
報量のデータが取り込まれ、直列にデータが最終段のデ
ータセレクタ４３から出力される。

【００１９】シフトレジスタからのデータがレジスタ４
６及びデータセレクタ４７に供給される。データセレク
タ４７の出力がレジスタ４８を介して比較回路４６及び
データセレクタ４７に帰還される。データセレクタ４７
は、比較回路４６の比較に基づいてより小さい方のデー
タをレジスタ４８に対して選択的に出力する。従って、
レジスタ４８には、Ｎ個のデータ中の最小値がホールド
される。

【００２０】４９は、０から昇順にＮ−１の値を発生す
るカウンタである。カウンタ４９は、入力端子４４から
のデータ取込み制御信号によりリセットされる。カウン
タ４９の出力（カウント値）がデータセレクタ５０に供
給される。データセレクタ５０の出力（例えば８ビット
）がレジスタ５１を介してデータセレクタ５０に帰還さ
れる。カウンタ４９に対するクロック（図示せず）は、
比較回路４６に供給されるデータのクロックと同一又は
同期したものである。データセレクタ５０は、比較回路
４６の出力で制御される。若し、レジスタ４５からの新
たなデータがレジスタ４８にホールドされているデータ
よりも小さい時には、比較回路４６の出力によりデータ
セレクタ５０がカウンタ４９の出力を選択する。若し、
そうでないときには、データセレクタ５０がレジスタ５
１にホールドされているデータを選択する。このように
して、Ｎ個の発生情報量の中で最小のものと対応する値
の切り替えフラグＦが出力端子５２に得られる。上述の
切り替えフラグＦにより、スイッチング回路ＳＷ１が制
御され、また、動き補償回路１５の遅延量が制御される
。

【００２１】可変長符号化回路１０の出力データと切り
替えフラグＦが受信側に伝送される。受信側では、可変
長符号の復号化回路２１と、代表値回路２２と、逆ＤＣ
Ｔ変換回路２３とが設けられている。逆ＤＣＴ変換回路
２３の出力が加算器２４とスイッチング回路ＳＷ２の一
方の入力端子ａとに供給され、加算器２４の出力信号が
スイッチング回路ＳＷ２の他方の入力端子ｂに供給され
る。スイッチング回路ＳＷ２は、受信された切り替えフ
ラグＦで制御され、その出力端子２５には、復号出力が
取り出される。

【００２２】この復号出力が遅延回路２６と動き補償回
路２７を介して加算器２４にフィードバックされる。受
信された切り替えフラグＦにより動き補償回路２７の遅
延量が制御される。このように、受信側の構成は、送信
側に比してハードウエアの規模が小さいので、放送形式
のような１対ｎ型の画像伝送に適している。

【００２３】図４は、この発明の他の実施例を示す。図
１に示す実施例と異なる点は、破線が囲んだ背景予測回
路２８を設けている点であり、他の図１と対応する構成
には、同一参照符号を付して、その説明を省略する。但
し、１６ａ及び１６ｂは、それぞれ伝送路１６と接続さ
れる出力端子を示している。背景予測回路２８は、重み
付け係数ｗ１の乗算器６１と、加算器６２と、フレーム
遅延回路６３と、重み付け係数ｗ２の乗算器６４とから
なる。フレーム遅延回路６３からの１フレーム前の画像
データに重み付け係数ｗ２を乗じたものと、加算器１３
からのローカル復号値に重み付け係数ｗ１を乗じたもの
とが加算器６２で加算される。フレーム遅延回路６３か
らの背景予測値が減算器３Ｍに供給され、入力画像デー
タから減算される。

【００２４】減算器３Ｍは、上述の一実施例の減算器３
Ｎに加えて設けられたもので、減算器３Ｍの出力がＤＣ
Ｔ変換回路２Ｍとシミュレート回路４Ｍとを介して比較
回路５に供給される。上述と同様にして、比較回路５は
、シミュレートされた発生情報量が最少のものと対応す
る切り替えフラグＦを発生する。このフラグＦでスイッ
チング回路ＳＷ１及び動き補償回路１５が制御されるの
は、既に説明したのと同様である。

【００２５】なお、この発明は、ＣＣＩＴ　　Ｈ．２６
１勧告案或いはＩＳＯの提案による標準方式の高能率符
号化との互換性を容易に保つことができる。また、この
標準方式のわくを越え、例えば動き補償フィールド間予
測ＤＣＴや背景予測ＤＣＴ等も同様に統一的に扱うこと
も可能である。また、この発明は、ＤＣＴ以外の直交変
換符号化を使用しても良い。更に、伝送情報量を伝送路
の容量に適応して制御するバッフアリング回路を設けて
も良いことは勿論である。

【００２６】

【発明の効果】この発明によれば、フィールド内ＤＣＴ
及びＭＣフレーム間予測ＤＣＴを統一的に扱い、その最
適化をはかることが可能である。つまり、この発明は、
ローカル復号値を使用して、フィールド内符号化とフレ
ーム間符号化とを切り替えを制御し、また、最適な動き
補償量を求めているので、伝送情報量を最少とできる。 また、この発明は、回路規模の増加を最小限にとどめる
ことができる。然も、主要な回路を多重構成とすること
により信頼性向上をはかることが容易である。

【図面の簡単な説明】

【図１】図１はこの発明の一実施例のブロック図である
。

【図２】図２はこの発明の一実施例の一部であるシミュ
レート回路の一例のブロック図である。

【図３】図３はこの発明の一実施例の一部である比較回
路の一例のブロック図である。

【図４】図４はこの発明の他の実施例のブロック図であ
る。

【符号の説明】

１　　入力端子 ２０　〜２Ｎ　、８　　ＤＣＴ変換回路４０　〜４Ｎ　
　　シミュレート回路 ５　　比較回路 １４　　遅延回路 １５　　動き補償回路 １６　　伝送路

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　動き補償フレーム間直交変換符号化と
   フィールド内直交変換符号化とが適応的に切り替えられ
   る画像データの高能率符号化装置において、遅延された
   ローカル復号値と入力画像データとの差分を計算し、上
   記差分を直交変換符号化し、この直交変換符号化で発生
   した係数データに関して、上記係数データを量子化及び
   可変長符号化したときの発生情報量をシミュレートする
   回路をＮ組有し、上記入力画像データに対して、フィー
   ルド内の直交変換符号化を行い、発生情報量をシミュレ
   ートする回路を１組有し、上記Ｎ＋１個のシミュレート
   回路からのシミュレートされた発生情報量を比較して、
   最適な動き補償制御信号と、上記フレーム間直交変換符
   号化と上記フィールド内直交変換符号化とを切り替える
   ための制御信号とを生成するようにしたことを特徴とす
   る画像データの高能率符号化装置。