JPH04208994A - 液晶表示装置の駆動回路 - Google Patents
液晶表示装置の駆動回路Info
- Publication number
- JPH04208994A JPH04208994A JP40046490A JP40046490A JPH04208994A JP H04208994 A JPH04208994 A JP H04208994A JP 40046490 A JP40046490 A JP 40046490A JP 40046490 A JP40046490 A JP 40046490A JP H04208994 A JPH04208994 A JP H04208994A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- sampling
- switch
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 25
- 238000005070 sampling Methods 0.000 claims abstract description 55
- 239000011159 matrix material Substances 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 abstract description 37
- 230000000977 initiatory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［０００１１
【産業上の利用分野］本発明はマトリクス型表示装置の
駆動回路に関し、特に、列電極駆動部が改良されたマト
リクス型表示装置の駆動回路に関する。 ［０００２］ 【従来の技術】従来のアクティブマトリクス型液晶表示
装置の模式的構造を図３（ａ）に、その液晶表示装置の
各部の信号波形を同図（ｂ）に示す。本液晶表示装置は
、液晶表示パネル１１と、液晶パネル１１を駆動するた
めの、行電極ドライバ１２、列電極ドライバ１４、信号
制御部１３、データ制御部１５等から成る駆動回路から
構成される。液晶パネル１１は、図３（ａ）右側の拡大
図に示されるような構造を有する絵素がＭ行×Ｎ列配列
して構成される。図に示されるように、各絵素にはＴＰ
Ｔから成るスイッチングトランジスタ１１−ｃが設けら
れ、ＴＰＴのゲートには行電極１１−ａが、ドレインに
は列電極１１−ｂが、そしてソースには絵素液晶が接続
される。Ｍ本の行電極１１−ａは全て行電極ドライバ１
２に接続され、Ｎ本の列電極１１−ｂは全て列電極ドラ
イバ１４に接続される。 ［０００３］行電極ドライバ１２はシフトレジスタを中
心に構成され、図３（ｂ）に示すように、制御信号部１
３からのクロックパルスφ１に従って走査パルスＳをシ
フトさせ、各行電極１１−ａに順次出力してゆく。列電
極ドライバ１４はシフトレジスタ、サンプルホールド回
路等から成り、データ制御部１５から直列に送られてく
る画像信号を制御信号部１３からのクロックパルスφ２
に同期して各列に対応するタイミングでサンプリングし
、その信号値を１水平走査期間（図３（ｂ）の走査波形
におけるＦ）だけホールドしてそれぞれの列電極に出力
する。 ［０００４１列電極ドライバ１４には、各列電極１１−
ｂ毎に図４（ａ）に示すようなサンプリングホールド回
路が備えられている。同図に示すように、本回路は、サ
ンプリング部、ホールド部、出力バッファ部から構成さ
れ、サンプリング部には第１スイツチ２１とサンプリン
グキャパシタ２３ （容量Ｃ１１）が、ホールド部には
第２スイツチ２２とホールドキャパシタ２４（容量Ｃｌ
２）が、そして出力バッファ部にはオペアンプ２５が備
えられている。第１スイツチ２１にはサンプリングパル
スＰａが、そして第２スイツチ２２には出力パルスｐｂ
が、それぞれスイッチング制御信号として入力され、こ
れらスイッチング制御信号パルスがハイレベルとなった
ときに各スイッチ２１，２２は導通状態となる。 ［０００５］クロツクパルスφ１とこれらスイッチング
制御信号Ｐａ、Ｐｂのタイミングの関係を図４（ｂ）に
示す。まず、サンプリングパルスＰａによりスイッチ２
１が導通となり、入力画像信号のその時点での電圧がサ
ンプリングキャパシタ２３に印加される。この信号電圧
の印加によりサンプリングキャパシタ２３が信号電圧電
位まで充電されるため、サンプリングパルスＰａがロー
レベルに下がってスイッチ２１が非導通となった後も、
この信号電圧の値はサンプリングキャパシタ２３に保持
される。このようにして、１水平走査期間内にＮ本の列
電極１１−ｂの全てについて画像信号電圧が順次サンプ
リングされた後、全ての列電極の第２スイツチ２２に入
力される出力パルスＰｂがハイレベルとなり、スイッチ
２２が導通となる。これにより、サンプリングキャパシ
タ２３に保持されていた信号電圧がホールドキャパシタ
２４に印加され、ホールドキャパシタ２４を同様に信号
電圧レベルまで充電する。ホールドキャパシタ２４に保
持された信号電圧は次の１水平走査期間保持され、その
間、信号電圧はオペアンプ２５を通じて対応する列電極
１１−ｂに出力され続ける。 ［０００６］
駆動回路に関し、特に、列電極駆動部が改良されたマト
リクス型表示装置の駆動回路に関する。 ［０００２］ 【従来の技術】従来のアクティブマトリクス型液晶表示
装置の模式的構造を図３（ａ）に、その液晶表示装置の
各部の信号波形を同図（ｂ）に示す。本液晶表示装置は
、液晶表示パネル１１と、液晶パネル１１を駆動するた
めの、行電極ドライバ１２、列電極ドライバ１４、信号
制御部１３、データ制御部１５等から成る駆動回路から
構成される。液晶パネル１１は、図３（ａ）右側の拡大
図に示されるような構造を有する絵素がＭ行×Ｎ列配列
して構成される。図に示されるように、各絵素にはＴＰ
Ｔから成るスイッチングトランジスタ１１−ｃが設けら
れ、ＴＰＴのゲートには行電極１１−ａが、ドレインに
は列電極１１−ｂが、そしてソースには絵素液晶が接続
される。Ｍ本の行電極１１−ａは全て行電極ドライバ１
２に接続され、Ｎ本の列電極１１−ｂは全て列電極ドラ
イバ１４に接続される。 ［０００３］行電極ドライバ１２はシフトレジスタを中
心に構成され、図３（ｂ）に示すように、制御信号部１
３からのクロックパルスφ１に従って走査パルスＳをシ
フトさせ、各行電極１１−ａに順次出力してゆく。列電
極ドライバ１４はシフトレジスタ、サンプルホールド回
路等から成り、データ制御部１５から直列に送られてく
る画像信号を制御信号部１３からのクロックパルスφ２
に同期して各列に対応するタイミングでサンプリングし
、その信号値を１水平走査期間（図３（ｂ）の走査波形
におけるＦ）だけホールドしてそれぞれの列電極に出力
する。 ［０００４１列電極ドライバ１４には、各列電極１１−
ｂ毎に図４（ａ）に示すようなサンプリングホールド回
路が備えられている。同図に示すように、本回路は、サ
ンプリング部、ホールド部、出力バッファ部から構成さ
れ、サンプリング部には第１スイツチ２１とサンプリン
グキャパシタ２３ （容量Ｃ１１）が、ホールド部には
第２スイツチ２２とホールドキャパシタ２４（容量Ｃｌ
２）が、そして出力バッファ部にはオペアンプ２５が備
えられている。第１スイツチ２１にはサンプリングパル
スＰａが、そして第２スイツチ２２には出力パルスｐｂ
が、それぞれスイッチング制御信号として入力され、こ
れらスイッチング制御信号パルスがハイレベルとなった
ときに各スイッチ２１，２２は導通状態となる。 ［０００５］クロツクパルスφ１とこれらスイッチング
制御信号Ｐａ、Ｐｂのタイミングの関係を図４（ｂ）に
示す。まず、サンプリングパルスＰａによりスイッチ２
１が導通となり、入力画像信号のその時点での電圧がサ
ンプリングキャパシタ２３に印加される。この信号電圧
の印加によりサンプリングキャパシタ２３が信号電圧電
位まで充電されるため、サンプリングパルスＰａがロー
レベルに下がってスイッチ２１が非導通となった後も、
この信号電圧の値はサンプリングキャパシタ２３に保持
される。このようにして、１水平走査期間内にＮ本の列
電極１１−ｂの全てについて画像信号電圧が順次サンプ
リングされた後、全ての列電極の第２スイツチ２２に入
力される出力パルスＰｂがハイレベルとなり、スイッチ
２２が導通となる。これにより、サンプリングキャパシ
タ２３に保持されていた信号電圧がホールドキャパシタ
２４に印加され、ホールドキャパシタ２４を同様に信号
電圧レベルまで充電する。ホールドキャパシタ２４に保
持された信号電圧は次の１水平走査期間保持され、その
間、信号電圧はオペアンプ２５を通じて対応する列電極
１１−ｂに出力され続ける。 ［０００６］
【発明が解決しようとする課題】上記従来の列電極ドラ
イバのサンプリングホールド回路で、ある水平走査期間
においてサンプリングキャパシタ２３に保持される信号
電圧の値が次の水平走査期間においてサンプリングされ
る信号電圧の値と大きく異なる場合、サンプリングキャ
パシタ２３の充電が不十分になる可能性がある。特に、
液晶表示装置では液晶に直流電圧を長時間印加すること
を避けるために、各絵素にはフィールド毎に極性を反転
した画像信号が与えられるが、あるフィールドにおいて
画像信号電圧が最大であった場合、次のフィールドにお
いては逆極性の最大になる場合が多い。このような場合
、通常のサンプリング時間だけ第１スイツチ２１を導通
としたのでは、最大電圧を保持しているサンプリングキ
ャパシタ２３を逆極性の最大電圧で充電するためには不
十分となることがある。これは特に、液晶表示装置が高
精細化して、サンプリング時間が短くなる場合に大きな
問題となる。 ［０００７］本発明はこのような現状に鑑みてなされた
ものであり、その目的とするところは、上記欠点を解消
し、液晶表示装置の高精細化に対応することができる駆
動回路を提供することにある。 ［０００８］
イバのサンプリングホールド回路で、ある水平走査期間
においてサンプリングキャパシタ２３に保持される信号
電圧の値が次の水平走査期間においてサンプリングされ
る信号電圧の値と大きく異なる場合、サンプリングキャ
パシタ２３の充電が不十分になる可能性がある。特に、
液晶表示装置では液晶に直流電圧を長時間印加すること
を避けるために、各絵素にはフィールド毎に極性を反転
した画像信号が与えられるが、あるフィールドにおいて
画像信号電圧が最大であった場合、次のフィールドにお
いては逆極性の最大になる場合が多い。このような場合
、通常のサンプリング時間だけ第１スイツチ２１を導通
としたのでは、最大電圧を保持しているサンプリングキ
ャパシタ２３を逆極性の最大電圧で充電するためには不
十分となることがある。これは特に、液晶表示装置が高
精細化して、サンプリング時間が短くなる場合に大きな
問題となる。 ［０００７］本発明はこのような現状に鑑みてなされた
ものであり、その目的とするところは、上記欠点を解消
し、液晶表示装置の高精細化に対応することができる駆
動回路を提供することにある。 ［０００８］
【課題を解決するための手段】本発明の表示装置の駆動
回路は、互いに並行する複数の列電極を有するマトリク
ス型液晶表示装置の列電極に信号電圧を出力する駆動回
路であって、１本の列電極毎に、１水平走査期間内の所
定の時期にサンプリングした画像信号電圧を該１水平走
査期間の間保持する信号保持手段、１水平走査期間の間
は非導通であり、該水平走査期間が終了した後に導通と
なって該信号保持手段に保持されている画像信号電圧を
次段に出力するスイッチ手段、及び該信号保持手段と所
定の電圧レベルとの間に設けられ、該スイッチ手段の導
通期間が終了した後、次の水平走査期間におけるサンプ
リングが開始する前に導通となって該信号保持手段の電
圧レベルを該所定電圧レベルにする他のスイッチ手段を
備えており、そのことにより上記目的が達成される。 ［０００９］
回路は、互いに並行する複数の列電極を有するマトリク
ス型液晶表示装置の列電極に信号電圧を出力する駆動回
路であって、１本の列電極毎に、１水平走査期間内の所
定の時期にサンプリングした画像信号電圧を該１水平走
査期間の間保持する信号保持手段、１水平走査期間の間
は非導通であり、該水平走査期間が終了した後に導通と
なって該信号保持手段に保持されている画像信号電圧を
次段に出力するスイッチ手段、及び該信号保持手段と所
定の電圧レベルとの間に設けられ、該スイッチ手段の導
通期間が終了した後、次の水平走査期間におけるサンプ
リングが開始する前に導通となって該信号保持手段の電
圧レベルを該所定電圧レベルにする他のスイッチ手段を
備えており、そのことにより上記目的が達成される。 ［０００９］
【作用】上記所定電圧は画像信号電圧の最大値と最小値
との中間の値に設定しておくことができる。サンプリン
グキャパシタ等の信号保持手段に保持されている信号電
圧が他のスイッチ手段（後述の実施例では第３スイツチ
）が導通となることにより次段以降（列電極側）に出力
された後、信号保持手段の電圧値は一旦その中間の値と
なる。従って、次の水平走査期間でこの信号保持手段に
逆極性の最大値がサンプリングされるとしても、その電
圧の差は従来の半分となる。 ［００１０１
との中間の値に設定しておくことができる。サンプリン
グキャパシタ等の信号保持手段に保持されている信号電
圧が他のスイッチ手段（後述の実施例では第３スイツチ
）が導通となることにより次段以降（列電極側）に出力
された後、信号保持手段の電圧値は一旦その中間の値と
なる。従って、次の水平走査期間でこの信号保持手段に
逆極性の最大値がサンプリングされるとしても、その電
圧の差は従来の半分となる。 ［００１０１
【実施例］本発明を実施例について以下に説明する。
［００１１１図１に本発明の一実施例の回路を示す。こ
の回路は従来の列電極ドライバにおける図４（ａ）のサ
ンプリングホールド回路に対応するものであり、図３の
列電極ドライバ１４中に各列電極１１−ｂ毎に備えられ
ている。本回路は図４（ａ）に示した従来の回路のサン
プリング部に、サンプリングキャパシタ２３をリセット
するための第３のスイッチ２６を付加したものである。 なお、サンプリングキャパシタ２３及びホールドキャパ
シタ２４の信号線とは反対側の電極はいずれも、使用す
る電源の中で最も低い電圧を有する電源ＶＤＤに接続さ
れる。また、第３のスイッチ２６の信号線とは反対側に
は、本サンプリングホールド回路の入力端子に印加され
る画像信号電圧の最高電圧Ｖａと最低電圧ｖｂの中間の
電圧Ｖｐを有する電圧源が接続される。 ［００１２］従来の回路と同様、第１及び第２スイツチ
２１．２２にはそれぞれサンプリングパルスＰａ及び出
力パルスＰｂが入力される。それらに加え、本実施例に
おいて付加された第３スイツチ２６には、リセットパル
スＰｃが入力される。これらのスイッチ制御信号Ｐａ、
Ｐｂ及びＰｃとクロックパルスφ２との関係を図２（ａ
）に示す。 ［００１３１本実施例の回路の作用を次に説明する。本
回路の入力端子には、前段の画像信号増幅回路で増幅さ
れた画像信号Ｖｉｎが入力される。１水平走査期間中の
所定の時期に本回路の第１スイツチ２１に入力されるサ
ンプリングパルスＰａがハイレベルとなり、その時点で
の画像信号電圧Ｖｉｌがサンプリングキャパシタ２３
（容儀Ｃ１）に印加される。これにより、サンプリング
キャパシタ２３の信号線側の電位がＶｉｌとなるまでサ
ンプリングキャパシタ２３が充電される。 ［００１４］１水平走査期間内に全ての列電極について
このようなサンプリングが終了すると、次の行の最初の
列のサンプリングに戻る前に、全ての列電極の第２スイ
ツチ２２に入力される出力パルスＰｂがハイレベルとな
り、第２スイツチ２２が導通となる。これにより、サン
プリングキャパシタ２３に保持されている電圧Ｖｉｌが
ホールドキャパシタ２４に印加され、ホールドキャパシ
タ２４を充電する。このとき、出力パルスＰｂにより充
電された後のホールドキャパシタ２４の信号線側の電圧
をＶｇｌとする。このホールドキャパシタ２４の電圧Ｖ
ｇｌは出力パルスｐｂがローレベルとなった後も保持さ
れ続け、図４（ａ）に示した従来の回路と同様に、オペ
アンプ２５を通してその水平走査期間（即ち、サンプリ
ングを行った水平走査期間の次の水平走査期間）中、列
＠掘に出力され続ける。 ［００１５］この間、即ちホールドキャパシタ２４から
列電極に信号電圧が出力されている間、サンプリングキ
ャパシタ２３には次の水平走査期間で列電極に出力すべ
き信号電圧がサンプリングされ、保持される。 ［００１６］ここで問題になることは、この水平走査期
間でサンプリングされる信号電圧Ｖｉ２の値が前の水平
走査期間でサンプリングされた信号電圧Ｖｉｌの値と大
きく異なる場合、サンプリングキャパシタ２３の充電が
不十分になる可能性があるということである。例えば、
画像信号が図２（ｂ）のように最高電圧Ｖａと最低電圧
ｖｂの間で変化するものとする。なお通常、液晶表示装
置では液晶に直流電圧を長時間印加することを避けるた
めに、画像信号を水平走査線毎に反転する。従って、こ
こではＶｂ＝−Ｖａ、ｖｐ＝ｏとする。この場合、前の
水平走査期間でサンプリングされた信号電圧の値Ｖｉｌ
がｖｌであり、今回サンプリングされる信号電圧Ｖｉ２
の値が一■１であるとすると、両者の差は２ Ｖｌ （
＝ ２ Ｖａ）と非常に大きな値となり、サンプリング
キャパシタ２３の電圧が十分に−Ｖｌになり切らないう
ちにサンプリングパルスＰａがローレベルに下がってし
まう可能性がある。 ［００１７］そこで、本実施例では、各水平走査期間に
おいてサンプリングを開始する前に第３スイツチ２６に
入力するリセットパルスＰｃをハイレベルにしく図２（
ａ）参照）、前の水平走査期間でサンプリングされ、保
持されていた信号電圧Ｖｉｌを第３スイツチ２６の他端
の電圧Ｖｐと等しくなるようにする。この電圧Ｖｐは上
述の通り画像信号Ｖｉｎの最高電圧Ｖａと最低電圧ｖｂ
の中間の値となるように設定されているため、サンプリ
ングの際のキャパシタ２３における電圧差は最大でもＶ
ａ（図２（ｂ）ではＶｌ）となり、サンプリングパルス
Ｐａがハイレベルとなっている時間（パルス幅）を短く
しても、十分キャパシタ２３を新しい信号電圧に充電す
ることができる。従って、液晶表示装置１１が高精細化
して１行の絵素数Ｎが多くなり、サンプリング時間が短
くなっても、本実施例の列電極ドライバでは正確な画像
信号を列電極に出力することができる。 ［００１８］ 【発明の効果】本発明によれば、液晶表示装置の列電極
駆動回路において、サンプリングキャパシタ等の信号保
持手段の電圧を列電極に出力した後、他のスイッチ手段
（上記実施例では第３スイツチ）により信号保持手段が
所定の電圧にリセットされる。このため、次の水平走査
期間におけるサンプリング電圧との差が小さくなり、短
いサンプリング時間でも十分に信号保持手段を新しい信
号電圧で充電することができるようになる。従って、本
発明に係る駆動回路は高精細化液晶表示装置に適したも
のとなる。
の回路は従来の列電極ドライバにおける図４（ａ）のサ
ンプリングホールド回路に対応するものであり、図３の
列電極ドライバ１４中に各列電極１１−ｂ毎に備えられ
ている。本回路は図４（ａ）に示した従来の回路のサン
プリング部に、サンプリングキャパシタ２３をリセット
するための第３のスイッチ２６を付加したものである。 なお、サンプリングキャパシタ２３及びホールドキャパ
シタ２４の信号線とは反対側の電極はいずれも、使用す
る電源の中で最も低い電圧を有する電源ＶＤＤに接続さ
れる。また、第３のスイッチ２６の信号線とは反対側に
は、本サンプリングホールド回路の入力端子に印加され
る画像信号電圧の最高電圧Ｖａと最低電圧ｖｂの中間の
電圧Ｖｐを有する電圧源が接続される。 ［００１２］従来の回路と同様、第１及び第２スイツチ
２１．２２にはそれぞれサンプリングパルスＰａ及び出
力パルスＰｂが入力される。それらに加え、本実施例に
おいて付加された第３スイツチ２６には、リセットパル
スＰｃが入力される。これらのスイッチ制御信号Ｐａ、
Ｐｂ及びＰｃとクロックパルスφ２との関係を図２（ａ
）に示す。 ［００１３１本実施例の回路の作用を次に説明する。本
回路の入力端子には、前段の画像信号増幅回路で増幅さ
れた画像信号Ｖｉｎが入力される。１水平走査期間中の
所定の時期に本回路の第１スイツチ２１に入力されるサ
ンプリングパルスＰａがハイレベルとなり、その時点で
の画像信号電圧Ｖｉｌがサンプリングキャパシタ２３
（容儀Ｃ１）に印加される。これにより、サンプリング
キャパシタ２３の信号線側の電位がＶｉｌとなるまでサ
ンプリングキャパシタ２３が充電される。 ［００１４］１水平走査期間内に全ての列電極について
このようなサンプリングが終了すると、次の行の最初の
列のサンプリングに戻る前に、全ての列電極の第２スイ
ツチ２２に入力される出力パルスＰｂがハイレベルとな
り、第２スイツチ２２が導通となる。これにより、サン
プリングキャパシタ２３に保持されている電圧Ｖｉｌが
ホールドキャパシタ２４に印加され、ホールドキャパシ
タ２４を充電する。このとき、出力パルスＰｂにより充
電された後のホールドキャパシタ２４の信号線側の電圧
をＶｇｌとする。このホールドキャパシタ２４の電圧Ｖ
ｇｌは出力パルスｐｂがローレベルとなった後も保持さ
れ続け、図４（ａ）に示した従来の回路と同様に、オペ
アンプ２５を通してその水平走査期間（即ち、サンプリ
ングを行った水平走査期間の次の水平走査期間）中、列
＠掘に出力され続ける。 ［００１５］この間、即ちホールドキャパシタ２４から
列電極に信号電圧が出力されている間、サンプリングキ
ャパシタ２３には次の水平走査期間で列電極に出力すべ
き信号電圧がサンプリングされ、保持される。 ［００１６］ここで問題になることは、この水平走査期
間でサンプリングされる信号電圧Ｖｉ２の値が前の水平
走査期間でサンプリングされた信号電圧Ｖｉｌの値と大
きく異なる場合、サンプリングキャパシタ２３の充電が
不十分になる可能性があるということである。例えば、
画像信号が図２（ｂ）のように最高電圧Ｖａと最低電圧
ｖｂの間で変化するものとする。なお通常、液晶表示装
置では液晶に直流電圧を長時間印加することを避けるた
めに、画像信号を水平走査線毎に反転する。従って、こ
こではＶｂ＝−Ｖａ、ｖｐ＝ｏとする。この場合、前の
水平走査期間でサンプリングされた信号電圧の値Ｖｉｌ
がｖｌであり、今回サンプリングされる信号電圧Ｖｉ２
の値が一■１であるとすると、両者の差は２ Ｖｌ （
＝ ２ Ｖａ）と非常に大きな値となり、サンプリング
キャパシタ２３の電圧が十分に−Ｖｌになり切らないう
ちにサンプリングパルスＰａがローレベルに下がってし
まう可能性がある。 ［００１７］そこで、本実施例では、各水平走査期間に
おいてサンプリングを開始する前に第３スイツチ２６に
入力するリセットパルスＰｃをハイレベルにしく図２（
ａ）参照）、前の水平走査期間でサンプリングされ、保
持されていた信号電圧Ｖｉｌを第３スイツチ２６の他端
の電圧Ｖｐと等しくなるようにする。この電圧Ｖｐは上
述の通り画像信号Ｖｉｎの最高電圧Ｖａと最低電圧ｖｂ
の中間の値となるように設定されているため、サンプリ
ングの際のキャパシタ２３における電圧差は最大でもＶ
ａ（図２（ｂ）ではＶｌ）となり、サンプリングパルス
Ｐａがハイレベルとなっている時間（パルス幅）を短く
しても、十分キャパシタ２３を新しい信号電圧に充電す
ることができる。従って、液晶表示装置１１が高精細化
して１行の絵素数Ｎが多くなり、サンプリング時間が短
くなっても、本実施例の列電極ドライバでは正確な画像
信号を列電極に出力することができる。 ［００１８］ 【発明の効果】本発明によれば、液晶表示装置の列電極
駆動回路において、サンプリングキャパシタ等の信号保
持手段の電圧を列電極に出力した後、他のスイッチ手段
（上記実施例では第３スイツチ）により信号保持手段が
所定の電圧にリセットされる。このため、次の水平走査
期間におけるサンプリング電圧との差が小さくなり、短
いサンプリング時間でも十分に信号保持手段を新しい信
号電圧で充電することができるようになる。従って、本
発明に係る駆動回路は高精細化液晶表示装置に適したも
のとなる。
【図１】本発明の一実施例としての液晶表示装置の列駆
動回路中の１個のサンプリングホールド回路の回路図で
ある。
動回路中の１個のサンプリングホールド回路の回路図で
ある。
【図２１ （ａ）は本実施例のサンプリングホールド
回路の各スイッチ制御信号パルスのタイミング図、 （
ｂ）は画像信号の一例を示す波形図である。 【図３】液晶表示装置全体の概略構成図である。
回路の各スイッチ制御信号パルスのタイミング図、 （
ｂ）は画像信号の一例を示す波形図である。 【図３】液晶表示装置全体の概略構成図である。
【図４１ （ａ）は従来の駆動回路を示す回路図、
（ｂ）は従来例のサンプリングホールド回路の各スイッ
チ制御信号パルスのタイミング図である。 【符号の説明】 １１ 液晶パネル １２ 行電極ドライバ １３ 走査パルス制御部 １４ 列電極ドライバ １５ データ制御部 ２１ 第１スイツチ ２２ 第２スイツチ（スイッチ手段） ２５ オペアンプ ２３ サンプリングキャパシタ ２４ ホールドキャパシタ ２６ 第３スイツチ（他のスイッチ手段）
（ｂ）は従来例のサンプリングホールド回路の各スイッ
チ制御信号パルスのタイミング図である。 【符号の説明】 １１ 液晶パネル １２ 行電極ドライバ １３ 走査パルス制御部 １４ 列電極ドライバ １５ データ制御部 ２１ 第１スイツチ ２２ 第２スイツチ（スイッチ手段） ２５ オペアンプ ２３ サンプリングキャパシタ ２４ ホールドキャパシタ ２６ 第３スイツチ（他のスイッチ手段）
【図３】
Claims (1)
- 【請求項１】互いに並行する複数の列電極を有するマト
リクス型液晶表示装置の列電極に信号電圧を出力する駆
動回路であって、１本の列電極毎に、１水平走査期間内
の所定の時期にサンプリングした画像信号電圧を該１水
平走査期間の間保持する信号保持手段、１水平走査期間
の間は非導通であり、該水平走査期間が終了した後に導
通となって該信号保持手段に保持されている画像信号電
圧を次段に出力するスイッチ手段、及び該信号保持手段
と所定の電圧レベルとの間に設けられ、該スイッチ手段
の導通期間が終了した後、次の水平走査期間におけるサ
ンプリングが開始する前に導通となって該信号保持手段
の電圧レベルを該所定電圧レベルにする他のスイッチ手
段を備えている液晶表示装置の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40046490A JPH04208994A (ja) | 1990-12-05 | 1990-12-05 | 液晶表示装置の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40046490A JPH04208994A (ja) | 1990-12-05 | 1990-12-05 | 液晶表示装置の駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04208994A true JPH04208994A (ja) | 1992-07-30 |
Family
ID=18510367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40046490A Pending JPH04208994A (ja) | 1990-12-05 | 1990-12-05 | 液晶表示装置の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04208994A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5708454A (en) * | 1993-05-31 | 1998-01-13 | Sharp Kabushiki Kaisha | Matrix type display apparatus and a method for driving the same |
| DE19509203B4 (de) * | 1993-10-07 | 2004-06-17 | Mitsubishi Denki K.K. | Halbleitervorrichtung mit einer mehrschichtigen Zwischenverbindungsstruktur und Verfahren zu ihrer Herstellung |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63219280A (ja) * | 1987-03-09 | 1988-09-12 | Hitachi Ltd | マトリクス画像表示装置用駆動回路 |
| JPH02203318A (ja) * | 1989-01-31 | 1990-08-13 | Sharp Corp | マトリクス型液晶表示装置のための駆動回路 |
-
1990
- 1990-12-05 JP JP40046490A patent/JPH04208994A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63219280A (ja) * | 1987-03-09 | 1988-09-12 | Hitachi Ltd | マトリクス画像表示装置用駆動回路 |
| JPH02203318A (ja) * | 1989-01-31 | 1990-08-13 | Sharp Corp | マトリクス型液晶表示装置のための駆動回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5708454A (en) * | 1993-05-31 | 1998-01-13 | Sharp Kabushiki Kaisha | Matrix type display apparatus and a method for driving the same |
| DE19509203B4 (de) * | 1993-10-07 | 2004-06-17 | Mitsubishi Denki K.K. | Halbleitervorrichtung mit einer mehrschichtigen Zwischenverbindungsstruktur und Verfahren zu ihrer Herstellung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100670494B1 (ko) | 액정표시장치의 구동회로 및 구동방법 | |
| KR100917637B1 (ko) | 시프트 레지스터 회로 및 표시 구동 장치 | |
| TWI223828B (en) | Line scanning circuit for a dual-mode display | |
| US20070195053A1 (en) | Shift register circuit and image display apparatus containing the same | |
| US7499518B2 (en) | Shift register and image display apparatus containing the same | |
| CN107464519B (zh) | 移位寄存单元、移位寄存器、驱动方法、显示面板和装置 | |
| KR100860243B1 (ko) | 액정표시장치 | |
| JPH10153986A (ja) | 表示装置 | |
| JPH10340072A (ja) | アクティブマトリクス駆動回路 | |
| JPH0887897A (ja) | シフト・レジスタおよびスキャン・レジスタ | |
| JPH0654961B2 (ja) | サンプルホ−ルド回路 | |
| JP6148227B2 (ja) | アクティブ検出マトリックス用の制御回路のラインをアドレス指定する装置 | |
| EP0697690B1 (en) | Method for driving active matrix type liquid crystal display device | |
| EP0192784A1 (en) | Liquid crystal display device | |
| JPH0210436B2 (ja) | ||
| US20080018586A1 (en) | Drive Circuit for Generating a Delay Drive Signal | |
| JP2714161B2 (ja) | 液晶ディスプレイ装置 | |
| US6137465A (en) | Drive circuit for a LCD device | |
| JP2000039870A (ja) | 液晶表示装置 | |
| JPH04208994A (ja) | 液晶表示装置の駆動回路 | |
| JP2004350256A (ja) | オフセット補償回路と、それを用いたオフセット補償機能付駆動回路および液晶表示装置 | |
| JP2760785B2 (ja) | マトリクス画像表示装置 | |
| JPH0824359B2 (ja) | アクティブマトリクス型画像表示装置 | |
| JP3329136B2 (ja) | アクティブマトリクス表示装置 | |
| JP2676916B2 (ja) | 液晶ディスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970814 |