JPH04205529A - Microprocessor - Google Patents

Microprocessor

Info

Publication number
JPH04205529A
JPH04205529A JP2339408A JP33940890A JPH04205529A JP H04205529 A JPH04205529 A JP H04205529A JP 2339408 A JP2339408 A JP 2339408A JP 33940890 A JP33940890 A JP 33940890A JP H04205529 A JPH04205529 A JP H04205529A
Authority
JP
Japan
Prior art keywords
circuit
microprogram
output
address
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2339408A
Other languages
Japanese (ja)
Inventor
Takaki Matsushita
松下 貴樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP2339408A priority Critical patent/JPH04205529A/en
Publication of JPH04205529A publication Critical patent/JPH04205529A/en
Pending legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)
  • Microcomputers (AREA)

Abstract

PURPOSE:To reform a desired microprocessor in a short manufacturing period by replacing the microprogram of a storage circuit with the output of a microprogram generating circuit that is designated by an aluminum master slice. CONSTITUTION:A storage circuit 1 is provided to store a microprogram together with a program counter 2 which shows the address of the circuit 1, an address detecting circuit 3 which inputs the output of the counter 2, and a microprogram generating circuit 4 which generates an optional microprogram through a switch circuit. Furthermore a selection circuit 5 contains the output of the circuit 1 connected to one of both inputs, the output of the circuit 4 connected to the other input, and the output of the circuit 3 connected to the selection input respectively. An instruction decoder 6 is added to decodes the output of the circuit 5 into an instruction together with a controlled circuit 7. In such a constitution, an optional program can be carried out just with change of an aluminum master slice of the circuit 4 contained in an upper layer of an LSI.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプロセッサに関し、特にマイクロプロ
グラムをLSIに内蔵するマイクロプロセッサに関する
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a microprocessor, and particularly to a microprocessor in which a microprogram is built into an LSI.

〔従来の技術〕[Conventional technology]

従来のマイクロプロセッサは第3図に示すようにマイク
ロプロクラムを内蔵する記憶回路8と、記憶回路を制御
するプログラムカウンタ9と、記憶回路から読み出され
たマイクロプログラムを命令に変換するインストラクシ
ョンデコーダ10と変換された命令により制御される被
制御回路11を有している。
As shown in FIG. 3, a conventional microprocessor has a memory circuit 8 containing a microprogram, a program counter 9 that controls the memory circuit, and an instruction decoder 10 that converts the microprogram read from the memory circuit into instructions. It has a controlled circuit 11 that is controlled by the converted instructions.

また記憶回路はマスクROMにより構成され、そのチッ
プ占有面積を小さくするためにトランジスタのゲート下
の拡散層の切換えによってデータを切換えている。
The memory circuit is constituted by a mask ROM, and in order to reduce the area occupied by the chip, data is switched by switching the diffusion layer under the gate of the transistor.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従来のマイクロプロセッサでは、マイクロプログラムを
変更しようとするトランジスタのゲート下の拡散層から
切換えなげれはならす、しかもこの拡散工程は、LSI
製造工程の始めの方である為、製造期間が長くかかると
いう欠点があった。
In conventional microprocessors, the switching is done from the diffusion layer under the gate of the transistor whose microprogram is to be changed, and this diffusion process is difficult for LSI
Since it is at the beginning of the manufacturing process, it has the disadvantage that it takes a long time to manufacture.

〔課題を解決するための手段〕[Means to solve the problem]

本発明のマイクロプロセッサは、マイクロブロクラムを
格納する記憶回路と、記憶回路の番地を示すプロクラム
カウンタと、プロクラムカウンタの出力を入力とする番
地検出回路と、切換回路により任意のマイクロプログラ
ムを発生させるマイクロプロクラム発生回路と、記憶回
路の出力を一方の入力に接続し、マイクロプログラム発
生回路の出力を他方の入力に接続し、番地検出回路の出
力を選択入力に接続した選択回路と、選択回路の6カを
命令にデコードするインストラクションデコーダと、被
制御回路とを有している。
The microprocessor of the present invention generates an arbitrary microprogram using a memory circuit that stores a microprogram, a program counter that indicates the address of the memory circuit, an address detection circuit that receives the output of the program counter, and a switching circuit. A microprogram generation circuit, a selection circuit in which the output of the storage circuit is connected to one input, the output of the microprogram generation circuit is connected to the other input, and the output of the address detection circuit is connected to the selection input; It has an instruction decoder that decodes six words into instructions, and a controlled circuit.

〔実施例〕〔Example〕

次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例のブロック図である。FIG. 1 is a block diagram of one embodiment of the present invention.

マイクロプログラムを格納する記憶回路1と、記憶回路
1の番地を示すプログラムカウンタ2と、プロクラムカ
ウンタ2の出力を入力とする番地検圧回路3と、切換回
路により任意のマイクロプログラムを発生させるマイク
ロプロクラム発生回路4と、記憶回路1の出力を一方の
入力に接続しマイクロプロクラム発生回路4の出力を他
方の入力に接続し、番地検出回路3の出力を選択入力に
接続した選択回路5と、選択回路5の8力を命令にデコ
ードするインストラクションデコーダ6と、被制御回路
7から構成される。
A memory circuit 1 that stores a microprogram, a program counter 2 that indicates the address of the memory circuit 1, an address pressure detection circuit 3 that receives the output of the program counter 2, and a microprogram that generates an arbitrary microprogram using a switching circuit. A generation circuit 4, a selection circuit 5 in which the output of the memory circuit 1 is connected to one input, the output of the microprogram generation circuit 4 is connected to the other input, and the output of the address detection circuit 3 is connected to the selection input; It is composed of an instruction decoder 6 that decodes the 8 outputs of the circuit 5 into instructions, and a controlled circuit 7.

次に動作について説明する。通常マイクロプロセッサは
、プログラムカウンタ2により示された記憶回路lの番
地のマイクロプログラムを選択回路5を介してインスト
ラクションデコーダ6へ入力する。インストラクション
デコーダ6に入力すれたマイクロプロクラムは命令にデ
コードされ、その命令により被制御回路7を動作させる
。この一連の動作を繰り返し、期待の動作を得る。
Next, the operation will be explained. Normally, the microprocessor inputs the microprogram at the address of the storage circuit l indicated by the program counter 2 to the instruction decoder 6 via the selection circuit 5. The microprogram input to the instruction decoder 6 is decoded into instructions, and the controlled circuit 7 is operated in accordance with the instructions. Repeat this series of actions to obtain the desired action.

次に番地検圧回路3がn番地(nは0以上の整数)を検
出するものとすると、プログラムカウンタ2の値がn番
地になると、番地検出回路3は、選択回路5に切換信号
を入力する。選択回路5は、その入力により、インスト
ラクションデコーダ6に入力する信号を記憶回路1の出
力からマイクロプログラム発生回路4の出力に切換える
。インストラクションデコーダ6はマイクロプロクラム
発生回路4の出力を命令にデコードし、被制御回路7を
動作させる。ここでマイクロプログラム発生回路4を、
第2図に示すように“H′ レベル401またはL′ 
レベル402に接続するマイクロプログラムの各ビット
に対応したアルミマスタースライスの5W403,40
4,405.・・・、406で構成することにより任意
のマイクロプログラムを出力407,408,409.
・・・、410に得ることができる。この回路を利用す
ると、たとえばnとして0番地を設定し、マイクロプロ
グラム発生回路4にジャンプ命令を入れておくと、アル
ミマスタースライスの5W403,404,405゜・
・・、406で指定される番地からプログラムを実行さ
せることが可能となり、記憶回路1にあらがじめいくつ
かの異なるプログラムを入れておくと、マイクロプログ
ラム発生回路4のアルミマスタースライスの5W403
,404,405.・・。
Next, if the address detection circuit 3 detects address n (n is an integer greater than or equal to 0), when the value of the program counter 2 reaches address n, the address detection circuit 3 inputs a switching signal to the selection circuit 5. do. In response to its input, the selection circuit 5 switches the signal input to the instruction decoder 6 from the output of the storage circuit 1 to the output of the microprogram generation circuit 4. The instruction decoder 6 decodes the output of the microprogram generation circuit 4 into instructions, and operates the controlled circuit 7. Here, the microprogram generation circuit 4 is
As shown in Figure 2, “H” level 401 or L’
Aluminum master slice 5W403,40 corresponding to each bit of the microprogram connected to level 402
4,405. ..., 406 to output any microprogram 407, 408, 409 .
..., 410 can be obtained. When using this circuit, for example, by setting address 0 as n and inserting a jump instruction into the microprogram generation circuit 4, the 5W of aluminum master slice 403, 404, 405°.
..., it becomes possible to execute the program from the address specified by 406, and if several different programs are stored in the memory circuit 1 in advance, the 5W403 of the aluminum master slice of the microprogram generation circuit 4
, 404, 405. ....

406を変更するたけで任意のプロクラムを実行できる
Any program can be executed by simply changing 406.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明のマイクロプロセッサは、
記憶回路1のn番地のマイクロプログラムをアルミマス
タースライスの5W403゜404.405.・・・、
406で指定されるマイクロプログラム発生回路4の出
力と置き換えることにより本来のプログラムの流れや、
データの一部を変更することができる。ここでアルミ製
造工程はLSI製造工程の最終段階に近いため、短かい
製造期間で所望のマイクロプロセッサの改良が行なえる
という効果がある。
As explained above, the microprocessor of the present invention has
The microprogram at address n of the memory circuit 1 is transferred to an aluminum master slice of 5W403°404.405. ...,
By replacing the output of the microprogram generation circuit 4 specified by 406, the original program flow can be changed.
Part of the data can be changed. Here, since the aluminum manufacturing process is close to the final stage of the LSI manufacturing process, it has the advantage that desired improvements in the microprocessor can be made in a short manufacturing period.

【図面の簡単な説明】 第1図は本発明のブロック図、第2図はマイクロプログ
ラム発生回路の構成例、第3図は従来例のブロック図で
ある。 1・・・・記憶回路、2・・・プロクラムカウンタ、3
・・・・・番地検出回路、4・・・・マイクロプロクラ
ム発生回路、5・・・・・選択回路、6・・・ インス
トラクションテコータ、7・・・・・被制御回路、40
1・・・・“H′ レベル、402・・・・ L° レ
ベル、403゜404.405.・・・、406 ・・
・アルミマスタースライスSW、407,408,40
9.・・。 410・・・・・マイクロブロクラム出力、8・・・・
・記憶回路、9・・・・・・プロクラムカウンタ、10
・・・・・インストラクションテコータ、11・・・・
・・被制御回路。 代理人 弁理士  内 原   音 第2図
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram of the present invention, FIG. 2 is a configuration example of a microprogram generation circuit, and FIG. 3 is a block diagram of a conventional example. 1... Memory circuit, 2... Program counter, 3
... Address detection circuit, 4 ... Micro program generation circuit, 5 ... Selection circuit, 6 ... Instruction coder, 7 ... Controlled circuit, 40
1..."H' level, 402... L° level, 403°404.405..., 406...
・Aluminum master slice SW, 407, 408, 40
9. .... 410...Microblock output, 8...
・Memory circuit, 9...Program counter, 10
...Instruction Tekota, 11...
...Controlled circuit. Agent Patent Attorney Oto Uchihara Figure 2

Claims (1)

【特許請求の範囲】[Claims] マイクロプログラムにより被制御回路を制御するマイク
ロプロセッサにおいて、マイクロプログラムを格納する
記憶回路と、記憶回路の番地を示すプログラムカウンタ
と、プログラムカウンタの出力とする番地検出回路と、
切換回路により任意のマイクロプログラムを発生させる
マイクロプログラム発生回路と、記憶回路の出力を一方
の入力に接続しマイクロプログラム発生回路の出力を他
方の入力に接続し、番地検出回路の出力を選択入力に接
続した選択回路と、選択回路の出力を命令にデコードす
るインストラクションデコーダとにより構成されるマイ
クロプロセッサ。
In a microprocessor that controls a controlled circuit using a microprogram, a memory circuit that stores the microprogram, a program counter that indicates an address of the memory circuit, and an address detection circuit that outputs the output of the program counter;
A microprogram generation circuit that generates an arbitrary microprogram using a switching circuit, and the output of a storage circuit are connected to one input, the output of the microprogram generation circuit is connected to the other input, and the output of the address detection circuit is connected to the selection input. A microprocessor consisting of a connected selection circuit and an instruction decoder that decodes the output of the selection circuit into instructions.
JP2339408A 1990-11-30 1990-11-30 Microprocessor Pending JPH04205529A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2339408A JPH04205529A (en) 1990-11-30 1990-11-30 Microprocessor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2339408A JPH04205529A (en) 1990-11-30 1990-11-30 Microprocessor

Publications (1)

Publication Number Publication Date
JPH04205529A true JPH04205529A (en) 1992-07-27

Family

ID=18327194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2339408A Pending JPH04205529A (en) 1990-11-30 1990-11-30 Microprocessor

Country Status (1)

Country Link
JP (1) JPH04205529A (en)

Similar Documents

Publication Publication Date Title
JPS62249226A (en) Programmable logical apparatus and method
JP3297213B2 (en) Integrated circuit simulator and integrated circuit simulation method
JPH04205529A (en) Microprocessor
CN111984247A (en) Service processing method and device and electronic equipment
JPS5965310A (en) Arithmetic processor of programmable controller
JPH0612253A (en) Microcomputer
JPH0713758A (en) Instruction decoding method
JP2001142696A (en) Instruction supplying device in microprocessor and instruction supplying method
KR100488536B1 (en) Microprocessor control circuit
JPH05298088A (en) Microcomputer
JPH03176738A (en) Memory control circuit
JPH0713756A (en) Semiconductor device
JPS638937A (en) Single chip microcomputer
JP2002099348A (en) Method and device for controlling clock
JP2604203B2 (en) Debug device for one-chip digital signal processor
JP2003233495A (en) Microprocessor
JPH04326125A (en) Information processor
JPH04262450A (en) Processor
JPH10232778A (en) Parallel arithmetic processor
JPH02137028A (en) Instruction control system
JPS59191612A (en) Input and output designating system of sequence controller
JPH04355832A (en) Microprogram controller
JPH04369723A (en) Micro program controller
JP2003015866A (en) Processor
JPS584443A (en) Setting system of program constant