JPH04205143A - One-chip microcomputer - Google Patents
One-chip microcomputerInfo
- Publication number
- JPH04205143A JPH04205143A JP2339880A JP33988090A JPH04205143A JP H04205143 A JPH04205143 A JP H04205143A JP 2339880 A JP2339880 A JP 2339880A JP 33988090 A JP33988090 A JP 33988090A JP H04205143 A JPH04205143 A JP H04205143A
- Authority
- JP
- Japan
- Prior art keywords
- option
- signal
- rom
- inverse
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 101150110809 ORM1 gene Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 description 1
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 description 1
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 description 1
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は１チツプマイクロコンピユータのプログラマ
ブルＲＯＭ版におけるオプション設定に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] This invention relates to option settings in a programmable ROM version of a one-chip microcomputer.
［発明の概要］
この発明はｌチップマイクロコンピュータのプログラマ
ブルＲＯＭ版において、プログラムＲ０Ｍとオプション
ＲＯＭの２つのメモリを持ちオプション設定はシステム
のイニシアライズ中に行ない、プログラム走行時には、
マイク切換で設定された時と同等な機能をすることを可
能としたものである。[Summary of the Invention] The present invention is a programmable ROM version of an l-chip microcomputer, which has two memories, a program ROM and an option ROM, and option settings are performed during system initialization, and when the program is running.
This makes it possible to perform the same function as when set by microphone switching.
［従来の技術］
従来プログラマブルＲＯＭ版のオプション設定は、第２
図に示すようにＣＰＵに接続されたプログラムＲＯＭに
書かれたとおり、ＣＰｔＪがビニシアライズ後最初にプ
ログラムＲＯＭ内に書かれた命令によってオプションの
設定を行なうことが知られていた。[Conventional technology] Conventionally, the option setting of the programmable ROM version is
As shown in the figure, it has been known that options are set by instructions written in the program ROM connected to the CPU after CPtJ is vinylized.
［発明が解決しようとする課題］
しかし従来の技術のＣＰＴＪがビニシアライズ後最初に
プログラムＲＯＭ内に書かれた命令によってオプション
設定を行なう方法では、マスクＲＯＭ版いわゆるアルミ
マスク切換によるオプション設定された１チツプマイク
ロコンピユータと同一のプログラムでは制御できない欠
点があった。この発明は従来のこのような欠点を解決す
るために、プログラマブルＲＯＭ版とマスクＲＯＭ版の
プログラムＲＯＭのＲＯＭに書くプログラムが同一で制
御することを可能とすることを目的としている。[Problems to be Solved by the Invention] However, in the conventional CPTJ, in which options are set using instructions written in the program ROM first after vinylization, the mask ROM version, so-called aluminum mask switching, allows options to be set in one chip. The drawback was that it could not be controlled using the same program as a microcomputer. In order to solve these conventional drawbacks, it is an object of the present invention to make it possible to control the programmable ROM version and the mask ROM version using the same program written in the ROM.
［課題を解決するための手段］
上記課題を解決するために、この発明はプログラムＲＯ
ＭとオプションＲＯＭの２つのメモリを持ち、システム
のビニシアライズ中に前記オプションＲＯＭの内容をオ
プション設定レジスタに書き込むハードウェア構成とし
、イニシアライズ解除後、いわゆるプログラム走行時に
は、オプションの設定が終了しているようにした。[Means for Solving the Problems] In order to solve the above problems, the present invention provides a program RO
The hardware configuration has two memories, M and option ROM, and writes the contents of the option ROM to the option setting register during system vinylization, and after initialization, the option settings are completed when the program is running. I did it like that.
［作用］
上記のように構成された１チツプマイクロコンピユータ
は、システムのビニシアライズ中にオプションの設定が
終了するため、プログラムＲＯＭに書くプログラムには
、オプションの設定を考慮することなく、プログラムを
作成することが可能とな机
［実施例］
以下に、この発明の１チツプマイクロコンビユークの実
施例を図面に基づいて説明する。第１図において、オプ
ションＲＯＭ １はオプションレジスタ２に接続され、
オプション設定制御回路３はオプションＲＯＭＩとオプ
ションレジスタ２に接続し、周辺回路４の出力信号ＩＮ
ＩＴはオプション設定制御回路３に接続され、本１チツ
プマイクロコンピユータの基準信号である５ＹＳＣＬＫ
信号はＣＰＵ７とオプション設定制御回路３に接続され
る。又ＣＰＵ７には周辺回路４とプログラムＲＯＭ８と
ＲＡＭ９に接続され、第２図の従来の構成とオプション
レジスタ２がＣＰＵ７に接続されていない以外は同等な
構成となっている。オプション設定制御回路３の内部構
成を第３図に、また動作タイミングを第４図に示し、動
作タイミングはａ、ｂ、ｃ、ｄの４ＢＩＴＥのオプショ
ンレジスタがオプションレジスタ群２の中にあるものと
した。本発明の動作は第４図に示すように、外部より周
辺回路４に接続されたＲＥＳＥＴ信号がＬｏｗレベルと
なりかつある一定の区間Ｌｏｗレベルを保持することに
よりイニシアライズが有効となり、システムのイニシア
ライズ信号である周辺回路４の出力信号ＩＮＩＴがＣＰ
Ｌ１７がイニシアルに必要な期間でかつオプションレジ
スタ２に書き込みが必要な期間Ｌｏｗの状態となりシス
テムのイニシアルを行なう０本発明では、この期間にオ
プションＲＯＭＩより、オプションレジスタ２にオプシ
ョン設定制御回路３を用いて書き込みを行なうものであ
る。[Function] In the one-chip microcomputer configured as described above, option settings are completed during system vinylization, so programs are written in the program ROM without considering option settings. DESCRIPTION OF THE PREFERRED EMBODIMENTS [Example] Hereinafter, an example of a one-chip microcomputer of the present invention will be described based on the drawings. In FIG. 1, option ROM 1 is connected to option register 2,
The option setting control circuit 3 is connected to the option ROMI and the option register 2, and the output signal IN of the peripheral circuit 4 is connected to the option ROMI and the option register 2.
IT is connected to the option setting control circuit 3 and receives 5YSCLK, which is the reference signal of this one-chip microcomputer.
The signal is connected to the CPU 7 and the option setting control circuit 3. The CPU 7 is also connected to the peripheral circuit 4, program ROM 8, and RAM 9, and has the same configuration as the conventional configuration shown in FIG. 2 except that the option register 2 is not connected to the CPU 7. The internal configuration of the option setting control circuit 3 is shown in FIG. 3, and the operation timing is shown in FIG. did. As shown in FIG. 4, the operation of the present invention is such that initialization is enabled when the RESET signal externally connected to the peripheral circuit 4 goes low and remains low for a certain period of time, and the system is initialized. The output signal INIT of the peripheral circuit 4, which is a signal, is CP
In the present invention, the option setting control circuit 3 is used in the option register 2 from the option ROMI during this period. It is used for writing.
オプション設定制御回路３の動作はまず信号ＲＥＳＥＴ
がＬｏｗレベルとなりオプションＲＯＭ１のアドレス信
号Ａ。とＡ、が初期化されＯとなり次に信号ＲＥＳＥＴ
が有効な場合、信号ＩＮＩＴがＬｏｗレベルとなる。こ
の状態で信号５ＹＳＣＬＫと信号ＩＮＩＴの論理積信号
である信号０ＰＷＲの立ち下がりにてオプションＲＯＭ
１のアドレス信号Ａ０とＡ、がインクリメントする。又
同時に信号０ＰＷＲの立ち上がりにてオプションＲＯＭ
Ｉの値をオプションレジスタ群２を構成するオプション
レジスタａ、ｂ、ｃ、ｄの順番に書き込む構成となって
いる。このような構成をすることによってシステムビニ
シアライズ中にオプション設定が終了し、プログラムＲ
は、オプションの設定を考慮する必要がなくなるのであ
る６本発明の説明ではオブションンの設定は４ＢＩＴＥ
だがこのワード数は問わないものであり又、ビニシアラ
イズ中のオプションレジスタ２への書き込み方法は問わ
ないものである。The operation of the option setting control circuit 3 begins with the signal RESET.
becomes low level and the address signal A of option ROM1. and A are initialized to O and then the signal RESET
is valid, the signal INIT becomes Low level. In this state, at the falling edge of the signal 0PWR, which is the AND signal of the signal 5YSCLK and the signal INIT, the option ROM is
1 address signals A0 and A are incremented. At the same time, at the rising edge of signal 0PWR, option ROM
The value of I is written in the order of option registers a, b, c, and d constituting option register group 2. With this configuration, option settings are completed during system vinylization, and program R
Therefore, there is no need to consider the option settings.6 In the description of the present invention, the option settings are 4BITE.
However, the number of words does not matter, and the method of writing to the option register 2 during vinylization does not matter.
［発明の効果］
この発明は以上説明したように簡単なハードウェアの追
加でプログラム走行時版の１チツプマイクロコンピユー
タもマスクＲＯＭ版と同一のプログラムで機能すること
ができ、プログラムの作成を容易にする効果がある。[Effects of the Invention] As explained above, the present invention allows a 1-chip microcomputer of the program running version to function with the same program as the mask ROM version by simply adding hardware, which simplifies the creation of programs. It has the effect of
第１図はこの発明にかかるシステム構成図、第２図は従
来のシステム構成図、第３図は本発明にがかるオプショ
ン設定制御回路の内部構成図、第４図は本発明のオプシ
ョン設定タイムチャートである。
ｌ・・・オプションＲＯＭ
２・・・オプションレジスタ群
３・・・オプション設定制御回路
４・・・周辺回路
７・・・ＣＰＵ
８・・・プログラムＲＯＭ
９・・・ＲＡＭ
以上
出願人 セイコー電子工業株式会社
代理人 弁理士 林 敬 之 助シフテベ極へ口
第 １ 図
従来のシステム碩人′品
第 ２ 図FIG. 1 is a system configuration diagram according to the present invention, FIG. 2 is a conventional system configuration diagram, FIG. 3 is an internal configuration diagram of an option setting control circuit according to the present invention, and FIG. 4 is an option setting time chart of the present invention. It is. l...Option ROM 2...Option register group 3...Option setting control circuit 4...Peripheral circuit 7...CPU 8...Program ROM 9...RAM Applicant: Seiko Electronics Co., Ltd. Company agent Patent attorney Keiyuki Hayashi Shifting to the ultimate level Figure 1: Conventional system system Figure 2
Claims (1)
れたＲＡＭと外部より書き込み可能なＣＰＵに接続され
たプログラマブルＲＯＭとで構成され、システムのプロ
グラム走行時にはオプションの設定が終了していること
を特徴とする１チップマイクロコンピュータ。It consists of a CPU, a peripheral circuit connected to the CPU, a RAM connected to the CPU, and a programmable ROM connected to the CPU that can be written to externally, and is characterized by the option settings being completed when the system program is run. A 1-chip microcomputer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2339880A JPH04205143A (en) | 1990-11-29 | 1990-11-29 | One-chip microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2339880A JPH04205143A (en) | 1990-11-29 | 1990-11-29 | One-chip microcomputer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04205143A true JPH04205143A (en) | 1992-07-27 |
Family
ID=18331694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2339880A Pending JPH04205143A (en) | 1990-11-29 | 1990-11-29 | One-chip microcomputer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04205143A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19630757B4 (en) * | 1995-08-01 | 2005-02-10 | Denso Corp., Kariya | Control system comprising a microcomputer and associated electrically reconfigurable logic circuitry |
| US7057264B2 (en) | 2002-10-18 | 2006-06-06 | National Starch And Chemical Investment Holding Corporation | Curable compounds containing reactive groups: triazine/isocyanurates, cyanate esters and blocked isocyanates |
-
1990
- 1990-11-29 JP JP2339880A patent/JPH04205143A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19630757B4 (en) * | 1995-08-01 | 2005-02-10 | Denso Corp., Kariya | Control system comprising a microcomputer and associated electrically reconfigurable logic circuitry |
| US7057264B2 (en) | 2002-10-18 | 2006-06-06 | National Starch And Chemical Investment Holding Corporation | Curable compounds containing reactive groups: triazine/isocyanurates, cyanate esters and blocked isocyanates |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0164735A3 (en) | A microprocessor having a dynamic memory refresh circuit | |
| KR930016880A (en) | Electronic device and its fixing information | |
| US5079694A (en) | Data processing apparatus having a working memory area | |
| JPH04205143A (en) | One-chip microcomputer | |
| GB2235103A (en) | Programmable square wave generator | |
| KR20000003404A (en) | Micro controller for accessing an external memory | |
| JPS5455336A (en) | Data processor controlled by microprogram | |
| KR900007296B1 (en) | Microcomputer application controller mounted on vehicle | |
| JPS5739438A (en) | Input controlling system | |
| JP2575025B2 (en) | In-circuit emulator | |
| SU1552189A1 (en) | Device for monitoring programs | |
| SU1005010A1 (en) | Timer | |
| SU746504A1 (en) | Extremum number determining device | |
| JPS6354642A (en) | Memory controlling circuit | |
| JP2915707B2 (en) | Dynamic RAM | |
| JPS62151952A (en) | Information processor | |
| JPH03129532A (en) | Microsequence circuit | |
| JPS5822445A (en) | Arithmetic device for digital video processing | |
| JPS5851333U (en) | Program processing device | |
| JPS62248043A (en) | Memory switching circuit for fetching microcomputer instruction | |
| JPH06119231A (en) | Memory initial cycle control system | |
| JPH04107630A (en) | Central processing unit | |
| JPH01287767A (en) | Control circuit for ram | |
| JPS55134461A (en) | Memory unit control system | |
| JPH01293458A (en) | Circuit for securing access cycle in computer system |