JPH04196732A - 時分割多重信号シミュレータ - Google Patents
時分割多重信号シミュレータInfo
- Publication number
- JPH04196732A JPH04196732A JP32863390A JP32863390A JPH04196732A JP H04196732 A JPH04196732 A JP H04196732A JP 32863390 A JP32863390 A JP 32863390A JP 32863390 A JP32863390 A JP 32863390A JP H04196732 A JPH04196732 A JP H04196732A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data
- memory
- personal computer
- processing section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 44
- 230000015654 memory Effects 0.000 claims abstract description 42
- 230000005540 biological transmission Effects 0.000 claims abstract description 18
- 238000004088 simulation Methods 0.000 claims description 8
- 238000012544 monitoring process Methods 0.000 claims description 2
- 238000004891 communication Methods 0.000 abstract description 11
- 230000008054 signal transmission Effects 0.000 description 5
- 240000002853 Nelumbo nucifera Species 0.000 description 3
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 3
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、自動車電話通信システムなどにおける試験調
整などに使用する時分割多重信号シミュレータに関する
。
整などに使用する時分割多重信号シミュレータに関する
。
従来の技術
従来、この種の時分割多重信号シミュレータは、シミュ
レータ単体として送信データ保存用メモリおよび受信デ
ータ記録用メモリを独立して有する制御プロセッサボー
ドを備えており、この制御プロセッサボードに対する信
号の送受データのハンドリングはD M A (dir
ect meIIory access )機構を有す
るシミュレーションインタフェースボードから行うよう
にしていた。また、シミュレータョに関する制御手順を
、パラレルバスや、シリアルバスから構成された通信系
統を通じて、ホストコンピュータから受信し、シミュレ
ーションを実施し、処理結果および経過は上記通信系統
を介してホストコンピュータに返送するという構成をと
っていた。更に、シミュレーションの実行パラメータや
送信データの編集処理、受信データの表示処理などはホ
ストコンピュータ側で実施し、シミュレーション途上で
の制御は制御プロセッサボード側で実施することにより
時分割多重信号シミュレーションを実現していた。
レータ単体として送信データ保存用メモリおよび受信デ
ータ記録用メモリを独立して有する制御プロセッサボー
ドを備えており、この制御プロセッサボードに対する信
号の送受データのハンドリングはD M A (dir
ect meIIory access )機構を有す
るシミュレーションインタフェースボードから行うよう
にしていた。また、シミュレータョに関する制御手順を
、パラレルバスや、シリアルバスから構成された通信系
統を通じて、ホストコンピュータから受信し、シミュレ
ーションを実施し、処理結果および経過は上記通信系統
を介してホストコンピュータに返送するという構成をと
っていた。更に、シミュレーションの実行パラメータや
送信データの編集処理、受信データの表示処理などはホ
ストコンピュータ側で実施し、シミュレーション途上で
の制御は制御プロセッサボード側で実施することにより
時分割多重信号シミュレーションを実現していた。
発明が解決しようとする課題
しかしながら、上記従来の時分割多重信号シミュレータ
では信号の保存・記録用のメモリとして大規模な送受信
用メモリを必要とし、またホストコンピュータ側にパー
ソナルコンピュータなどを使用した場合には、時分割信
号の生成・復号を行う際に、保存・記録データの相互送
受信処理に時間がかかるという問題があった。更に、試
験開始・終了時点での処理に際して同規模のメモリをホ
ストコンピュータ側にも搭載し、送受信用メモリのデー
タ転送を全て行った後にデータの探索・復号を行うこと
になるため、十分な処理時間が得にくいという問題があ
った。また、実用的な処理速度を得るには、保存記録用
とパーソナルコンピュータに対して互いに同一規模のメ
モリが必要になるという問題があった。
では信号の保存・記録用のメモリとして大規模な送受信
用メモリを必要とし、またホストコンピュータ側にパー
ソナルコンピュータなどを使用した場合には、時分割信
号の生成・復号を行う際に、保存・記録データの相互送
受信処理に時間がかかるという問題があった。更に、試
験開始・終了時点での処理に際して同規模のメモリをホ
ストコンピュータ側にも搭載し、送受信用メモリのデー
タ転送を全て行った後にデータの探索・復号を行うこと
になるため、十分な処理時間が得にくいという問題があ
った。また、実用的な処理速度を得るには、保存記録用
とパーソナルコンピュータに対して互いに同一規模のメ
モリが必要になるという問題があった。
本発明はこのような従来の問題を解決するものであり、
信号測定用メモリ領域がパーソナルコシピユータの拡張
用メモリ・ホードの空間に割り付けられるようにインタ
フェースを改良することにより通信処理時間を短縮でき
る時分割多重信号シミュレータを提供することを目的と
するものである。
信号測定用メモリ領域がパーソナルコシピユータの拡張
用メモリ・ホードの空間に割り付けられるようにインタ
フェースを改良することにより通信処理時間を短縮でき
る時分割多重信号シミュレータを提供することを目的と
するものである。
課題を解決するための手段
本発明は上記目的を達成するために、シミュレーション
結果をモニタするモニタコンソールと、オフライン処理
部としてのパーソナルコンピュータと、データ送受信の
開始、継続、中止を行うオンライン処理部とを設け、前
記オンライン処理部は、データ送受信のためのそれぞれ
のデータメモリを備えており、前記オフライン処理部か
らの指示により起動された後オンライン処理部のみで送
受信処理を実行すると共に処理の終了判定を実行し、前
記データ送受信のためのそれぞれのデータメモリは前記
オンライン処理部とは拡張メモリインタフェースのバス
アービターで結合され、これによりデータの生成、復号
、検証を前記オフライン処理部で行うようにしたもので
ある。
結果をモニタするモニタコンソールと、オフライン処理
部としてのパーソナルコンピュータと、データ送受信の
開始、継続、中止を行うオンライン処理部とを設け、前
記オンライン処理部は、データ送受信のためのそれぞれ
のデータメモリを備えており、前記オフライン処理部か
らの指示により起動された後オンライン処理部のみで送
受信処理を実行すると共に処理の終了判定を実行し、前
記データ送受信のためのそれぞれのデータメモリは前記
オンライン処理部とは拡張メモリインタフェースのバス
アービターで結合され、これによりデータの生成、復号
、検証を前記オフライン処理部で行うようにしたもので
ある。
作用
本発明は上記のような構成により、時分割多重信号とし
て生成あるいは復号されるべきデータの大容量のデータ
格納領域がパーソナルコンピュータが動作する一般的な
流通ソフトウェアで提供される拡張メモリ機構の仕様に
従った領域に相互のバスアービター回路を通して配置さ
れるために、通流ソフトウェアの高級言語処理プログラ
ムとしてパーソナルコンピュータ用に提供されるプログ
ラムなどにより、上記の処理プログラムを簡単に作成で
きると共に、測定用メモリ領域そのものに直接読み書き
ができるので、・パーソナルコンピュータ側に対してデ
ータの転送を行うことなしにデータを取り扱うことがで
きるようになり、従って通信処理を行うことなしに高速
処理を実現することができるという効果を有する。
て生成あるいは復号されるべきデータの大容量のデータ
格納領域がパーソナルコンピュータが動作する一般的な
流通ソフトウェアで提供される拡張メモリ機構の仕様に
従った領域に相互のバスアービター回路を通して配置さ
れるために、通流ソフトウェアの高級言語処理プログラ
ムとしてパーソナルコンピュータ用に提供されるプログ
ラムなどにより、上記の処理プログラムを簡単に作成で
きると共に、測定用メモリ領域そのものに直接読み書き
ができるので、・パーソナルコンピュータ側に対してデ
ータの転送を行うことなしにデータを取り扱うことがで
きるようになり、従って通信処理を行うことなしに高速
処理を実現することができるという効果を有する。
実施例
図は本発明の一実施例の構成を示すものである。図にお
いて、11は時分割多重信号シミュレータのモニタを行
うCRTであり、12はオフライン処理部を構成するM
S D OS (Microsoft社DiskOp
erating System )で動作する標準的な
パソコン(パーソナルコンピュータ)本体であり、また
13はパソコン本体12のキーボードであり、CRTI
Iとキーボード13はパソコン本体12に接続されてい
る。14はパーソナルコシピユータの内部バスであり、
15は後述するオンライン処理部との間でコマンドをや
りとりする通信ポートであり、16は拡張メモリ機構の
ページ側部マツパ−であり、17はバストランシーバで
あり、通信ポート15と拡張メモリページ制御マツパ−
16はPCバス14を介して接続され、拡張メモリペー
ジ制御マツパ−16とパストランシーバ17は直接接続
されている。以上はオフライン処理部を構成する。18
はオフライン処理部との間でコマンドをやりとりする通
信ポートであり、19はバス調停を行うバスアービター
であり、20はオンライン処理部のパストランシーバで
ある。バスアービター19とバストランシーバ20は直
接接続され、またハストランシーバ20はオフライン処
理部のハストランシーバ17に接続される。21はライ
ンハスである。22は時分割多重信号送受信制御回路で
あり、23は時分割多重信号ハイウェイの基準クロック
を発生するクロック発生回路であり、24は送受信用デ
ータメモリであり、25はオンライン制御プロセッサで
あり、以上はラインバス21を介して接続されている。
いて、11は時分割多重信号シミュレータのモニタを行
うCRTであり、12はオフライン処理部を構成するM
S D OS (Microsoft社DiskOp
erating System )で動作する標準的な
パソコン(パーソナルコンピュータ)本体であり、また
13はパソコン本体12のキーボードであり、CRTI
Iとキーボード13はパソコン本体12に接続されてい
る。14はパーソナルコシピユータの内部バスであり、
15は後述するオンライン処理部との間でコマンドをや
りとりする通信ポートであり、16は拡張メモリ機構の
ページ側部マツパ−であり、17はバストランシーバで
あり、通信ポート15と拡張メモリページ制御マツパ−
16はPCバス14を介して接続され、拡張メモリペー
ジ制御マツパ−16とパストランシーバ17は直接接続
されている。以上はオフライン処理部を構成する。18
はオフライン処理部との間でコマンドをやりとりする通
信ポートであり、19はバス調停を行うバスアービター
であり、20はオンライン処理部のパストランシーバで
ある。バスアービター19とバストランシーバ20は直
接接続され、またハストランシーバ20はオフライン処
理部のハストランシーバ17に接続される。21はライ
ンハスである。22は時分割多重信号送受信制御回路で
あり、23は時分割多重信号ハイウェイの基準クロック
を発生するクロック発生回路であり、24は送受信用デ
ータメモリであり、25はオンライン制御プロセッサで
あり、以上はラインバス21を介して接続されている。
但し、クロック発生回路23と時分割多重信号送受信制
御回路22は直接接続されている。
御回路22は直接接続されている。
以上は、先きのオフライン処理部に対するオンライン制
御部を構成している。なお、オンライン制御プロセッサ
25はオンライン処理部の処理中核をなしており、時分
割多重信号送受信制御回路22を制御するものである。
御部を構成している。なお、オンライン制御プロセッサ
25はオンライン処理部の処理中核をなしており、時分
割多重信号送受信制御回路22を制御するものである。
また、拡張メモリ機構を構成するページ制御マツパ−1
6は、メモリアドレスを拡張メモリアドレス(拡張メモ
リサービス規約: EMS規約)に変換し、これをバス
トランシーバ17を介してオンライン処理部のパストラ
ンシーバ20からバスアービター19に加えるように作
用する。
6は、メモリアドレスを拡張メモリアドレス(拡張メモ
リサービス規約: EMS規約)に変換し、これをバス
トランシーバ17を介してオンライン処理部のパストラ
ンシーバ20からバスアービター19に加えるように作
用する。
次に上記実施例の動作について説明する。
時分割多重信号送受信制卸回路22が起動されると、内
蔵するDMA制卸機構により送受信用データメモリ24
に対して指定されたタイムスロットに従いデータ送受信
が行われる。送信データは予めオフライン処理部のパソ
コン本体12側の作成プログラムによりオンライン処理
部の送受信用データメモリ24に直接書き込まれる。こ
れはパソコン本体12側から見ると、拡張メモリページ
制御マツパ−16によりEMS規約に基づく拡張メモリ
領域としてとらえられるため、最大32MBのデータ領
域を取り扱えることになる。
蔵するDMA制卸機構により送受信用データメモリ24
に対して指定されたタイムスロットに従いデータ送受信
が行われる。送信データは予めオフライン処理部のパソ
コン本体12側の作成プログラムによりオンライン処理
部の送受信用データメモリ24に直接書き込まれる。こ
れはパソコン本体12側から見ると、拡張メモリページ
制御マツパ−16によりEMS規約に基づく拡張メモリ
領域としてとらえられるため、最大32MBのデータ領
域を取り扱えることになる。
このためのソフトウェアはMSDO3上で動作するEM
Sドライバによりサポートされる。オフライン処理部の
パソコン側からリード・ライトされる場合は、バスアー
ビター19がラインバス21に対してバス要求を行い、
このリード・ライト時にはオンライン制御プロセッサ2
Sは停止される。また、この時、拡張メモリページ制御
マツパ−16はEMSページ空間のアドレスデコート条
件の間はハスアービター16からのハス獲得応答が得ら
れるまではPCハス14にウェイトを挿入してタイミン
グをとるように動作する。また、オンライン制御プロセ
ッサ25とパソコン本体12との間は送受信用データメ
モリ24を用いてデータの授受を行い、互いの通信ポー
ト15.18を介してコマンドを送受することができる
。
Sドライバによりサポートされる。オフライン処理部の
パソコン側からリード・ライトされる場合は、バスアー
ビター19がラインバス21に対してバス要求を行い、
このリード・ライト時にはオンライン制御プロセッサ2
Sは停止される。また、この時、拡張メモリページ制御
マツパ−16はEMSページ空間のアドレスデコート条
件の間はハスアービター16からのハス獲得応答が得ら
れるまではPCハス14にウェイトを挿入してタイミン
グをとるように動作する。また、オンライン制御プロセ
ッサ25とパソコン本体12との間は送受信用データメ
モリ24を用いてデータの授受を行い、互いの通信ポー
ト15.18を介してコマンドを送受することができる
。
以上のように本実施例においては、大容量のデータを解
析生成するために、拡張メモリ機構に準拠した送受信デ
ータメモリが採用され、MSDO8で動作する標準的な
パーソナルコンピュータを使用した場合も十分な処理能
力を発揮できる時分割多重信号シミュレータを実現する
ことが可能になる。
析生成するために、拡張メモリ機構に準拠した送受信デ
ータメモリが採用され、MSDO8で動作する標準的な
パーソナルコンピュータを使用した場合も十分な処理能
力を発揮できる時分割多重信号シミュレータを実現する
ことが可能になる。
発明の効果
本発明は上記実施例より明らかなように以下に示す効果
を有する。
を有する。
(1)大規模な送受信データ領域に対して拡張メモリ機
構を適用することにより直接シミュレーションデータの
編集処理を行うことができるようになり、高速処理が可
能になる。
構を適用することにより直接シミュレーションデータの
編集処理を行うことができるようになり、高速処理が可
能になる。
(2)標準的なパーソナルコンピュータレベルで必要な
メモリ容量を実現することができ、安価な構成で十分な
性能を得る二とができる。
メモリ容量を実現することができ、安価な構成で十分な
性能を得る二とができる。
図は本発明の一実施例の時分割多重信号シミュレータの
構成図である。 11・・CRT、12・・・パソコン本体、15.18
・・・通信ポート、16・・・拡張メモリページ制御マ
ツハ−117,20・・・ハストランシーバ、19・・
・バスアービター、22・・・時分割多重信号送受信制
御回路、23・・・クロック発生回路、24・・・送受
信用データメモリ、25・・・オンライン制御プロセッ
サ。
構成図である。 11・・CRT、12・・・パソコン本体、15.18
・・・通信ポート、16・・・拡張メモリページ制御マ
ツハ−117,20・・・ハストランシーバ、19・・
・バスアービター、22・・・時分割多重信号送受信制
御回路、23・・・クロック発生回路、24・・・送受
信用データメモリ、25・・・オンライン制御プロセッ
サ。
Claims (1)
- シミュレーション結果をモニタするモニタコンソールと
、オフライン処理部としてのパーソナルコンピュータと
、データ送受信の開始、継続、中止を行うオンライン処
理部とを設け、前記オンライン処理部は、データ送受信
のためのそれぞれのデータメモリを備えており、前記オ
フライン処理部からの指示により起動された後オンライ
ン処理部のみで送受信処理を実行すると共に処理の終了
判定を実行し、前記データ送受信のためのそれぞれのデ
ータメモリは前記オンライン処理部とは拡張メモリイン
タフェースのバスアービターを介して結合され、これに
よりデータの生成、復号、検証を前記オフライン処理部
で行う時分割多重信号シミュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32863390A JPH04196732A (ja) | 1990-11-27 | 1990-11-27 | 時分割多重信号シミュレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32863390A JPH04196732A (ja) | 1990-11-27 | 1990-11-27 | 時分割多重信号シミュレータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04196732A true JPH04196732A (ja) | 1992-07-16 |
Family
ID=18212447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32863390A Pending JPH04196732A (ja) | 1990-11-27 | 1990-11-27 | 時分割多重信号シミュレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04196732A (ja) |
-
1990
- 1990-11-27 JP JP32863390A patent/JPH04196732A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4490788A (en) | Well-logging data processing system having segmented serial processor-to-peripheral data links | |
US8171230B2 (en) | PCI express address translation services invalidation synchronization with TCE invalidation | |
US6145099A (en) | Debugging system | |
JP3403284B2 (ja) | 情報処理システム及びその制御方法 | |
US20120290763A1 (en) | Method and system of complete mutual access of multiple-processors | |
CN108268414B (zh) | 基于spi模式的sd卡驱动器及其控制方法 | |
CN112783818A (zh) | 一种多核嵌入式系统的在线升级方法及系统 | |
CN117148817A (zh) | 一种测试系统 | |
KR101029074B1 (ko) | 호스트 컨트롤러에서의 디스크립터 추적 장치 및 그 추적방법 | |
JPH04196732A (ja) | 時分割多重信号シミュレータ | |
CN107770228B (zh) | 一种基于CPCI主控的1-Wire通信系统及方法 | |
JP2546901B2 (ja) | 通信制御装置 | |
KR102167621B1 (ko) | 시리얼 인터페이스를 이용한 데이터 전송장치 | |
JP2003242193A (ja) | 協調シミュレーションの再現実行を行う論理検証装置 | |
KR0170742B1 (ko) | 엠버스를 이용한 데이터 전송 방법 | |
KR20070063124A (ko) | 시스템 버스와 아이피간 인터페이싱 장치와 방법 및 컴퓨터프로그램을 저장하는 컴퓨터로 읽을 수 있는 기록 매체 | |
CN118819983A (zh) | 一种PCIe设备调试方法、系统、装置、设备及介质 | |
JP3615306B2 (ja) | 記憶装置アクセスシステム | |
CN118779264A (zh) | 基于axi总线的数据处理方法与装置 | |
CN117112420A (zh) | 一种片上系统芯片调试的方法和装置 | |
JPS60220447A (ja) | ネツトワ−クの試験方式 | |
JP2002215418A (ja) | 協調シミュレーションによる論理検証装置 | |
JPS6073766A (ja) | Cpu間の情報交換装置 | |
KR100278805B1 (ko) | 멀티 프로세싱 시스템의 데이터 중재장치 및 방법 | |
JPH04130562A (ja) | コンピュータ間接続装置 |