JPS60220447A - ネツトワ−クの試験方式 - Google Patents

ネツトワ−クの試験方式

Info

Publication number
JPS60220447A
JPS60220447A JP59076305A JP7630584A JPS60220447A JP S60220447 A JPS60220447 A JP S60220447A JP 59076305 A JP59076305 A JP 59076305A JP 7630584 A JP7630584 A JP 7630584A JP S60220447 A JPS60220447 A JP S60220447A
Authority
JP
Japan
Prior art keywords
data
control software
communication control
computer
virtual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59076305A
Other languages
English (en)
Inventor
Haruhiko Aida
合田 治彦
Nobuo Shigeta
信夫 重田
Masaaki Noda
野田 正昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
NEC Corp
Nippon Telegraph and Telephone Corp
Original Assignee
Fujitsu Ltd
NEC Corp
Nippon Telegraph and Telephone Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, NEC Corp, Nippon Telegraph and Telephone Corp, Nippon Electric Co Ltd filed Critical Fujitsu Ltd
Priority to JP59076305A priority Critical patent/JPS60220447A/ja
Publication of JPS60220447A publication Critical patent/JPS60220447A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Computer And Data Communications (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明は小口のハードウェアを使用し、ネットワークの
試験を仮想計算機システムにより簡易に行う方式に関す
る。
(2)従来技術と問題点 従来通信系のソフトウェアについてデハソ°グをすると
き、或いはネットワークテストを行うときi、実計算機
を2台以ヒ回線で直接結合させること。
ii、1台の実計W4J3i上に被デバツグプログラム
と他系のシミュレータを乗せる。
のいずれか又は両方の形態を併用して試験することが普
通であった。前者は第1図へに示すようにポスト計算機
CPU・通信制御用小型計算機FEPの組が回線TLを
介して接続されている。ポスト計算機において、オンラ
イン系通信パンケージプログラムPAPとオペレーティ
ングシステム(O3)間に介在して通信制御を司るソフ
トウェアC8Sについて作成しデバッグ′1−るが、デ
バッグのとき上述のようなハードウェアをすべて具備し
、ネットワークテスト状態に動作させながら、状況を判
断してデバッグする必要がある。したがって予め計算機
を2台準備し動作させる時間の確保、計算機の操作、回
線疎通状態の確認をしておくことが必要で、しかもその
後にデバッグ作業に取I卦かっていた。
他の手段を記述したii、については第1図の通信制御
用小型計算機FEPと接続される回線について、その先
方端を自己計算機FEPにつなぎ返し更にホスト計算機
における他の入出力制御システムで受信させた信号によ
り、他系をシミュータするように動作させる。その結果
自己ホスト計算機ソフトウェアをデハソクする。この場
合は回線に乗せるための動作とシュミレータのためにテ
ストデータを作ることなど面倒であった。
なお第1図Bは計算機・回線・計算機におりる伝送デー
タを示す図である。(イ)に示す制御情報をヘッダに含
むデータで、第1図Aにおけるホスト計算機中、通信制
御ソフトウェアと人出力制御システムI 0C3O間で
やり取りするものを示している。ヘッダとは制御情報を
意味し、またCCWはチャネル指令語を意味し「書込み
」を指令している。TUはホスト計算機とFEP間デー
タ、DUは回線上データを示している。受信側ではFE
PにおいてDUのデータを受取ったときホスト計算機に
対し、割り込み通知をしてデータの「読取り」動作を依
頼する。(ロ)のデータが通信制御ソフトウェアに取り
込まれる。
(3)発明の目的 本発明の目的は前述の欠点を改善し、小量のハードウェ
アを使用し、簡易にネットワーク試験を仮想計算機によ
り行う方式を提供することにある。
(4)発明の構成 前述の目的を達成するための本発明の構成は、実計算機
の通信制御ソフトウェアを第1回線系シミュレータ・仮
想計算機モニタ・第2回線系シミュレータを介して、同
一実計算機の他の通信制御ソフトウェアに対し通信でき
る機能を仮想計算機システムが有し、前記受信した結果
き通信制御ソフトウェアを送信側のものと比較すること
により、回線系シュミレータを介しての矛ソトワークに
ついて試験することである。
(5)発明の実施例 本発明によると仮想計算機システムの考えを応用して、
1台の実計算機上で仮想計算機同志のデータのやりとり
を可能にしている。仮想計算機システムでは、TUのデ
ータについてそれが例えばメモリからメモリへ転送され
た場合であっても、FEP間転送が行われている場合と
区別をしない。
そのため第2図に示す本発明の実施例においては2台の
仮想計算機VMI、VM2を仮定し、それらを仮想針W
機モニタ(VMM)で結合したものを1台の実計算機と
する。第1回線系シュミレータLSIを仮想δ1算機V
MIに、第1回線系シュミレータLSIを仮想計算機V
M2に設定し、通信制御ソフトがI OC3に対しデー
タの送信依頼をするとき、回線シミュレータLSLはデ
ータを横取りし、仮想818機用の通信機能を用いて、
7M2のLS2に対しデータを渡す。LS2が受取った
データは回線経由のデータ(第1図のBの(ロ)のデー
タ相当)のように見て7M2の通信制御ソフトへ渡す。
通信制御ソフ1−について送受信間で比較することによ
り、ネットワークの良否試験ができる。したがってプロ
グラムデハソグを行うことも可能である。
(6)発明の効果 このようにして本発明は仮想計算機同志のデータ授受を
可能とする機能を仮想計算機モニタに持たせ、回線シミ
ュレータを介して1台の実計算機上で総合的な擬似を可
能としている。したがって小量のハードウェアで簡易に
ネットワークの試験ができる効果を有する。
【図面の簡単な説明】
第1図Aは従来のホスト計算載量通信を説明する図、 第1図Bは第1図Aにおけるデータの状態を示す図、 第2図は本発明の一実施例の構成を示す図である。 CP U−中央処理装置 FEP−−−通信用小型計算機 VMl、7M2−仮想計算機 V M tvL−−−仮想計算機モニタ特許出願人 冨
士通株式会社 代理人 弁理士 鈴木栄祐

Claims (1)

    【特許請求の範囲】
  1. 実計算機の通信制御ソフトうエアを第1回線系シミュレ
    ータ・仮想計算機モニタ・第2回線系シミュレータを介
    して、同一実計算機の他の通信制御ソフトウェアに対し
    通信できる機能を仮想計算機システムが有し、前記受信
    した結果の通信;b;制御ソフトウェアを送信側のもの
    と比較することにより、回線系シュミレータを介しての
    ネノ1−ワークについて試験するこ−とを特徴とするネ
    ノトワ−りの試験方式。
JP59076305A 1984-04-16 1984-04-16 ネツトワ−クの試験方式 Pending JPS60220447A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59076305A JPS60220447A (ja) 1984-04-16 1984-04-16 ネツトワ−クの試験方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59076305A JPS60220447A (ja) 1984-04-16 1984-04-16 ネツトワ−クの試験方式

Publications (1)

Publication Number Publication Date
JPS60220447A true JPS60220447A (ja) 1985-11-05

Family

ID=13601656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59076305A Pending JPS60220447A (ja) 1984-04-16 1984-04-16 ネツトワ−クの試験方式

Country Status (1)

Country Link
JP (1) JPS60220447A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62115547A (ja) * 1985-11-15 1987-05-27 Fujitsu Ltd 二重化システム・シミユレ−シヨン装置
JPH02127834A (ja) * 1988-11-07 1990-05-16 Nec Corp 信号端末装置試験方式
US5276692A (en) * 1990-10-26 1994-01-04 Samsung Electronics Co., Ltd. Self-testing and mutual testing of multifunctional remote control transmitters

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5960655A (ja) * 1982-09-30 1984-04-06 Fujitsu Ltd 計算機間通信処理プログラムの試験方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5960655A (ja) * 1982-09-30 1984-04-06 Fujitsu Ltd 計算機間通信処理プログラムの試験方式

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62115547A (ja) * 1985-11-15 1987-05-27 Fujitsu Ltd 二重化システム・シミユレ−シヨン装置
JPH02127834A (ja) * 1988-11-07 1990-05-16 Nec Corp 信号端末装置試験方式
US5276692A (en) * 1990-10-26 1994-01-04 Samsung Electronics Co., Ltd. Self-testing and mutual testing of multifunctional remote control transmitters

Similar Documents

Publication Publication Date Title
KR101035832B1 (ko) 집적 종단점 장치와, 집적 pci 익스프레스 종단점 장치및 pci 익스프레스 통신 시스템
Hartung et al. Virtual I/O, an experiment
US7835897B2 (en) Apparatus and method for connecting hardware to a circuit simulation
Frieder The architecture and operational characteristics of the VMX host machine
JPS61202269A (ja) デ−タ処理システム
JPS6057438A (ja) 仮想計算機システム制御装置
US8145807B1 (en) Multiplexing application and debug channels on a single USB connection
US5134706A (en) Bus interface interrupt apparatus
MacKinnon The changing virtual machine environment: Interfaces to real hardware, virtual hardware, and other virtual machines
JPH03660B2 (ja)
US5535414A (en) Secondary data transfer mechanism between coprocessor and memory in multi-processor computer system
JPS60220447A (ja) ネツトワ−クの試験方式
US5276815A (en) Input and output processing system for a virtual computer
JPH0365734A (ja) 仮想計算機システムにおけるvm間通信方式
US20240143526A1 (en) Data processing unit with transparent root complex
US20230214337A1 (en) Methods and systems for extablishing direct communications between a server computer and a smart network interface controller
JPS6095648A (ja) 仮想fba擬似処理装置
EP0366416B1 (en) An input and output processing system for a virtual computer
JPS59151205A (ja) インタフエイス装置
CN117555832A (zh) 虚拟机直通PCIe设备的DMA中断配置方法、设备、产品和介质
KR0171770B1 (ko) 고속 중형컴퓨터에 있어서 터미날 제어기의 디바이스 드라이버
USRE42227E1 (en) Apparatus and method for connecting hardware to a circuit simulation
JPS61217840A (ja) 組込みマイクロコンピユ−タの開発装置
CN115756997A (zh) 一种提升SoC或ASIC混合验证的数据传输速率的方法
TWI232953B (en) System on chip with an in-circuit emulator function