JPH04196452A - Monitor pad cell - Google Patents
Monitor pad cellInfo
- Publication number
- JPH04196452A JPH04196452A JP2328083A JP32808390A JPH04196452A JP H04196452 A JPH04196452 A JP H04196452A JP 2328083 A JP2328083 A JP 2328083A JP 32808390 A JP32808390 A JP 32808390A JP H04196452 A JPH04196452 A JP H04196452A
- Authority
- JP
- Japan
- Prior art keywords
- monitor pad
- monitor
- block
- signal
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 238000011156 evaluation Methods 0.000 abstract description 5
- 238000012544 monitoring process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 12
- 238000011161 development Methods 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体集積回路装置に係わり、特に、セミ・カ
スタム方式の半導体集積回路装置を構成するモニタ・パ
ッド・セルに関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor integrated circuit device, and more particularly to a monitor pad cell constituting a semi-custom semiconductor integrated circuit device.
−［従来の、技術］
″ 近年、半導体集積回路装置の高集積化が進む中で、
半導゛体集積回路装置の内部信号波形をモーニタするた
めに、従来より、セミ・カスタム方式のセル・ライブラ
リの中に、第２図（ａ）に示されるような内部信号波形
モニタ用のモニタ・パッド・セルを設け、モニタすべき
信号線にこのモニタ・パッド・セルを付加するという方
法がとられていた。- [Conventional technology] ``In recent years, as semiconductor integrated circuit devices have become more highly integrated,
In order to monitor the internal signal waveform of a semiconductor integrated circuit device, a semi-custom cell library has traditionally included a monitor for internal signal waveform monitoring as shown in FIG. 2(a).・The method used was to provide a pad cell and add this monitor pad cell to the signal line to be monitored.
第２図において、 （ａ）は従来のモニタ・パッド・セ
ルの構成図、 （ｂ）は従来のモニタ・パッド・セルを
含む半導体集積回路のブロック図、 （Ｃ）は従来のモ
ニタ・パッド・セルを含む半導体集積回路装置の構成図
である。In FIG. 2, (a) is a block diagram of a conventional monitor pad cell, (b) is a block diagram of a semiconductor integrated circuit including a conventional monitor pad cell, and (C) is a block diagram of a conventional monitor pad cell. FIG. 1 is a configuration diagram of a semiconductor integrated circuit device including cells.
第２図（ａ）に示されるように、従来のモニタ・パッド
・セル（１４〕は、モニタ・パッド（１５）及び引き込
み線（１６）とから構成されている。As shown in FIG. 2(a), a conventional monitor pad cell (14) is composed of a monitor pad (15) and a lead-in line (16).
そこで、第２図（ｂ）に示されるように、モニタ・パッ
ド・セル（１４）を、モニタすべき信号線、例えば、ブ
ロック１（７）とブロック２（８）とを接続する信号線
３（１７）に付加することにより、第２図（Ｃ）に示さ
れるように配置配線される。Therefore, as shown in FIG. 2(b), the monitor pad cell (14) is connected to the signal line to be monitored, for example, the signal line 3 connecting block 1 (7) and block 2 (8). By adding (17), the wiring is arranged as shown in FIG. 2(C).
従って、モニタ・パッド（１５）に探針または電子ビー
ムを当てることで、内部信号波形をモニタすることがで
きる。Therefore, by applying a probe or an electron beam to the monitor pad (15), the internal signal waveform can be monitored.
［発明が解決しようとする課題］
しかしながら、第２図に示されるような従来の構成では
、半導体集積回路装置の評価を行なう際、内部信号波形
をモニタすることは可能であるが、各ブロック独立にモ
ニタ・パッドを通じ信号を入出力し各ブロック単体での
評価を行うことは困難であるため、大きな評価工数を必
要としていた。[Problems to be Solved by the Invention] However, in the conventional configuration shown in FIG. 2, it is possible to monitor internal signal waveforms when evaluating a semiconductor integrated circuit device, but it is not possible to monitor each block independently. It is difficult to input and output signals through monitor pads and evaluate each block individually, which requires a large amount of evaluation man-hours.
そこで、本発明は、このような課題を解決するもので、
その目的とするところは、半導体集積回路装置の評価工
数を大幅に削減し、開発期間を短縮するとともに開発費
を削減することにある。Therefore, the present invention is intended to solve such problems,
The purpose is to significantly reduce the number of steps required to evaluate semiconductor integrated circuit devices, shorten the development period, and reduce development costs.
［課題を解決するための手段］
本発明のモニタ・パッド・セルは、第１のモニタ・パッ
ドと、該第１のモニタ・パッドと第１の信号線との接続
手段と、第２のモニタ・パッドと、該第２のモニタ・パ
ッドと第２の信号線との接続手段と、前記第１のモニタ
・パッドと前記第２のモニタ・パッドとを接続するヒユ
ーズ素子とから構成されることを特徴とする。[Means for Solving the Problems] A monitor pad cell of the present invention includes a first monitor pad, a connection means between the first monitor pad and a first signal line, and a second monitor pad. - Consisting of a pad, a connection means between the second monitor pad and a second signal line, and a fuse element that connects the first monitor pad and the second monitor pad. It is characterized by
［実施例］ 以下、本発明の一実施例を図面に基づいて説明する。[Example] Hereinafter, one embodiment of the present invention will be described based on the drawings.
第１図において、 （ａ）は本発明のモニタ・パッド・
セルの構成図、 （ｂ）は本発明のモニタ・パッド・セ
ルを含む半導体集積回路のブロック図、（Ｃ）は本発明
のモニタ・パッド・セルを含む半導体集積回路装置の構
成図である。In FIG. 1, (a) shows the monitor pad of the present invention.
FIG. 1B is a block diagram of a semiconductor integrated circuit including a monitor pad cell of the present invention; FIG. 1C is a block diagram of a semiconductor integrated circuit device including a monitor pad cell of the present invention.
第１図（ａ）に示されるように、本発明のモニタ・パッ
ド・セル（１）は、第１のモニタ・パッド（２）と、該
第１のモニタ・パッド（２）の引き込み＃（４）と、第
２のモニタ・パッド（３）と、該第２のモニタ・パッド
（３）の引出し線（５）と、前記第１のモニタ・パッド
（２）と前記第２のモニタ・パッド（３）とを接続する
ヒユーズ素子（６）とから構成されている。As shown in FIG. 1(a), the monitor pad cell (1) of the present invention includes a first monitor pad (2) and a retraction #( 4), a second monitor pad (3), a lead line (5) of the second monitor pad (3), and a connection line between the first monitor pad (2) and the second monitor pad (3); The fuse element (6) is connected to the pad (3).
そこで、第１図（ｂ）に示されるように、本発明のモニ
タ・パッド・セル（１）を、モニタすべき信号線、例え
ば、ブロック１（７）の出力である信号線１（９）とブ
ロック２（８）の入力である信号＄１１２（１０，）と
の間に挿入することにより、第１図（Ｃ）に示されるよ
うに配置配線される。Therefore, as shown in FIG. 1(b), the monitor pad cell (1) of the present invention is connected to the signal line to be monitored, for example, the signal line 1 (9) which is the output of block 1 (7). By inserting it between the signal $112 (10,) which is the input of block 2 (8), the arrangement and wiring are performed as shown in FIG. 1(C).
従って、従来と同様、第１のモニタ・パッド（２）また
は第２のモニタ・パッド（３）に探針または電子ビーム
を当てることで、内部信号波形をモニタすることができ
る。Therefore, as in the conventional case, the internal signal waveform can be monitored by applying a probe or an electron beam to the first monitor pad (2) or the second monitor pad (3).
また、ヒユーズ素子（６）をレーザ・ビーム等で切断す
ることにより、ブロック１（７）の出力信号は第１のモ
ニタ・パッド（２）から出力することができ、ブロック
２（８）の入力信号は第２のモニタ・パッド（３）から
入力することができる。Furthermore, by cutting the fuse element (6) with a laser beam or the like, the output signal of block 1 (7) can be output from the first monitor pad (2), and the input signal of block 2 (8) can be output from the first monitor pad (2). Signals can be input from the second monitor pad (3).
さらに、近年、半導体集積回路装置の高集積化が進む中
で、過去に開発された半導体集積回路を一ブロックとし
て利用する手段がよく用いられているが、そのブロック
の入出力信号線に、本発明のモニタ・パッド・セル（１
）を付加し、配置配線した半導体集積回路装置において
、本発明のモニタ・パッド・セル（１）の構成要素であ
るヒユーズ素子（６）をレーザ・ビーム等で切断するこ
とにより、モニタ・パッドを通じ、ブロック単体に信号
を入出力することができるため、過去の設計・評価資産
を有効に活用することも可能となる。Furthermore, in recent years, as semiconductor integrated circuit devices have become more highly integrated, it has become common to use semiconductor integrated circuits developed in the past as one block. Inventive monitor pad cell (1
) in a semiconductor integrated circuit device that has been placed and wired, by cutting the fuse element (6), which is a component of the monitor pad cell (1) of the present invention, with a laser beam or the like, it is possible to Since signals can be input and output to individual blocks, it is also possible to effectively utilize past design and evaluation assets.
〔発明の効果］
以上説明したように、本発明によれば、半導体集積回路
装置の評価を行なう際、各ブロック独立にモニタバッド
を通じ信号を人出力し各ブロック単体での評価を行うこ
とができるため、半導体集積回路装置の評価工数を大幅
に削減し、開発期間を短縮するとともに開発費を削減す
ることに大きな効果がある。[Effects of the Invention] As explained above, according to the present invention, when evaluating a semiconductor integrated circuit device, it is possible to output a signal through a monitor pad for each block independently and perform evaluation on each block alone. Therefore, the number of man-hours for evaluating semiconductor integrated circuit devices can be significantly reduced, and the development period and development costs can be greatly reduced.
４、図面の簡単な説明５− 。4. Brief explanation of the drawings 5-.
、７１図は本発明ｐモニタ・パッド・セルの一実施例で
あり、 （ａ 、）はその構成図、 （ｂ）は本発明の
モニタ・パッド・セルを含む半導体集積回路のブロック
図、、＜Ｃ）は本発明の、モニタ・パ、ツド・セルを含
む半導体集積回路装置の構成図である。, 71 shows an embodiment of the p monitor pad cell of the present invention, (a,) is its configuration diagram, (b) is a block diagram of a semiconductor integrated circuit including the monitor pad cell of the present invention, <C) is a configuration diagram of a semiconductor integrated circuit device including a monitor pad and a drive cell according to the present invention.
第２図は従来のモニタ・パッド・セルであり、（ａ）は
その構成図、 （ｂ）は従来のモニタ・パッド・セルを
含む半導体集積回路のブロック図、（Ｃ）は従来のモニ
タ・パッド・セルを含む半導体集積回路装置の構成図で
ある。FIG. 2 shows a conventional monitor pad cell, (a) is its configuration diagram, (b) is a block diagram of a semiconductor integrated circuit including the conventional monitor pad cell, and (C) is a conventional monitor pad cell. FIG. 1 is a configuration diagram of a semiconductor integrated circuit device including a pad cell.
１・・・モニタ・パッド・セル ２・・・モニタ・パッド ３・・・モニタ・パッド ４・・・引き込み線 ５・・・引出し線 ６・・・ヒユーズ素子 ７・・・ブロック１ ８・・・ブロック２ ９・・・信号線１ １０・・信号線２ １１・・半導体集積回路装置 １２・・セル領域 １３・・配線領域 １４・・モニタ・パッド・セル １５・・モニタ・パッド １６・・引き込み線 １７・・信号ｗＡ３ 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部（他１名）Ｃα） （Ｃ） 茎１自 （α） ｃｂ＞ （Ｃ） Ｘ ｚ ＩＺ1...Monitor pad cell 2...Monitor pad 3...Monitor pad 4... Lead-in line 5...Leader line 6...Fuse element 7...Block 1 8...Block 2 9...Signal line 1 10...Signal line 2 11...Semiconductor integrated circuit device 12...Cell area 13...Wiring area 14...Monitor pad cell 15...Monitor pad 16... Lead-in line 17...Signal wA3 that's all Applicant: Seiko Epson Corporation Agent: Patent attorney Kizobe Suzuki (and 1 other person) Cα) (C) 1 stalk (α) cb＞ (C) X z IZ
Claims (1)
と、該第１のモニタ・パッドと第１の信号線との接続手
段と、第２のモニタ・パッドと、該第２のモニタ・パッ
ドと第２の信号線との接続手段と、前記第１のモニタ・
パッドと前記第２のモニタ・パッドとを接続するヒュー
ズ素子とから構成されることを特徴とするモニタ・パッ
ド・セル。In a semiconductor integrated circuit device, a first monitor pad, a connection means between the first monitor pad and the first signal line, a second monitor pad, and a connection means between the second monitor pad and the first signal line. connection means with the second signal line, and the first monitor/
A monitor pad cell comprising a fuse element connecting a pad and the second monitor pad.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2328083A JPH04196452A (en) | 1990-11-28 | 1990-11-28 | Monitor pad cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2328083A JPH04196452A (en) | 1990-11-28 | 1990-11-28 | Monitor pad cell |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04196452A true JPH04196452A (en) | 1992-07-16 |
Family
ID=18206323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2328083A Pending JPH04196452A (en) | 1990-11-28 | 1990-11-28 | Monitor pad cell |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04196452A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100314734A1 (en) * | 2009-06-14 | 2010-12-16 | Terepac | Processes and structures for IC fabrication |
-
1990
- 1990-11-28 JP JP2328083A patent/JPH04196452A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100314734A1 (en) * | 2009-06-14 | 2010-12-16 | Terepac | Processes and structures for IC fabrication |
| US8759713B2 (en) * | 2009-06-14 | 2014-06-24 | Terepac Corporation | Methods for interconnecting bonding pads between components |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0242255A3 (en) | Circuit testing system | |
| JPH09282195A (en) | Device and method for testing integrated circuit | |
| JPH04196452A (en) | Monitor pad cell | |
| US6433628B1 (en) | Wafer testable integrated circuit | |
| JP2000046912A (en) | Integrated circuit provided with self-checking device | |
| JP2942353B2 (en) | Test method and test circuit for semiconductor device | |
| JPH07225258A (en) | Semiconductor device | |
| Mucha et al. | Self-test in a standard cell environment | |
| JPS63255672A (en) | Test circuit for circuit block | |
| JPH01129432A (en) | Integrated circuit | |
| JPH03293572A (en) | Board part inspecting circuit | |
| JPH069516Y2 (en) | Gate array | |
| JPH0555325A (en) | Monitoring pad cell | |
| JP3441315B2 (en) | Method and apparatus for creating test data | |
| JPH08184646A (en) | Semiconductor integrated circuit | |
| JPH0322456A (en) | Semiconductor device and inspecting method thereof | |
| JPS6373169A (en) | Logic integrated circuit device | |
| US6898750B2 (en) | In-chip monitoring system to monitor input/output of functional blocks | |
| JPS596553A (en) | Logic circuit | |
| JPS61156828A (en) | Semiconductor device | |
| JPS6329273A (en) | Burn-in substrate | |
| JPH02117147A (en) | Semiconductor integrated circuit device | |
| JPH02290573A (en) | Semiconductor integrated circuit | |
| JPS6190400A (en) | Mos type memory module | |
| JPH01205346A (en) | Semiconductor integrated circuit |