JPH04188835A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH04188835A JPH04188835A JP31879490A JP31879490A JPH04188835A JP H04188835 A JPH04188835 A JP H04188835A JP 31879490 A JP31879490 A JP 31879490A JP 31879490 A JP31879490 A JP 31879490A JP H04188835 A JPH04188835 A JP H04188835A
- Authority
- JP
- Japan
- Prior art keywords
- address bus
- polycrystalline silicon
- laser beam
- disconnected
- cut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 230000002950 deficient Effects 0.000 abstract 2
- 238000000034 method Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、半導体装置において、レーザ光線の照射より
、内部回路の切り替えを行う部分の、回路に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a circuit in a portion of a semiconductor device in which internal circuits are switched by irradiation with a laser beam.
[発明の概要]
本発明は、レーザ光線の照射により、多結晶シリコン配
線を切断することによって、内部回路の切り替えを行う
回路を有する半導体装置において、1つの内部回路を切
り替えるために切断される多結晶シリコン配線が複数本
あり、そのうちの1本でも切断されれば内部回路が切り
替わるような回路方式をとることにより、レーザ光線の
切断される多結晶シリコンへの、照射位置ずれによる切
断不良により、回路切り替え不良の発生の低減を図った
ものである。[Summary of the Invention] The present invention provides a semiconductor device having a circuit for switching internal circuits by cutting a polycrystalline silicon wiring by irradiation with a laser beam. By adopting a circuit system in which there are multiple crystalline silicon wirings and the internal circuit is switched if even one of them is cut, it is possible to prevent cutting failures due to misalignment of the irradiation position of the laser beam on the polycrystalline silicon being cut. This is intended to reduce the occurrence of circuit switching failures.
[従来の技術J
従来の、多結晶シリコン配線を切断することによって、
内部回路の切り替えを行う場合、1つの内部回路を切り
替えるためには1つの多結晶シリコン配線を切断してい
た。[Conventional technology J] By cutting the conventional polycrystalline silicon wiring,
When switching internal circuits, one polycrystalline silicon wiring must be cut in order to switch one internal circuit.
従来の、1つの多結晶シリコン配線を切断することによ
って、1つの内部回路の切り替えを行う部分の回路方式
は第2図のようであった。図2は従来の方法で作られて
いる、半導体メモリーの冗長日路の切り替え部分の回路
図である。101は切断される多結晶シリコンにより形
成されるヒユーズ、102は抵抗、103はインバータ
、 104はアドレス・バス、105はトランスファゲ
ート、106はトランスファゲート、107はアドレス
・バス、108は冗長アドレス・バスである。A conventional circuit system in which one internal circuit is switched by cutting one polycrystalline silicon wiring is shown in FIG. FIG. 2 is a circuit diagram of a redundant day path switching section of a semiconductor memory manufactured by a conventional method. 101 is a fuse formed of polycrystalline silicon to be cut, 102 is a resistor, 103 is an inverter, 104 is an address bus, 105 is a transfer gate, 106 is a transfer gate, 107 is an address bus, and 108 is a redundant address bus. It is.
ヒユーズ101を切断することにより、アドレス・バス
104をアドレス・バス107から冗長アドレス・バス
108につなぎ替える動作を説明する。 ヒユーズ1
01は切断される前は導通状態であるため、インバータ
103の入力は”H”レベルであり、インバータ103
の出力はL ++レベルとなるため、 トランスファゲ
ート105はオン状態、 トランスファゲート106は
オフ状態となり、アドレス・バス104はアドレス・バ
ス107と接続される。The operation of reconnecting address bus 104 from address bus 107 to redundant address bus 108 by cutting fuse 101 will be described. Fuse 1
01 is in a conductive state before being disconnected, the input of the inverter 103 is at "H" level, and the inverter 103
Since the output of is at L++ level, transfer gate 105 is turned on, transfer gate 106 is turned off, and address bus 104 is connected to address bus 107.
レーザの照射によりヒユーズ101を切断してやると、
抵抗102によりインバータ103の入力はプルダウン
され、インバータ103の入力はL”レベルとなり、
インバータ103の出力は”H”レベルとなるため、
トランスファゲート105はオフ状態、 トランスフ
ァゲート106はオン状態となり、アドレス・バス10
4はアドレス・バス107と切り離され、冗長アドレス
・バス108と接続される。When fuse 101 is cut by laser irradiation,
The input of the inverter 103 is pulled down by the resistor 102, and the input of the inverter 103 becomes L'' level.
Since the output of the inverter 103 becomes "H" level,
Transfer gate 105 is turned off, transfer gate 106 is turned on, and address bus 10 is turned off.
4 is separated from address bus 107 and connected to redundant address bus 108.
[gPA明が解決しようとする課Wi1しかし、上記の
従来の方法では、1つの内部回路を切り替えるために切
断される多結晶シリコン配線が1本であるため、照射さ
れるレーザ光線が照射位置ずれを起こした場合、内部回
路を切り替えることができない。[The issue that gPA Ming is trying to solveWi1 However, in the above conventional method, only one polycrystalline silicon wiring is cut to switch one internal circuit, so the irradiated laser beam may shift in the irradiation position. If this occurs, the internal circuit cannot be switched.
本発明は、この様な問題点を解決するものであり、その
目的とするところは、1つの内部回路を切り替えるため
に切断される多結晶シリコン配線を複数本にして、その
うちの1本でも切断されれば内部回路が切り替わるよう
な回路方式をとることにより、レーザ光線の切断される
多結晶シリコン配線への、照射位置ずれによる切断不良
により、回路切り替え不良の発生の低減を図ったもので
ある。The present invention is intended to solve these problems, and its purpose is to create a plurality of polycrystalline silicon wirings that are cut to switch one internal circuit, and to cut even one of them. By adopting a circuit system in which the internal circuit is switched when the laser beam is cut, it is possible to reduce the occurrence of circuit switching defects due to cutting defects due to misalignment of the irradiation position of the polycrystalline silicon wiring to be cut by the laser beam. .
[課題を解決するための手段]
レーザ光線の照射により、多結晶シリコン配線を切断す
ることによって、内部回路の切り替えを行う場合におい
て、1つの内部回路を切り替えるために切断される多結
晶シリコン配線を複数本にして、そのうちの1本でも切
断されれば内部回路が切り替わるような回路方式を特徴
とする。[Means for Solving the Problem] When internal circuits are switched by cutting polycrystalline silicon wiring by laser beam irradiation, the polycrystalline silicon wiring that is cut to switch one internal circuit is It is characterized by a circuit system in which there are multiple wires, and if even one of them is disconnected, the internal circuit is switched.
[実施例1 以下、本発明について実施例に基いて説明していく。[Example 1 Hereinafter, the present invention will be explained based on examples.
第1図は本発明を用いた半導体メモリーの冗長回路の切
り替え部分の回路図である。FIG. 1 is a circuit diagram of a switching portion of a redundant circuit of a semiconductor memory using the present invention.
1.2.3は切断される多結晶シリコンにより形成され
るヒユーズ、4.5.6はプルダウン抵抗、7は3人力
NANDゲート、8はインバータ9はアドレス・バス、
10はトランスファゲート、11はトランスファゲート
、12はアドレス・バス、13は冗長アドレス・バスで
ある。1.2.3 is a fuse formed by polycrystalline silicon to be cut, 4.5.6 is a pull-down resistor, 7 is a three-way NAND gate, 8 is an inverter 9 is an address bus,
10 is a transfer gate, 11 is a transfer gate, 12 is an address bus, and 13 is a redundant address bus.
次にヒユーズ1.2.3のうちの少なくとも1本を切断
することにより、アドレス・バス9をアドレス・バス1
2から冗長アドレス・バス13につなぎ替える動作を説
明する。Address bus 9 is then connected to address bus 1 by cutting at least one of fuses 1.2.3.
2 to the redundant address bus 13 will be explained.
ヒユーズ1.2.3はレーザ光線により、切断される前
は導通状態であるため、3人力NANDケート7の入力
はすべてH”レベルであり、3人力NANDゲート7の
出力は”L”レベルとなり、インバータ8の出力は′H
”レベルとなるため、 トランスファゲート10はオン
状態、 トランスファゲート11はオフ状態となり、ア
ドレス・バス9はアドレス・バス12と接続される。Since the fuses 1, 2, and 3 are in a conductive state before being cut by the laser beam, all inputs to the 3-man NAND gate 7 are at the "H" level, and the output of the 3-man power NAND gate 7 is at the "L" level. , the output of inverter 8 is 'H
” level, the transfer gate 10 is turned on, the transfer gate 11 is turned off, and the address bus 9 is connected to the address bus 12.
レーザ光線の照射によりヒユーズ1.2.3のうち、ど
れか1本でも切断されると、例えば、いまヒユーズ1の
み切断されたとすると、プルダウン抵抗4により3人力
NANDゲート7の入力のうち1本が”L”レベルとな
り、 3人力NANDゲートの出力は”H”レベルと
り、インバータ8の出力は”L”となるため、トランス
ファゲート10はオフ状態、 トランスファゲート11
はオン状態となり、アドレス・バス9はアドレス・バス
12と切り離され、冗長アドレス・バス13と接続され
る。If any one of the fuses 1, 2, and 3 is cut by laser beam irradiation, for example, if only fuse 1 is cut, the pull-down resistor 4 will cause one of the inputs of the three-man NAND gate 7 to be cut. becomes "L" level, the output of the three-man power NAND gate becomes "H" level, and the output of inverter 8 becomes "L", so transfer gate 10 is in the off state and transfer gate 11 is in the OFF state.
is turned on, and address bus 9 is disconnected from address bus 12 and connected to redundant address bus 13.
[発明の効果1
以上述べたように、本発明によれば、1つの内部回路を
切り替えるために切断される多結晶シリコン配線を複数
本にして、そのうちの1本でも切断されれば内部回路が
切り替わるような回路方式をとることにより、レーザ光
線の切断される多結晶シリコンへの、照射位置ずれによ
る切断不良により、回路切り替え不良の発生を低減する
ことができる。[Effect of the invention 1 As described above, according to the present invention, a plurality of polycrystalline silicon wirings are cut to switch one internal circuit, and if even one of them is cut, the internal circuit is By adopting a switching circuit system, it is possible to reduce the occurrence of circuit switching failures due to cutting failures due to deviations in the irradiation position of the laser beam on the polycrystalline silicon to be cut.
第1図は本発明を用いただ半導体メモリーの冗長回路の
切り替え部分の回路図である。
第2図は従来の方法を用いた半導体メモリーの冗長回路
の切り替え部分の回路図である。
1・・・ヒユーズ
2・・−ヒユーズ
3・・・ヒユーズ
4・・・プルダウン抵抗
5・・・プルダウン抵抗
6・・・プルダウン抵抗
7・・・3人力NANDゲート
8・・・インバータ
9・・・アドレス・バス
10・・・トランスファゲート
11・・・トランスファゲート
12・・・アドレス・バス
13・・・冗長アドレス・バス
101・・・ヒユーズ
102・・・プルダウン抵抗
103・・・インバータ
104・・・アドレス・バス
105・−・トランスファゲート
106・・・トランスファゲート
107・・・アドレス・バス
108・・・冗長アドレス・バス
以上
出願人 セイコーエプソン株式会社
代理人 弁理士 鈴木喜三部 他1名
″4 z 図FIG. 1 is a circuit diagram of a switching portion of a redundant circuit of a semiconductor memory using the present invention. FIG. 2 is a circuit diagram of a switching portion of a redundant circuit of a semiconductor memory using a conventional method. 1...Fuse 2...-Fuse 3...Fuse 4...Pull-down resistor 5...Pull-down resistor 6...Pull-down resistor 7...3 Manual NAND gate 8...Inverter 9... Address bus 10...Transfer gate 11...Transfer gate 12...Address bus 13...Redundant address bus 101...Fuse 102...Pull-down resistor 103...Inverter 104... Address bus 105...Transfer gate 106...Transfer gate 107...Address bus 108...Redundant address bus and above Applicant Seiko Epson Corporation agent Patent attorney Kizobe Suzuki and 1 other person "4 z diagram
Claims (1)
ることによって、内部回路の切り替えを行う回路を有す
るもので、1つの前記内部回路を切り替えるために切断
される多結晶シリコン配線が複数本あり、前記多結晶シ
リコン配線のうちの1本でも切断されれば前記内部回路
が切り替わるような回路を有することを特徴とする半導
体装置。 3。[Claims] A circuit that switches internal circuits by cutting a polycrystalline silicon wiring by irradiation with a laser beam, the polycrystalline silicon wiring being cut in order to switch one of the internal circuits. 1. A semiconductor device comprising a plurality of polycrystalline silicon wirings, and a circuit in which the internal circuit is switched if even one of the polycrystalline silicon wirings is cut. 3.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31879490A JPH04188835A (en) | 1990-11-22 | 1990-11-22 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31879490A JPH04188835A (en) | 1990-11-22 | 1990-11-22 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04188835A true JPH04188835A (en) | 1992-07-07 |
Family
ID=18103020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31879490A Pending JPH04188835A (en) | 1990-11-22 | 1990-11-22 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04188835A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7551506B2 (en) | 2005-12-21 | 2009-06-23 | Nec Electronics Corporation | Semiconductor apparatus, semiconductor storage apparatus, control signal generation method, and replacing method |
-
1990
- 1990-11-22 JP JP31879490A patent/JPH04188835A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7551506B2 (en) | 2005-12-21 | 2009-06-23 | Nec Electronics Corporation | Semiconductor apparatus, semiconductor storage apparatus, control signal generation method, and replacing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4329685A (en) | Controlled selective disconnect system for wafer scale integrated circuits | |
US4354217A (en) | Automatic power disconnect system for wafer scale integrated circuits | |
JP3592885B2 (en) | Semiconductor integrated circuit device | |
JPH04188835A (en) | Semiconductor device | |
JPH05251563A (en) | Semiconductor integrated circuit | |
KR100450349B1 (en) | Program value determination circuit, semiconductor integrated circuit device having it and program value determination method | |
JP3790202B2 (en) | Power supply wiring method for semiconductor integrated circuit and semiconductor integrated circuit | |
JP2002076126A (en) | Semiconductor integrated circuit device | |
JPH0393097A (en) | Semiconductor memory device | |
JPS58182851A (en) | Semiconductor device for connecting redundancy circuit | |
JPH08148573A (en) | Semiconductor device | |
KR100324816B1 (en) | Method for fuse layout of semiconductor memory device and device thereof | |
US10418357B2 (en) | Protection circuit including a plurality of protection transistors | |
US5737511A (en) | Method of reducing chip size by modifying main wordline repair structure | |
JP2007134906A (en) | Monitor control device | |
KR20050046067A (en) | Repair fuse box in a semiconductor device | |
JP3224452B2 (en) | Semiconductor device programming method | |
JPS62202256A (en) | Peripheral bus confounding system | |
JPH0220029B2 (en) | ||
JP2604548Y2 (en) | Anti-collision circuit for power supply transmission line | |
JPH0516183B2 (en) | ||
KR0139618B1 (en) | Delay part selection circvit for semiconductor device | |
JP4177495B2 (en) | Photo interrupter device | |
JPS62140155A (en) | Automatic switching circuit for data bus of device | |
JPH11284078A (en) | Programmable logic circuit and method of programming wiring setting parts |