JPH04188760A - Semiconductor integrated circuit device - Google Patents

Semiconductor integrated circuit device

Info

Publication number
JPH04188760A
JPH04188760A JP2317577A JP31757790A JPH04188760A JP H04188760 A JPH04188760 A JP H04188760A JP 2317577 A JP2317577 A JP 2317577A JP 31757790 A JP31757790 A JP 31757790A JP H04188760 A JPH04188760 A JP H04188760A
Authority
JP
Japan
Prior art keywords
circuit
state
gate circuit
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2317577A
Other languages
Japanese (ja)
Inventor
Katsuya Iida
克哉 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2317577A priority Critical patent/JPH04188760A/en
Publication of JPH04188760A publication Critical patent/JPH04188760A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

PURPOSE:To control and observe an internal signal under a test state without increasing the propagation time of the internal signal under a normal working state by adding a means, in which an output from a gate circuit is brought to a high impedance state (a Z state), and a switching circuit. CONSTITUTION:A means 7, in which a gate circuit C is brought to a Z state, a means 8, in which other signals are transmitted over the output node of the gate circuit C when an output from the gate circuit C is brought to the Z state, and a switching means 6, in which the output signal 2 of a circuit block A is transmitted over a gate circuit except the gate circuit C or a terminal when the output from the gate circuit C is brought to the Z state, are provided. Consequently, when the gate circuit C is brought to the Z state, the input signal 4 of a circuit block B can be controlled form the outside, and the output signal 2 of the circuit block A can be observed on the outside. Accordingly, an internal signal can be controlled and observed under a test state without increasing the propagation time of the internal signal under a normal working state.

Description

【発明の詳細な説明】 [産業上の利用分野] 少なくとも一つ以上の入力及び出力を持つゲート回路を
有する半導体集積回路装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor integrated circuit device having a gate circuit having at least one input and one output.

[従来の技術〕 従来の技術では、第1図に示すような回路ブロックAと
回路ブロックBを有し、回路ブロックAの出力が回路ブ
ロックBに入力している半導体集積回路装置を試験する
場合、回路ブロックBの入力信号を外部から容易に制御
するために、第2図に示す選択回路3を付加していた。
[Prior art] In the conventional technology, when testing a semiconductor integrated circuit device that has a circuit block A and a circuit block B as shown in FIG. 1, the output of circuit block A is input to circuit block B. In order to easily control the input signal of circuit block B from the outside, a selection circuit 3 shown in FIG. 2 was added.

この選択回路3は1、その制御信号5により回路ブロッ
クAの出力信号7と外部からの信号4のどちらかを選択
して回路ブロックBに入力する機能を持つ。そして、通
常使用状態では信号7を回路ブロックBに伝え、制御信
号5に通常使用状態と逆の論理を入力した時(以下テス
ト状態と記す)には、外部からの信号4を回路ブロック
Bに伝える。
This selection circuit 3 has a function of selecting either the output signal 7 of the circuit block A or the signal 4 from the outside according to the control signal 5 and inputting the selected signal to the circuit block B. In the normal use state, the signal 7 is transmitted to the circuit block B, and when the logic opposite to the normal use state is input to the control signal 5 (hereinafter referred to as the test state), the signal 4 from the outside is transmitted to the circuit block B. tell.

また、テスト状態において回路ブロックAの出力を観測
するために、観測用信号配線6を付加していた。
Further, in order to observe the output of the circuit block A in the test state, an observation signal wiring 6 was added.

[発明が解決−しようとする課題] しかし、第2図に示したような選択回路3を付加するこ
とによって、通常使用状態において信号7の伝搬時間は
、選択回路3の応答時間だけ増加してしまうという問題
点を有していた。
[Problems to be Solved by the Invention] However, by adding the selection circuit 3 as shown in FIG. 2, the propagation time of the signal 7 in the normal usage state increases by the response time of the selection circuit 3. It had the problem of being stored away.

ま゛た、信号7を観測するために、信号配g6を付加す
ることにより、配線と1i源間の容量が増加し信号7の
伝搬時間が増加するという問題点を有していた。
Furthermore, by adding the signal distribution g6 to observe the signal 7, there is a problem in that the capacitance between the wiring and the 1i source increases and the propagation time of the signal 7 increases.

そこで本発明は、このような問題点を解決するもので、
その目的は、通常使用状態においても内部信号の伝搬時
間を増加する事なく、テスト状態では内部信号を制御及
び観測できる半導体集積回路装置を簡易な構成で提供す
るとこるにある。
Therefore, the present invention aims to solve these problems.
The purpose is to provide a semiconductor integrated circuit device with a simple configuration that can control and observe internal signals in a test state without increasing the propagation time of internal signals even in a normal use state.

[課題を解決するための手段] 本発明の半導体集積回路装置は、 a)少なくとも一つ以上の入力及び出力を持つゲート回
路を有する半導体集積回路装置において、b)前記ゲー
ト回路の出力をZ状態にする手段と、C)前記ゲート回
路の出力がZ状態の時に、前記ゲート回路の出力ノード
に他の信号を伝送する手段と、 d)前記ゲート回路の出力がZ状態の時に、前記ゲート
回路の入力信号を前記ゲート回路以外のゲート回路ある
いは端子に伝送する手段を有することを°特徴とする。
[Means for Solving the Problems] A semiconductor integrated circuit device of the present invention includes a) a semiconductor integrated circuit device having a gate circuit having at least one input and an output, and b) an output of the gate circuit in a Z state. C) means for transmitting another signal to the output node of the gate circuit when the output of the gate circuit is in the Z state; d) means for transmitting another signal to the output node of the gate circuit when the output of the gate circuit is in the Z state; The present invention is characterized in that it has means for transmitting the input signal to a gate circuit other than the gate circuit or a terminal.

[作用コ 上記のように構成された半導体集積回路装置のゲート回
路では、ゲート回路の出力をZ状態にすることによって
ゲート回路の圧力に外部からの信号を伝送することがで
きる。また、ゲート回路の出力がZ状態の時に、ゲート
回路の入力信号を外部で観測することができる。
[Operation] In the gate circuit of the semiconductor integrated circuit device configured as described above, an external signal can be transmitted to the pressure of the gate circuit by setting the output of the gate circuit to the Z state. Further, when the output of the gate circuit is in the Z state, the input signal of the gate circuit can be observed externally.

[実施例〕 以下、本発明について実施例に基づいて説明する。[Example〕 The present invention will be described below based on examples.

第3図は、回路ブロックAと回路ブロックBとゲート回
路Cを有し、回路ブロックAの出力がゲート回路Cに入
力し、ゲート回路Cの出力が回路ブロックBに入力して
いる一般的な半導体集積回路装置である。
Figure 3 shows a general circuit that has circuit block A, circuit block B, and gate circuit C, and the output of circuit block A is input to gate circuit C, and the output of gate circuit C is input to circuit block B. It is a semiconductor integrated circuit device.

第4図は本発明の半導体集積回路装置であり、第3図の
半導体集積回路装置に、ゲート回路CをZ状態にする手
段7と、ゲート回路Cの出力がZ状態の時に、ゲート回
路Cの出力ノードに他の信号を゛伝送する手段8と、ゲ
ート回路Cの出力がZ状態の時に、回路ブロックAの出
力信号2をゲート回路C以外のゲート回路あるいは端子
に伝送する手段6を付加したものである。
FIG. 4 shows a semiconductor integrated circuit device of the present invention, in which the semiconductor integrated circuit device of FIG. means 8 for transmitting another signal to the output node of gate circuit C, and means 6 for transmitting output signal 2 of circuit block A to a gate circuit other than gate circuit C or to a terminal when the output of gate circuit C is in Z state. This is what I did.

第3図の半導体集積回路装置を試験する場合は、第4図
に示す本発明の半導体集積回路装置によって、ゲート回
路CがZ状態の時に、回路ブロックBの入力信号4を外
部から制御することを可能にし、更に回路ブロックAの
出力信号2を外部で観測することを可能にしている。
When testing the semiconductor integrated circuit device shown in FIG. 3, when the gate circuit C is in the Z state, the input signal 4 of the circuit block B is externally controlled by the semiconductor integrated circuit device of the present invention shown in FIG. This also makes it possible to observe the output signal 2 of the circuit block A externally.

第5図は、MOSトランジスタを用いた本発明の半導体
集積回路装置の一例である。
FIG. 5 is an example of a semiconductor integrated circuit device of the present invention using MOS transistors.

1は回路ブロックA、2は回路ブロックB、3はインバ
ーター回路、4はインバーター回路3をZ状態にするス
イッチ回路、5と6はスイッチ回路、7はスイッチ回路
の制御信号、8は外部への観測信号、9は外部からの制
御信号である。
1 is a circuit block A, 2 is a circuit block B, 3 is an inverter circuit, 4 is a switch circuit that puts the inverter circuit 3 into the Z state, 5 and 6 are switch circuits, 7 is a control signal for the switch circuit, 8 is a control signal to the outside The observation signal 9 is an external control signal.

スイッチ回路の制御信号7がロウレベルのテスト状態の
時は、インバーター回路3はZ状態となり、スイッチ回
路5と6はオンとなる。この時回路ブ°ロックBは、外
部からの制御信号9によって制御可能となり、回路ブロ
ックAの出力信号は外部への観測信号8により観測可能
となる。
When the control signal 7 of the switch circuit is in the low level test state, the inverter circuit 3 is in the Z state and the switch circuits 5 and 6 are turned on. At this time, the circuit block B can be controlled by an external control signal 9, and the output signal of the circuit block A can be observed by an external observation signal 8.

スイッチ回路の制御信号7カ讐ハイレベルの通常使用状
態の時は、インバーター回路3はインバーターとして機
能し、スイッチ回路5と6はオフとなる。この時、スイ
ッチ回路5と6をオフすることによって、外部への観測
信号8と外部がらの制御信号9の影響をまったく受けな
いため、回路ブロックAから回路ブロックBへの信号伝
搬時間は、スイッチ回路4.5.6がない通常回路の場
合と比較して増加はしない。
When the control signal 7 of the switch circuit is at a high level during normal use, the inverter circuit 3 functions as an inverter, and the switch circuits 5 and 6 are turned off. At this time, by turning off switch circuits 5 and 6, the external observation signal 8 and external control signal 9 are not affected at all, so the signal propagation time from circuit block A to circuit block B is There is no increase compared to the case of a normal circuit without circuit 4.5.6.

[発明の効果] 以上説明したように、本発明の半導体集積回路装置は、
スイッチ回路を付加するという簡易な構成によって、通
常使用状態においても内部信号の伝搬時間を増加する事
なく、テスト状態では内部信号を制御及び観測すること
を可能にする。
[Effects of the Invention] As explained above, the semiconductor integrated circuit device of the present invention has the following effects:
The simple configuration of adding a switch circuit makes it possible to control and observe internal signals in a test state without increasing the propagation time of internal signals even in a normal use state.

【図面の簡単な説明】[Brief explanation of the drawing]

冨1図は、従来の半導体集積回路装置の一部分のブロッ
ク図。 1・・・回路ブロックA 2・・・回路ブロックB 第2図は、第1図に選択回路を付加したブロック図。 1・・ ・回路ブロックA 2・・・回路ブロックB 3・・・選択回路 4・・・外部からの信号 5・・・選択回路の制御信号 6・・・観測用信号配線 7・・・回路ブロックAの出力信号 第3図は、従来のゲート回路を有する半導体集積回路装
置の一部分のブロック図。 1・・・回路ブロックA 2・・・回路ブロックAの出力信号 3・・・ゲート回路C 4・・・回路ブロックBの入力信号 5・・・回路ブロックB 第4図は、本発明の実施例を示す半導体集積回路装置の
ブロック図。 1・・・回路ブロックA 2・・・回路ブロックAの出力信号 3・・・ゲート回路C 4・・・回路ブロックBの入力信号 5・・・回路ブロックB 6・・・回路ブロックへの出力信号2をゲート回路C以
外のゲート回路あるいは端子 に伝送する手段 7・・・ゲート回路Cを2状態にする手段8・・・ゲー
ト回路Cの出力ノードに他の信号を伝送する手段 第5図は、本発明の一実施例を示すMOS )−ランジ
スタを用いた半導体集積回路装置の回路図。 1・・・回路ブロックA 2・・・回路ブロックB 3・・・インバーター回路 4・・・インバーター回路3を2状態にするスイッチ回
路 5゛・・・スイッチ回路 6・・・スイッチ回路 7・・・スイッチ回路の制御信号 8・・・外部への観測信号 9・・・外部からの制御信号 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部(化1名)第2図
Figure 1 is a block diagram of a portion of a conventional semiconductor integrated circuit device. 1...Circuit block A 2...Circuit block B FIG. 2 is a block diagram in which a selection circuit is added to FIG. 1. 1...Circuit block A 2...Circuit block B 3...Selection circuit 4...Signal from outside 5...Control signal for selection circuit 6...Observation signal wiring 7...Circuit Output signal of block A FIG. 3 is a block diagram of a portion of a semiconductor integrated circuit device having a conventional gate circuit. 1...Circuit block A 2...Output signal of circuit block A 3...Gate circuit C 4...Input signal of circuit block B 5...Circuit block B FIG. 4 shows the implementation of the present invention FIG. 1 is a block diagram of an example semiconductor integrated circuit device. 1...Circuit block A 2...Output signal of circuit block A 3...Gate circuit C 4...Input signal of circuit block B 5...Circuit block B 6...Output to circuit block Means 7 for transmitting signal 2 to a gate circuit or terminal other than gate circuit C... Means 8 for putting gate circuit C into two states... Means for transmitting another signal to the output node of gate circuit C FIG. FIG. 1 is a circuit diagram of a semiconductor integrated circuit device using a MOS transistor according to an embodiment of the present invention. 1...Circuit block A 2...Circuit block B 3...Inverter circuit 4...Switch circuit 5゛...Switch circuit 6...Switch circuit 7...・Switch circuit control signal 8...Observation signal to the outside 9...Control signal from the outside Applicant Seiko Epson Co., Ltd. Agent Patent attorney Kizobe Suzuki (1 person) Figure 2

Claims (1)

【特許請求の範囲】 a)少なくとも一つ以上の入力及び出力を持つゲート回
路を有する半導体集積回路装置において、b)前記ゲー
ト回路の出力をハイインピーダンス状態(以下Z状態と
記す)にする手段と、 c)前記ゲート回路の出力がZ状態の時に、前記ゲート
回路の出力ノードに他の信号を伝送する手段と、 d)前記ゲート回路の出力がZ状態の時に、前記ゲート
回路の入力信号を前記ゲート回路以外のゲート回路ある
いは端子に伝送する手段を有することを特徴とする半導
体集積回路装置。
[Scope of Claims] a) A semiconductor integrated circuit device having a gate circuit having at least one input and one output, b) means for bringing the output of the gate circuit into a high impedance state (hereinafter referred to as Z state); c) means for transmitting another signal to the output node of the gate circuit when the output of the gate circuit is in the Z state; and d) means for transmitting another signal to the output node of the gate circuit when the output of the gate circuit is in the Z state. A semiconductor integrated circuit device comprising means for transmitting data to a gate circuit or terminal other than the gate circuit.
JP2317577A 1990-11-21 1990-11-21 Semiconductor integrated circuit device Pending JPH04188760A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2317577A JPH04188760A (en) 1990-11-21 1990-11-21 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2317577A JPH04188760A (en) 1990-11-21 1990-11-21 Semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JPH04188760A true JPH04188760A (en) 1992-07-07

Family

ID=18089796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2317577A Pending JPH04188760A (en) 1990-11-21 1990-11-21 Semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JPH04188760A (en)

Similar Documents

Publication Publication Date Title
US8570085B2 (en) Low consumption flip-flop circuit with data retention and method thereof
KR20030006525A (en) Device and method for controlling input termination of semiconductor memory
US5239214A (en) Output circuit and data transfer device employing the same
JPH04188760A (en) Semiconductor integrated circuit device
JPH03168820A (en) Power supply turning on/off device
JP2563570B2 (en) Set / reset flip-flop circuit
JPH04123217A (en) Switching circuit for state of external terminal
JPH01256212A (en) Two-way buffer circuit
JPH01278744A (en) Dynamic random access memory
KR950010943B1 (en) Input/output controller for micro control system
JPH02214328A (en) Output controller
KR100329756B1 (en) Sense amplifier for mask rom
JPH0237067Y2 (en)
KR100480566B1 (en) Signal generator for testing redundancy memory cell of semiconductor memory device
JPH0643222A (en) Semiconductor device
JPH0567954A (en) Semiconductor device
JPS6330018A (en) Input and output buffer circuit
JPH0360052A (en) Semiconductor integrated circuit device
JPH02254815A (en) Input/output circuit
JPH033263A (en) Semiconductor integrated circuit
JPH08148984A (en) Semiconductor output device
JPH04111292A (en) Semiconductor memory device
KR950012666A (en) Semiconductor integrated circuit
JPS61182156A (en) Programmable interface
JPH04281300A (en) Semiconductor device