JPH0237067Y2

JPH0237067Y2 -

Info

Publication number: JPH0237067Y2
Application number: JP19490984U
Authority: JP
Priority date: 1984-12-21
Filing date: 1984-12-21
Publication date: 1990-10-08
Also published as: JPS61112457U

Description

[Detailed explanation of the idea]

〔産業上の利用分野〕本考案は、マイクロプロセツサ（以後CPUと
称す）等のアウトプツトポートに関するものであ
る。〔従来の技術〕 CPUシステムではCPUと出力装置との間で、
データを一時保持してタイミングをとるためのア
ウトプツトポート（すなわちラツチレジスタ）と
して、Ｄフリツプフロツプを用い、その出力をフ
オトカプラを介して外部機器にON−OFF信号を
伝えている。フオトカプラを介するのは、外部機器と内部回
路を電気的に絶縁するためである。ところが、多用されているリセツト（クリア）
機能つきのＤフリツプフロツプ（以下DFFと称
す）のシンク電流（出力が“Ｌ”のとき、負荷側
からデジタルIC回路内に流入する電流）は最大
8mAであるが、フオトカプラを作動するために
は10mA以上を要する。そのため第２図に示すように、DFF１の出力
をバスバツフア２（シンク電流が10mA以上ある
もの）を介してフオトカプラ３に接続する必要が
ある。この回路の構成及び動作を説明する。 DFF１はリセツト機能を有するもので、例え
ばLS２７３であり、図示しないCPUからのデー
タ信号S₁（D₀〜D₇）と、タイミング信号
と、リセツト信号を入力している。タイミング信号は、第３図に示すデコ
ーダ回路（デコーダLS１３８と、ナンドゲード
LS２０より成る）によつて創成される。すなわち、デコーダ回路は図示しないCPUか
らのアドレス信号A₀〜A₇と、出力装置へ出力せ
よ（出力装置の所定アドレスへデータを書込め）
という信号を入力し、アドレス信号によつ
て、前記信号を「F8」，「F9」，…「FF」
の８つの番地に振り分ける。よつて前述のタイミング信号というの
は、FF番地にデータを書込めという命令である。第２図の回路は、FF番地に関する部分を示す
もので、上述のように、システム全体では、この
回路が別に７個あることになる。このDFF（LS２７３）のシンク電流は最大
8mAで、フオトカプラを作動させることはでき
ない。バスバツフア２は、３ステート出力を有するも
ので、例えばLS２４０である。バスバツフア２は、１入力及び２入力がと
もに“Ｌ”（OV）となつているので、入力“Ｌ”
に対して“Ｌ”、入力“Ｈ”に対して“Ｈ”が出
力されるが、インバータ４を介して反転して出力
される。すなわち信号群S₂が“Ｌ”なら信号群S₃は
“Ｈ”、信号群S₂が“Ｈ”なら信号群S₃は“Ｌ”と
なる。このとき、LS２４０のシンク電流は、最低で
も12mAあり、フオトカプラを動作させることが
可能となる。このようすを第１表に示す。 [Industrial Application Field] The present invention relates to an output port of a microprocessor (hereinafter referred to as a CPU) or the like. [Prior art] In a CPU system, between the CPU and the output device,
A D flip-flop is used as an output port (ie, a latch register) for temporarily holding data and timing, and its output is used to transmit ON-OFF signals to external equipment via a photocoupler. The purpose of using the photocoupler is to electrically isolate the external equipment from the internal circuit. However, the frequently used reset (clear)
The sink current (current flowing into the digital IC circuit from the load side when the output is “L”) of a D flip-flop with a function (hereinafter referred to as DFF) is maximum.
Although it is 8mA, more than 10mA is required to operate the photocoupler. Therefore, as shown in FIG. 2, it is necessary to connect the output of the DFF 1 to the photocoupler 3 via a bus buffer 2 (having a sink current of 10 mA or more). The configuration and operation of this circuit will be explained. The DFF 1 has a reset function, and is, for example, an LS 273, and receives a data signal S ₁ (D ₀ to D ₇ ) from a CPU (not shown), a timing signal, and a reset signal. The timing signal is generated by the decoder circuit shown in Fig. 3 (decoder LS138 and NAND gate).
(consisting of LS20). In other words, the decoder circuit should output address signals A ₀ to _{A 7} from the CPU (not shown) to the output device (write data to a predetermined address of the output device).
Input the signal ``F8'', ``F9'', ... ``FF'' according to the address signal.
Allotted to eight addresses. Therefore, the above-mentioned timing signal is a command to write data to the FF address. The circuit in FIG. 2 shows the part related to the FF address, and as mentioned above, there are seven additional circuits in the entire system. The sink current of this DFF (LS273) is maximum
The photocoupler cannot be activated with 8mA. The bus buffer 2 has a 3-state output, and is, for example, LS240. Since the bus buffer 2 has inputs 1 and 2 both at “L” (OV), the input “L”
"L" is output for the input "H" and "H" is output for the input "H", but they are inverted and output via the inverter 4. That is, if the signal group S ₂ is "L", the signal group S ₃ is "H", and if the signal group S ₂ is "H", the signal group S ₃ is "L". At this time, the sink current of the LS240 is at least 12 mA, making it possible to operate the photocoupler. This situation is shown in Table 1.

[Problem that the invention attempts to solve]

ところが、このような従来例では、部品点数が
多く、製造上、経済上に難点がある。よつて、本考案は、部品点数を半減できる回路
を提供することを目的とするものである。〔問題点を解決するための手段〕この目的を達成するため、本考案はフオトカプ
ラを作動させることができるDFFを用いて、バ
スバツフアを省略し、回路構成を簡単化するもの
である。〔実施例〕本考案の具体的実施例を第１図に示す。１′は３ステート出力可能なDFFであり、シン
ク電流は20mAである。６は、JKFFである。さて、リセツト信号が“Ｌ”になると、
JKFF６の出力は“Ｈ”となり、DFF１′の出
力S₆はフローテイングとなる。よつてフオトカプラ３はOFFとなり、トラン
ジスタ５はOFFとなる。が“Ｈ”のときは、のタイミング
で、JKFF６の出力が“Ｌ”とな、DFF１′は
イネーブルとなる。よつて、フオトカプラ３をド
ライブ可能となる。すなわち、S₆が“Ｌ”ならフオトカプラ３は
ONし、“Ｈ”なら“OFF”となる。このようすを第２表に示す。 However, in such a conventional example, the number of parts is large, making it difficult to manufacture and economically. Therefore, an object of the present invention is to provide a circuit that can reduce the number of components by half. [Means for Solving the Problems] To achieve this objective, the present invention uses a DFF that can operate a photocoupler, eliminates the bus buffer, and simplifies the circuit configuration. [Example] A specific example of the present invention is shown in FIG. 1' is a DFF capable of 3-state output, and the sink current is 20mA. 6 is JKFF. Now, when the reset signal becomes "L",
The output of JKFF6 becomes "H", and the output _S6 of DFF1' becomes floating. Therefore, the photocoupler 3 is turned off, and the transistor 5 is turned off. When is "H", the output of JKFF6 becomes "L" at the timing of and DFF1' becomes enabled. Therefore, the photocoupler 3 can be driven. In other words, if S ₆ is “L”, photocoupler 3 is
If it is ON and “H”, it becomes “OFF”. This situation is shown in Table 2.

【表】この第２表は、その入出力関係が第１表と同じ
であり、第１図の本考案は、第２図従来例と同一
機能を有していることがわかる。しかも、各番地ごとにDFF１とバスバツフア
２を必要とする従来例に比べて、本考案では、
JKFFは、通常２個がひとつのICにまとめられて
いるので（例えばLS１０９）、実質的に従来より
大幅にIC個数が削減されることになる。（効果）以上述べたように、本考案によれば、少ない
ICによつて従前の機能をもつた回路を実現でき
るので、そのコスト的、工程的効果はきわめて大
なるものがある。Table 2 has the same input/output relationship as Table 1, and it can be seen that the present invention shown in FIG. 1 has the same function as the conventional example shown in FIG. Moreover, compared to the conventional example which requires DFF 1 and bus buffer 2 for each address, in the present invention,
Since two JKFFs are usually combined into one IC (for example, LS109), the number of ICs is substantially reduced compared to the conventional one. (Effect) As stated above, according to the present invention, the
Since ICs can realize circuits with conventional functions, their cost and process effects are extremely large.

[Brief explanation of the drawing]

第１図は本考案の具体的実施例、第２図は従来
例、第３図はチヤンネルデコーダの例である。１，１′：Ｄフリツプフロツプ、２：バスバツ
フア、３：フオトカプラ、６：JKフリツプフロ
ツプ。 FIG. 1 shows a specific embodiment of the present invention, FIG. 2 shows a conventional example, and FIG. 3 shows an example of a channel decoder. 1, 1': D flip-flop, 2: bus buffer, 3: photocoupler, 6: JK flip-flop.

Claims

[Scope of utility model registration request]

The output port that outputs the CPU signal to an external device via the photocoupler is equipped with a D flip-flop as a latch resistor whose sink current is larger than the photocoupler operating current and which has a floating function. and inputs its output to the cathode terminal of the light emitting diode of the photocoupler, and also generates a signal to disable this D flip-flop when a write timing signal is generated when it is not in the reset state.
An output port featuring a JK flip-flop.