JPS61182156A - Programmable interface - Google Patents
Programmable interfaceInfo
- Publication number
- JPS61182156A JPS61182156A JP2161985A JP2161985A JPS61182156A JP S61182156 A JPS61182156 A JP S61182156A JP 2161985 A JP2161985 A JP 2161985A JP 2161985 A JP2161985 A JP 2161985A JP S61182156 A JPS61182156 A JP S61182156A
- Authority
- JP
- Japan
- Prior art keywords
- input
- control circuit
- external device
- circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、中央演算処理装置と外部機器とを接続するイ
ンタフェースに関し、特に、ソフトウェア（中央演算処
理装置からの指令）により制御されるプログラマブル・
インタフェースに関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to an interface that connects a central processing unit and external equipment, and in particular, a programmable interface that is controlled by software (commands from the central processing unit).
Regarding the interface.
従来、この種のプログラマブル・インタフェースは、第
２図に示されるように、中央演算処理装置１０と外部機
器３０との間に接続され、ソフトウェアによシ制御され
る入出力制御回路２１を有しておシ、入出力制御回路２
１の出力端子２１ｏｕｔと外部機器３０の入力端子３０
ｉｎとが直接接続されていた。４０はリセットパルス発
生回路である。Conventionally, this type of programmable interface has an input/output control circuit 21 connected between a central processing unit 10 and an external device 30 and controlled by software, as shown in FIG. Input/output control circuit 2
1 output terminal 21out and input terminal 30 of external device 30
was directly connected to in. 40 is a reset pulse generation circuit.
この種のプログラマブル・インタフェース２０′の中に
は、リセット時に入出力制御回路２１の出力端子２１ｏ
ｕｔがハイ・インピーダンス状態となシ、或いは入出力
制御回路２１をソフトウェアによシ初期設定する場合に
、入出力制御回路２１の出力端子２１ ｏｕｔがハイ・
インピーダンス状態となるものがある。出力端子２１ｏ
ｕｔがハイ・インピーダンス状態となった時、外部機器
３０の入力端子３０ｉｎよシ入出力制御回路２１の出力
端子２１ ｏｕｔを見ると、入出力制御回路２１の出力
端子２１ｏｕｔがあたかもハイ・レベルの信号を出力し
ているかの如く認められる。In this type of programmable interface 20', the output terminal 21o of the input/output control circuit 21 is
If ut is not in a high impedance state, or if the input/output control circuit 21 is initialized by software, the output terminal 21 out of the input/output control circuit 21 is in a high impedance state.
Some things are in an impedance state. Output terminal 21o
When ut is in a high impedance state, if you look at the input terminal 30in of the external device 30 and the output terminal 21 out of the input/output control circuit 21, you will see that the output terminal 21out of the input/output control circuit 21 is a high-level signal. It is recognized as if it were outputting .
この種の従来のプログラマブル・インタフェースを使用
Ｕて外部機器を制御しようとした場合。When attempting to control external equipment using this type of conventional programmable interface.
接続される外部機器のアクティブレベルの相異により、
以下に述べるような状況が生ずる場合がある。Due to differences in the active levels of connected external devices,
Situations such as those described below may occur.
すなわち、アクティブレベルがハイ・レベルの外部機器
を使用した場合には、リセット時あるいは初期設定時に
外部機器が誤動作する可能性がある。これに対し、アク
ティブレベルがロウ・レベルの外部機器を使用した場合
には、リセット時あるいは初期設定時に外部機器が誤動
作しない。従って、アクティブレベルがハイ・レベルの
外部機器を使用する場合、リセット時あるいは初期設定
時には、外部機器の入力レベルをロウ・レベルとするよ
うに入出力制御回路を変更する必要がある。That is, when an external device whose active level is high is used, there is a possibility that the external device malfunctions at the time of reset or initial setting. On the other hand, if an external device whose active level is low is used, the external device will not malfunction at the time of reset or initialization. Therefore, when using an external device whose active level is high, it is necessary to change the input/output control circuit so that the input level of the external device is set to low level at the time of reset or initial setting.
その為、従来のプログラマブル・インタフェースでは、
アクティブレベルがハイ・レベルあるいはロウ・レベル
のどちらか一方の外部機器だけしか接続できないという
欠点がある。Therefore, with conventional programmable interfaces,
The drawback is that only external devices with either a high or low active level can be connected.
〔問題点を解決するための手段及び作用〕本発明による
プログラマブル・インタフェースは、中央演算処理装置
と外部機器とを接続するインタフェースであって前記中
央演算処理装置からの指令によって制御される入出力制
御回路を有する７°ｌ：Ｉグラマプル・インタフェース
において、前記入出力制御回路と前記外部機器との間に
、アクティブレベルを制御するコントロール回路を直列
に接続することによシ、接続される外部機器のアクティ
ブレベルがハイ・レベル或いはロウ・レベルのどちらで
あっても、既存の入出力制御回路に何らかの変更を加え
たシすることなしに、外部機器を制御できるようにした
ことを特徴とする。[Means and effects for solving the problem] The programmable interface according to the present invention is an interface that connects a central processing unit and external equipment, and has input/output control controlled by instructions from the central processing unit. In a 7°l:I grammar interface having a circuit, a control circuit for controlling the active level is connected in series between the input/output control circuit and the external device, thereby controlling the external device to be connected. The present invention is characterized in that external equipment can be controlled without making any changes to existing input/output control circuits regardless of whether the active level is high level or low level.
以下２本発明の実施例について図面を参照して説明する
。Two embodiments of the present invention will be described below with reference to the drawings.
第１図は本発明によるプログラマブル・インタフェース
の一実施例の構成を示したブロック図で。FIG. 1 is a block diagram showing the configuration of an embodiment of a programmable interface according to the present invention.
第２図と同様の機能を有するものには同一参照符号を付
しである。本実施例のプログラマブル・インタフェース
２０は、ソフトウェアにて制御可能な入力兼出力端子を
有する入出力制御回路２１の他に、外部機器３０と入出
力制御回路２１との間に直列に接続されたコントロール
回路２２及びリセット状態あるいは初期設定状態を検出
する検出回路２３を有している。次に１本実施例の動作
を説明する。Components having the same functions as those in FIG. 2 are given the same reference numerals. The programmable interface 20 of this embodiment includes an input/output control circuit 21 having input and output terminals that can be controlled by software, as well as a control circuit connected in series between an external device 30 and the input/output control circuit 21. It has a circuit 22 and a detection circuit 23 that detects a reset state or an initial setting state. Next, the operation of this embodiment will be explained.
先ず、接続された外部機器３０のアクティブレベルがハ
イ・レベルである場合について説明する。First, a case will be described in which the active level of the connected external device 30 is high level.
入出力制御回路２１がリセット時あるいは初期設定時、
入出力制御回路２１の出力端子２１ ｏｕｔはノ・イ・
インピーダンスとなる。このとき、コントロール回路２
２は、検出回路２３からの指令によシ。When the input/output control circuit 21 is reset or initialized,
The output terminal 21 out of the input/output control circuit 21 is
It becomes impedance. At this time, control circuit 2
2 is based on a command from the detection circuit 23.
入出力制御回路２１の出力端子２１゜ｕｔを外部機器３
０から切断し、外部機器３００Å力端子３０ｉｎの入力
レベルをロウ・レベルにする。Connect the output terminal 21゜ut of the input/output control circuit 21 to the external device 3.
0 and set the input level of the external device 300 Å input terminal 30 inch to low level.
この状態において、入出力制御回路２１がリセット状態
あるいは初期設定状態を抜は出し、出力端子２１ｏｕｔ
がコントロール可能とｋつだ時点で。In this state, the input/output control circuit 21 exits the reset state or initial setting state and outputs the output terminal 21out.
At the point when it can be controlled.
コントロール回路２２は、検出回路２３からの指令によ
シ、外部機器３０の入力端子３０ｉｎと入出力制御回路
２１の出力端子２１ｏｕｔとを接続する。The control circuit 22 connects the input terminal 30in of the external device 30 and the output terminal 21out of the input/output control circuit 21 according to a command from the detection circuit 23.
これによシャリセット時あるいは初期設定時の誤動作を
防止できる。This can prevent malfunctions during reset or initial setting.
次に、接続された外部機器３０のアクティブレベルがロ
ウ・レベルである場合について説明する。Next, a case will be described in which the active level of the connected external device 30 is low level.
この場合、コントロール回路２２は、入出力制御回路２
１の出力端子２１ｏｕｔと外部機器３０の入力端子３０
ｉｎとの切断は行なわず、接続したままとする。この状
態においては、リセット時あるいは初期設定時の誤動作
は起こらない。In this case, the control circuit 22 is the input/output control circuit 2
1 output terminal 21out and input terminal 30 of external device 30
Do not disconnect from in, but leave it connected. In this state, no malfunction occurs during reset or initialization.
以上の説明で明らかなように２本発明によれば。 As is clear from the above description, there are two aspects of the present invention.
入出力制御回路と外部機器との間にアクティブレベル制
御を行なうコントロール回路を直列に接続することによ
シ、アクティブレベルがノ・イ・レベルの外部機器を接
続した場合、入出力制御回路がリセット状態あるいは初
期設定時における外部機器の誤動作を防止できる。又、
既存の入出力制御回路を変更することなしに、アクティ
ブレベルがハイ・レベルあるいはロウ・レベルのどちら
の外部機器を接続しても、制御が可能であるという効果
がある。By connecting a control circuit that performs active level control in series between the input/output control circuit and an external device, the input/output control circuit will be reset when an external device whose active level is no-i level is connected. It is possible to prevent malfunctions of external equipment during state or initial settings. or,
The advantage is that control can be performed without changing the existing input/output control circuit, regardless of whether an external device with an active level of high level or low level is connected.
第１図は本発明によるプログラマブル・インタフェース
の一実施例の構成を示したブロック図。
第２図は従来のプログラマブル・インタフェースの構成
を示したブロック図である。
１０・・・中央演算処理装置、２０・・・プログラマブ
ル インタフェース、２１・・・入出力制御回路。
２２・・・コントロール回路、２３・・・リセット・初
期設定状態検出回路、３０・・・外部機器、４０・・・
リセッｌ−／Ｆルス発生回路。FIG. 1 is a block diagram showing the configuration of an embodiment of a programmable interface according to the present invention. FIG. 2 is a block diagram showing the configuration of a conventional programmable interface. 10... Central processing unit, 20... Programmable interface, 21... Input/output control circuit. 22... Control circuit, 23... Reset/initial setting state detection circuit, 30... External device, 40...
Reset l-/F pulse generation circuit.
Claims (1)
ェースであって、前記中央演算処理装置からの指令によ
って制御される入出力制御手段を有するプログラマブル
・インタフェースにおいて、前記入出力制御手段と前記
外部機器との間に直列に接続されて、アクティブレベル
制御を行なうコントロール手段を有することを特徴とす
るプログラマブル・インタフェース。1. A programmable interface that connects a central processing unit and an external device and has an input/output control means controlled by a command from the central processing unit, wherein the input/output control means and the external device A programmable interface characterized in that it has a control means connected in series between the programmable interface and the control means for controlling the active level.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2161985A JPS61182156A (en) | 1985-02-08 | 1985-02-08 | Programmable interface |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2161985A JPS61182156A (en) | 1985-02-08 | 1985-02-08 | Programmable interface |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61182156A true JPS61182156A (en) | 1986-08-14 |
Family
ID=12060065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2161985A Pending JPS61182156A (en) | 1985-02-08 | 1985-02-08 | Programmable interface |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61182156A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008097558A (en) * | 2006-09-15 | 2008-04-24 | Ricoh Co Ltd | Connection equipment control device and control method |
-
1985
- 1985-02-08 JP JP2161985A patent/JPS61182156A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008097558A (en) * | 2006-09-15 | 2008-04-24 | Ricoh Co Ltd | Connection equipment control device and control method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61182156A (en) | Programmable interface | |
| JPH01256212A (en) | Two-way buffer circuit | |
| JPH0377406A (en) | Oscillation control circuit | |
| JPS57132455A (en) | Communication controlling system | |
| KR100385454B1 (en) | Circuit for preventing malfunction on control system | |
| JPS5827219A (en) | Feeding device | |
| JPH0324609A (en) | Buffer ic for input/output | |
| JP2818414B2 (en) | Semiconductor device | |
| JPH01177630A (en) | Microcomputer device | |
| JPS603559A (en) | Digital outputting circuit | |
| JPH0380303A (en) | Duplexing device | |
| JPH03167932A (en) | Interrupt control circuit | |
| KR19990002441A (en) | Fault Tolerant System | |
| JP2002351751A (en) | Port control method | |
| JPS62197856A (en) | Microcomputer | |
| JPH03225484A (en) | Microcomputer | |
| JPH04109397A (en) | Interruption control circuit | |
| JPS62131628A (en) | Interface circuit | |
| JPH04372539A (en) | Power interruption controller of terminal equipment | |
| JPS62296243A (en) | Microcomputer | |
| JPH02157956A (en) | Input / output parallel port switching device | |
| JPH02125517A (en) | Two-way bus interface device | |
| JPH04212519A (en) | Switching circuit for bus terminal | |
| JPS63188241A (en) | Integrated circuit device | |
| JPS6111837A (en) | Control circuit of powering-on sequence |