JPH04188641A - 厚膜回路基板 - Google Patents

厚膜回路基板

Info

Publication number
JPH04188641A
JPH04188641A JP2313378A JP31337890A JPH04188641A JP H04188641 A JPH04188641 A JP H04188641A JP 2313378 A JP2313378 A JP 2313378A JP 31337890 A JP31337890 A JP 31337890A JP H04188641 A JPH04188641 A JP H04188641A
Authority
JP
Japan
Prior art keywords
bonding
bonding pad
wiring layer
thickness
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2313378A
Other languages
English (en)
Inventor
Masayuki Arakawa
雅之 荒川
Masao Segawa
雅雄 瀬川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba AVE Co Ltd
Original Assignee
Toshiba Corp
Toshiba AVE Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba AVE Co Ltd filed Critical Toshiba Corp
Priority to JP2313378A priority Critical patent/JPH04188641A/ja
Publication of JPH04188641A publication Critical patent/JPH04188641A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は厚膜回路基板に間し、特に、ワイヤボンディン
グにおけるボンディング性を向上させるようにした厚膜
回路基板に関する。
（従来の技術） 近年、電子機器の小型軽量化を図るために、ハイブリッ
ドＩＣが多用されてきている。このハイブリッドＩＣは
、印刷回路基板にチップタイプの受動素子及び能動素子
等を実装したものである。
印刷回路基板は、一般にアルミナ等の絶縁基板に導電性
ペースト及び抵抗ペースト等を印刷して焼成することに
より、配線パターン及び抵抗体等を形成している。この
ようなハイブリッドＩＣにおいては、高密度化及び高機
能化するために、フリップチップ及びワイヤボンディン
グ等を採用した半導体素子の実装方法が実用化されつつ
ある。
第１１図は半導体素子の実装方法としてワイヤボンディ
ングを採用した従来の厚膜回路基板を示す一部断面図で
ある。
アルミナ等の絶縁基板１上には、スクリーン印刷法によ
って銅ペーストを印刷して焼成することにより、配線層
２を形成している。配線層２相互間にはチップ部品３を
実装している。また、絶縁基板コ、上には銅ペーストに
よるダイボンディングバッー′−ド４も形成しており、
このグイボンデイングパッド４上には、銀ペースト等を
用いて半導体素子５を接着している。この半導体素子５
　は金ワイヤ６　によるポールボンディングによって、
配線層２とワイヤボンディングされる。
これらの半導体素子５、金ワイヤ６及び配線層２の一部
を被覆するように、樹脂ボッティングによって樹脂保護
層７を形成しており、これにより、金ワイヤ６を保護し
ている。
第１２図は金ワイヤ６と配線層２との接続部分く以下、
２ｎｄボンディング部という）を拡大して示す説明図で
ある。
金ワイヤ６の端部を、ボンディングツール８の熱圧着に
よって、配線層２の表面にボンディングしている。この
場合、配線層２の膜厚が比較的厚い（２５μｍ以上）こ
とから、ボンディング時のボンディングツール８の沈み
込み量りは大きい。
このため、２ｎｄボンディング部において、金ワイヤ６
の端部にワイヤ切れ等のボンディング不良が生じること
がある。なお、膜厚が大きくなるほど沈み込み量りも大
きくなり、例えば、配線層２の膜厚が約２５μｍである
場合には、沈み込み量りは約９μｍとなる。
また、ボンディングの良不良な示す初期ボンディング率
も膜厚の厚さが厚くなると低下し、配線層２の膜厚を約
２５μｍとすると、初期ボンディング率は３０％以下に
低下してしまう。
更に、配線層２の膜厚が厚い場合には金ワイヤ６の引っ
張り強度も低下し、配線層２の膜厚が約２５μｍでは金
ワイヤ６の引っ張り強度は４ｇ・ｆ以下である。
（発明が解決しようとする課題） このように、上述した従来の厚膜回路基板においては、
配線層の膜厚が比較的厚いことから、ワイヤボンディン
グ時にボンディング不良が発生すると共に、接合部が強
度不足となってしまうという問題点があった。
本発明はかかる問題点に鑑みてなされたものであって、
ワイヤボンディング時のボンディング不良の発生を防止
するとともに、接合強度を向上させることができる厚膜
回路基板を提供することを目的とする。
［発明の構成］ （課題を解決するための手段） 本発明に係る厚膜回路基板は、絶縁基板と、この絶縁基
板上に形成する配線層及びダイボンディングパッドと、
このグイボンデイングノ＼・ｙド上に設ける半導体素子
と、前記配線層に接続するように前記絶縁基板上に厚さ
が略１０μｍ以下に形成し前記半導体素子がワイヤボン
ディングされるボンディングパッドとを具備したもので
ある。
（作用） 本発明においては、ボンディングバ・ンドの厚さを略１
０μｍ以下に形成しているので、半導体素子をワイヤボ
ンディングする場合のボンディングツールの沈み込み髪
は小さく、ボンディング不良の発生は防止される。また
、ポンプイングツへ・ンドの硬度も比較的高いので、ボ
ンディングの接続強度は高い。
（実施例） 以下、図面を参照して本発明の実施例について説明する
。第１図は本発明に係る厚膜回路基板の一実施例を示す
一部断面図である。
アルミナ等の絶縁基板１上には、スクリーン印刷法によ
って、配線Ｊ！１２、ダイボンデイングパ・ンド４及び
ボンディングパッド１１を形成している。
配線層１２は、ボンディングパッド１１の一部を覆うよ
うにして形成しており、この部分において配線Ｊ１１２
とボンディングパッド１１とを電気的に接続している。
配線層１２及びダイボンディングパッド４の厚さは、従
来と同様に、約２５μｍ以下であり、ボンディングパッ
ド１１の厚さは約１０μｍ以下である。配線層１２相互
間にはチップ部品３を実装しており、ダイボンディング
パッド４上には半導体素子５を接着している。半導体素
子５とボンディングパッド１１とは金ワイヤ６によるポ
ールボンディングによって接続している。更に、金ワイ
ヤ６を保護するために、半導体素子５、金ワイヤ６、ボ
ンディングパッド１１及び絶縁基板１の一部を被覆する
ように、樹脂保護層７を形成している。
次に、第２図を参照して第１図の厚膜回路基板の製造方
法を説明する。第２図（ａ＞乃至（ｅ）は製造方法を工
程順に示す一部断面図である。
先ず、第２図（ａ）に示すように、アルミナ等の絶縁基
板１上に銅ペーストをスクリーン印刷することによって
、ボンディングパッド１１を形成する。この場合には、
スクリーンのエマルジョン厚等を適宜設定して、焼成後
のボンディングパッド１１の膜厚が１０μｍ以下となる
ようにする。
次に、第２図（ｂ）に示すように、同様にして銅ペース
トをスクリーン印刷し、配線層１２及びダイボンディン
グパッド４を形成する。この場合には、ボンディングパ
ッド１１の一部を覆うようにして配線層１２を形成して
おり、ボンディングパッド１１と配線層１２との電気的
接続を行っている。この配線Ｊｉｉ１２及びダイボンデ
ィングパッド４は、従来と同様に、焼成後の膜厚が約２
５μｍ以下となるように設定する０次いで、ボンディン
グパッド１１、配線層１２及びダイボンディングパッド
４を同時に焼成する。
次に、第２図（ｃ）に示すように、配線層１２相互間に
チップ部品３を実装する。次いで、第２図（ｄ）に示す
ように、ダイボンディングパッド４上に銀ペースト等を
用いて半導体素子５を接着する。
次に、第２図（ｅ）に示すように、金ワイヤ６をボール
ボンディングすることによって、半導体素子５とボンデ
ィングパッド１１とを接続する。こうして、半導体素子
５と配線層１２とが電気的に接続される。
最後に、樹脂保護層７を樹脂ボッティングによって構成
して、金ワイヤ６を保護する。
このように構成された実施例の作用について第３図の説
明図及び第４図乃至第７図のグラフを参照して説明する
。第３図は第１図の２ｎｄボンディング部を拡大して示
している。
金ワイヤ６は、前述したように、膜厚が比較的薄い（１
０μｍ以下）。したがって、金ワイヤ６とボンディング
パッド１１との２ｎｄボンディング部においては、第３
図に示すように、図示しないボンディングツールによる
沈み込み量りは比較的小さい。このため、２ｎｄボンデ
ィング部においてはワイヤ切れ等の発生が防止され、良
好なボンディングを得ることができる。
第４図は横軸に銅厚膜の厚さをとり縦軸にボンディング
ツールの沈み込み量りをとって、銅厚膜Ａ、Ｈの沈み込
み特性を示すグラフである。
この第４図に示すように、膜厚が薄いほどボンディング
ツールの沈み込み量りは小さく、例えば、銅厚膜Ａにお
いては、膜厚が６μｍである場合の沈み込みＩＤは約２
μｍであり、銅厚膜Ｂでは、膜厚が５μｍである場合の
沈み込み量りは１μｍ以下となっている。
第５図は横軸に銅厚膜の厚さをとり縦軸に加重１００ｇ
での銅厚膜表面のビッカース硬度をとって、銅厚膜Ａ、
Ｂの表面の硬度特性を示すグラフである。
この第５図に示すように、膜厚が薄いほどビッカース硬
度は高くなる。したがって、比較的薄い膜厚のボンディ
ングパッド１１表面の硬度は比較的大きい、このため、
ポールボンディング時にボンディングツールをボンディ
ングパッド１１に比較的大きな力で押しつけることがで
き、十分な圧着力が得られる。また、ボンディングツー
ルの沈み込み量りも低減される。
また、第６図は横軸に銅厚膜の厚さをとり縦軸にボンデ
ィングの良不良を示す初期ボンディング率をとって、銅
厚膜の厚さと初期ボンディング率との関係を示している
。
第６図から明らかなように、膜厚が薄いほど初期ボンデ
ィング率は向上する。すなわち、第４図及び第５図に示
すように、膜厚が薄い場合には、ボンディングツールの
沈み込み量りが減少することから２ｎｄボンディング時
のワイヤ切れが防止されると共に、ボンディングパッド
１１が高硬度であることからボンディングツールによっ
て金ワイヤ６を十分にボンディングパッド１１に押しつ
けることができるからである。
第７図は横軸に銅厚膜の厚さをとり縦軸に金ワイヤ６の
引っ張り強度をとって、径が２５μｍの金ワイヤを使用
した場合の引っ張り強度特性を示している。
この第７図に示すように、膜厚が薄いほど金ワイヤ６の
引っ張り強度は向上する。これは、膜厚が薄い場合には
、沈み込み量りが小さく、また、ボンディングパッド１
１が高硬度であることから、ワイヤ切れを発生させるこ
となく金ワイヤ６の十分な圧着が可能であるからである
。
このように、本実施例においては、膜厚が比較的薄いボ
ンディングパッド１１を配線層１２に電気的に接続する
ようにして絶縁基板１上に形成し、半導体素子５を金ワ
イヤ６のポールボンディングによってボンディングパッ
ド１１にボンディングすることにより、半導体素子５を
配線層１２に電気的に接続している。ボンディングパッ
ド１１の膜厚が比較的薄いことから、沈み込み量りが小
さく、また、ボンディングパッド１１が高硬度となるの
で、ワイヤ切れ等のボンディング不良が発生することを
防止すると共に、強い接続強度を得ることができる。
第８図は本発明の他の実施例に係る厚膜回路基板を示す
一部断面図である。第８図において第１図と同一の構成
要素には同一符号を付して説明を省略する。
絶縁基板１上には、スクリーン印刷法によって、配線層
１５及びダイボンデインクパッド４を形成している。本
実施例においては、配線層１５及びダイボンディングパ
ッド４の厚さは、約１０μｍ以下である。配線層１５相
互間にはチップ部品３を実装しており、ダイボンディン
グパッド４上には半導体素子５を接着している。半導体
素子５と配線層１５とを金ワイヤ６によるポールボンデ
ィングによって接続している。
このように構成された実施例においては、配線層１５の
膜厚が比較的薄いことから、金ワイヤ６と配線層１５と
のボンディング時の沈み込み量りは低減され、また、配
線層１５は高硬度に形成される。
このため、本実施例においても、第１図の実施例と同様
の効果を得ることができ、ワイヤ切れ等のボンディング
不良の発生は低減されると共に強い接続強度が得られる
。更に、ボンディングパッドを形成していないので、工
程数が少ないという利点もある。
第９図は本発明の他の実施例に係る厚膜回路基板を説明
するための説明図である。第９図（ａ）。
（ｂ）は製造方法を工程順に示している。第９図におい
て第１図と同一の構成要素には同一符号を付して説明を
省略する。
先ず、第９図（ａ）に示すように、絶縁基板１上に銅ペ
ーストをスクリーン印刷することによって、配線層１６
及びダイボンディングパッド４を形成する。この場合に
は、従来と同様に約２５μｍ以下の膜厚に設定する。
次に、第９図（ｂ）に示すように、ダイボンディングパ
ッド４近傍の配線層１６の一端部をケミカルエツチング
等によって除去し、この端部１７において膜厚を１０μ
ｍ以下にする。
このように構成された実施例においては、ダイボンディ
ングパッド４上に半導体素子を接着し、配線層１６の端
部１７において図示しない金ワイヤによるポールボンデ
ィングを行う。
本実施例においても、第１図の実施例と同様の効果が得
られることは明らかである。
第１０図は本発明の他の実施例に係る厚膜回路基板を説
明するための説明図である。第１０図（ａ）は銅ペース
トの印刷に用いるスクリーンを示しており、第１０図（
ｂ）は絶縁基板１上に、配線層、ダイボンディングパッ
ド及びボンディングパッドを形成した状態を示している
。
本実施例においては、第１０図（ａ）に示すように、ス
クリーン２０はステンレスメツシュ２１及び乳剤層２２
より構成されている。乳剤層２２には開口部２３（波線
部）が設けられており、この開口部２３を介して図示し
ない銅ベース）・を押し出すことにより、絶縁基板１上
に配線層２４、ダイボンディングパッド２５及びボンデ
ィングパッド２６を形成するようになっている。乳剤層
２２はボンディングパッド２６形成部分に対応した部分
２７の厚さが薄く形成されている。
スクリーン印刷によって形成される厚膜の厚さは、乳剤
層２２の厚さによって制御されることから、乳剤層２２
の部分２７に対応した位置には、薄いボンディングパッ
ド２６が形成される。こうして、第１０図（ｂ）に示す
ように、絶縁基板１上には膜厚が約２５μｍ以下の配線
層２４及びダイボンディングパッド２５と、膜厚が約１
０μｍ以下のボンディングパッド２６とが形成される。
以後、他の実施例と同様に、チップ部品及び半導体素子
を搭載して、金ワイヤによるワイヤボンディングを行う
。
本実施例においても、第１図の実施例と同様の効果が得
られることは明らかである。更に、本実施例においては
、エツチング処理を必要とせず、第９図の実施例よりも
工程数を減少させることができる。
［発明の効果コ 以上説明したように本発明によれば、ワイヤボンディン
グ時のボンディング不良の発生を防止するとともに、接
合強度を向上させることができるという効果を有する。
【図面の簡単な説明】
第１図は本発明に係る厚膜回路基板の一実施例を示す一
部断面図、第２図は実施例の製造方法を工程順に示す一
部断面図、第３図は実施例の作用を説明するための説明
図、第４図乃至第７図は実施例の作用を説明するための
グラフ、第８図は本発明の他の実施例を示す一部断面図
、第９図は本発明の他の実施例を説明するための説明図
、第１０図は本発明の他の実施例を説明するための説明
図、第１１図は従来の厚膜回路基板を示す一部断面図、
第１２図は第１１図中の２ｎｄボンディング部を拡大し
て示す説明図である。 １・・・絶縁基板、４・・・ダイボンディングパッド、
５・・・半導体素子、６・・・金ワイヤ、１１・・・ボ
ンディングパッド、１２・・・配線層。 ′ＬＩ〉々−区だ招

Claims (1)

  1. 【特許請求の範囲】 絶縁基板と、 この絶縁基板上に形成する配線層及びダイボンディング
    パッドと、 このダイボンディングパッド上に設ける半導体素子と、 前記配線層に接続するように前記絶縁基板上に厚さが略
    １０μｍ以下に形成し前記半導体素子がワイヤボンディ
    ングされるボンディングパッドとを具備したことを特徴
    とする厚膜回路基板。
JP2313378A 1990-11-19 1990-11-19 厚膜回路基板 Pending JPH04188641A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2313378A JPH04188641A (ja) 1990-11-19 1990-11-19 厚膜回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2313378A JPH04188641A (ja) 1990-11-19 1990-11-19 厚膜回路基板

Publications (1)

Publication Number Publication Date
JPH04188641A true JPH04188641A (ja) 1992-07-07

Family

ID=18040548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2313378A Pending JPH04188641A (ja) 1990-11-19 1990-11-19 厚膜回路基板

Country Status (1)

Country Link
JP (1) JPH04188641A (ja)

Similar Documents

Publication Publication Date Title
JP3176542B2 (ja) 半導体装置及びその製造方法
US6162664A (en) Method for fabricating a surface mounting type semiconductor chip package
JP2858246B2 (ja) 半導体パッケージ
US6605522B1 (en) Method of manufacturing a semiconductor device having a protruding bump electrode
JPH11307675A (ja) 樹脂封止型半導体装置及びその製造方法
JP2002118199A (ja) 半導体装置
JP2781018B2 (ja) 半導体装置およびその製造方法
US20060043605A1 (en) Semiconductor device
US6531761B1 (en) High density direct connect LOC assembly
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
US20040135919A1 (en) Camera module and method of fabricating the same
US7678618B2 (en) Methods using die attach paddle for mounting integrated circuit die
JP2000077596A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2003273280A (ja) チップパッケージ及びその製造方法
US5698904A (en) Packaging material for electronic components
JP2003046034A (ja) 樹脂封止型半導体装置
JPH04188641A (ja) 厚膜回路基板
JPH10335366A (ja) 半導体装置
JPH0590465A (ja) 半導体装置
JP3424184B2 (ja) 樹脂封止型半導体装置
JP2001267452A (ja) 半導体装置
JP3013611B2 (ja) 半導体装置の製造方法
JPH10223626A (ja) 半導体チップ，半導体チップの製造方法，半導体装置，電子装置
JP2927066B2 (ja) 樹脂封止型半導体装置の製造方法
JP3057194B2 (ja) 半導体パッケージの製造方法