JPH04186457A - Continuous and automatic poling control system - Google Patents

Continuous and automatic poling control system

Info

Publication number
JPH04186457A
JPH04186457A JP31396590A JP31396590A JPH04186457A JP H04186457 A JPH04186457 A JP H04186457A JP 31396590 A JP31396590 A JP 31396590A JP 31396590 A JP31396590 A JP 31396590A JP H04186457 A JPH04186457 A JP H04186457A
Authority
JP
Japan
Prior art keywords
microprogram
memory
processing
flag
continuous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31396590A
Other languages
Japanese (ja)
Inventor
Chikayuki Takahashi
高橋 京幸
Shinichi Segawa
真一 背川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP31396590A priority Critical patent/JPH04186457A/en
Publication of JPH04186457A publication Critical patent/JPH04186457A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

PURPOSE:To simplify the structure of this continuous and automatic poling control system by instructing the start/stop of processing by the ON/OFF of a flag set up in an exclusive register or a 2-port memory and allowing a microprogram to periodically check a continue flag. CONSTITUTION:A memory control mechanism 2 is connected to a system bus 1, a local memory 3 and a CPU/line control mechanism 4, and at the time of outputting a request from a microprogram to a master control ware existing in a system bus side main storage and a program memory 7, the local memory 3 is controlled and a line 8 is controlled by the CPU/line controller 4. In this case, the continue flag 9 for commanding the start/stop of continuous and automatic poling operation is set up in the memory 3 and the flag 9 can be accessed from both of the master control ware and the microprogram through the mechanism 2. Thus the structure can be simplified.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、通信制御系アダプタのマイクロプログラム及
び、上位コントロールウェアにおける連続自動ポーリン
グの制御方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a microprogram for a communication control system adapter and a continuous automatic polling control method in upper control software.

〔従来の技術〕[Conventional technology]

従来の制御方式は、上位コントロールウェア側より発行
されるコマンドにより、連続自動ポーリング動作の開始
及び、停止指示を行っていた。なお、この種の方式とし
て関連するものには例えば、昭56−135231、昭
57−212533等が挙げられる。
In the conventional control method, instructions to start and stop continuous automatic polling operations were issued by commands issued from the upper control software side. Incidentally, related systems of this type include, for example, 135231/1982 and 212533/1983.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ポーリング制御の伝送制御では、下位装置からの送信要
求など、アテンションを捨い取る為に、一定周期でポー
リングを行なう必要があり、一般的にはポーリング処理
は上位ソフトウェアの制御によらず通信制御機構(アダ
プタと略す)が連続して自動的に行なっている。
In transmission control using polling control, it is necessary to poll at regular intervals in order to eliminate attention such as transmission requests from lower-level devices.Generally, polling processing is performed by the communication control mechanism without being controlled by upper-level software. (abbreviated as adapter) continuously and automatically.

一方、下位装置からのアテンションとは独立事象で上位
装置から下位装置に対し、メツセージの一方送信などの
為に、ポーリングを停止しコマンドをともなったデータ
を送信できなければならない。この為、アダプタは上位
ソフトウェアから自動ポーリング機能の開始、停止を制
御可能なよう設計されるのが一般的である。
On the other hand, it is necessary to be able to stop polling and send data with a command from the higher-level device to the lower-level device in order to send a message to the lower-level device independently of the attention from the lower-level device. For this reason, adapters are generally designed so that the start and stop of the automatic polling function can be controlled from higher-level software.

上記従来技術は、アダプタのマイクロプログラムの処理
及び、上位コントロールウェアの処理について配慮がさ
れておらず、連続自動ポーリング処理の制御を上位コン
トロールウェアよりのコマンドで行う方式では、マイク
ロプログラムの処理がマルチタスクになるという問題が
あった。
The above conventional technology does not take into consideration the processing of the adapter's microprogram and the processing of the higher-level controlware, and in the method in which continuous automatic polling processing is controlled by commands from the higher-level controlware, the processing of the microprogram is multi-processed. The problem was that it became a task.

本発明は、マイクロプログラムの処理をシングルタスク
とし、その構造を簡略化することによるメモリ量の削減
、使用マイクロプロセッサのビット数削減、アダプタの
小形化を目的としており、さらに上位コントロールウェ
アの負荷を低減させシステム性能を向上させることを目
的とする。
The present invention aims to reduce the amount of memory, reduce the number of bits of the microprocessor used, and downsize the adapter by making microprogram processing a single task and simplifying its structure. The purpose is to reduce the amount of noise and improve system performance.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的は、上位コントロールウェアよりの連続自動ポ
ーリング処理の開始、停止指示をアダプタ内の専用レジ
スタ又は、2ポートメモリ上に設けたフラグ(以下、コ
ンティニューフラグと称す。)のオン、オフにより行い
、マイクロプログラムがコンティニューフラグを定期的
に確認することにより達成される。
The above purpose is to instruct the start and stop of continuous automatic polling processing from the host control software by turning on or off a dedicated register in the adapter or a flag (hereinafter referred to as the continue flag) provided on the 2-port memory. This is accomplished by the microprogram periodically checking the continue flag.

〔作用〕[Effect]

連続自動ポーリング処理をコンティニューフラグによる
フラグ制御にすることにより、マイクロプログラムでは
、従来上位コントロールウェアからの連続自動ポーリン
グ開始指示に対し、連続自動ポーリング処理を実行中に
、連続自動ポーリング停止指示などの他のコマンド処理
を並行して行うなど、処理がマルチタスクであったもの
が、定期的にコンティニューフラグを見に行くだけで良
くなり、マイクロプログラムの処理をシングルタスクに
することが可能となる。また、上位コントロールウェア
でも、従来必要であった一連のコマンド発行処理や割込
み処理が不要となり、上位コントロールウェアの負荷を
低減させることが可能となる。
By making continuous automatic polling processing flag-controlled using a continue flag, the microprogram can respond to a continuous automatic polling start instruction from the upper level control software while executing continuous automatic polling processing, and issue other instructions such as a continuous automatic polling stop instruction. Processing that used to be multitasking, such as processing commands in parallel, can now be done by simply checking the continue flag periodically, making microprogram processing a single task. In addition, the higher-level control software does not need to perform a series of command issuing processes and interrupt processing that were conventionally necessary, and the load on the higher-level control software can be reduced.

〔実施例〕〔Example〕

以下、本発明の一実施例を第1図より説明する。 An embodiment of the present invention will be described below with reference to FIG.

第1図は本発明を実現するための代表的なハードウェア
構成例である。
FIG. 1 shows a typical hardware configuration example for realizing the present invention.

第1図で、1はシステムバス 2はメモリ制御機構 3はローカルメモリ 4はCPu及び回線コントローラ 5はドライバ及びレシーバ 6は内部バス 7はプログラムメモリ 8は回線 9はコンティニューフラグである。In Figure 1, 1 is the system bus 2 is the memory control mechanism 3 is local memory 4 is CPU and line controller 5 is the driver and receiver 6 is an internal bus 7 is program memory 8 is the line 9 is a continue flag.

メモリ制御機構2は、システムハス1とローカルメモリ
3、CPu及び回線制御機構4と接続されており、シス
テムバス1側の主記憶上に存在する上位コントロールウ
ェア及びプログラムメモリ7上のマイクロプログラムか
らの要求に対し、ローカルメモリ3の制御を行う。尚、
ローカルメモリ3は2ポートメモリであると更に良い。
The memory control mechanism 2 is connected to the system bus 1, the local memory 3, the CPU, and the line control mechanism 4. The memory control mechanism 2 is connected to the system bus 1, the local memory 3, the CPU, and the line control mechanism 4. The local memory 3 is controlled in response to the request. still,
It is even better if the local memory 3 is a 2-port memory.

CPu及び回線コントローラ4は、ドライバ及びレシー
バ5と内部バス6、メモリ制御機構2と接続されており
、マイクロプログラムの制御とドライバ及びレシーバ5
を介し、回線8の制御を行う。
The CPU and the line controller 4 are connected to the driver and receiver 5, the internal bus 6, and the memory control mechanism 2, and are connected to the driver and receiver 5, and the memory control mechanism 2, and control the microprogram and the driver and receiver 5.
The line 8 is controlled via.

プログラムメモリ7には、アダプタのマイクロプログラ
ムが格納されている。
The program memory 7 stores a microprogram for the adapter.

本ハードウェア構成例では、ローカルメモリ3に連続自
動ポーリング動作の開始、停止を指示するコンティニュ
ーフラグ9を設けることにより、メモリ制御機構2を経
由して、上位コントロールウェア及びマイクロプログラ
ムの両方からコンティニューフラグ9をアクセスするこ
とが可能である。
In this hardware configuration example, by providing a continue flag 9 in the local memory 3 that instructs the start and stop of continuous automatic polling operation, the continue flag is transmitted from both the upper control software and the microprogram via the memory control mechanism 2. It is possible to access 9.

また、本実施例では、ローカルメモリ3上にコンティニ
ューフラグ9を設けであるが、代わりに専用のレジスタ
を設けて制御を行っても同様である。
Further, in this embodiment, the continue flag 9 is provided on the local memory 3, but the same effect may be achieved by providing a dedicated register instead.

第2図は、連続自動ポーリング処理に関する従来の上位
コントロールウェア処理及び、マイクロプログラム処理
をフローチャートで示したものである。
FIG. 2 is a flowchart showing conventional upper control software processing and microprogram processing related to continuous automatic polling processing.

従来の処理方式では、上位コントロールウェアより連続
自動ポーリング開始コマンドをアダプタに対し発行する
と(100)、マイクロプログラムは、割込み処理によ
り受けたコマンドが連続自動ポーリングの開始指示であ
ることを確認し、ポーリング動作を開始する(110.
111)。また、同時に上位コントロールウェアからの
連続自動ポーリング停止指示のコマンドが受は入れられ
るように並行処理に入る(112,113)。
In the conventional processing method, when the host control software issues a continuous automatic polling start command to the adapter (100), the microprogram confirms that the command received through interrupt processing is an instruction to start continuous automatic polling, and starts polling. Start operation (110.
111). At the same time, parallel processing begins so that a command to stop continuous automatic polling from the host controlware is accepted (112, 113).

次に、上位コントロールウェアは、別の処理を下位に対
して実行させるなどのポーリングを停止させる要因が発
生した時点で(101)、連続自動ポーリング停止コマ
ンドを発行する(102)。マイクロプログラムは割込
み処理により連続自動ポーリング停止コマンドであるこ
とを確認しく114)、上位コントロールウェアへ停止
コマンドに対するレスポンスを返す(1,16)。同時
にポーリング動′作を停止しく115)、上位コントロ
ールウェアへポーリング動作終了のレスポンスを返す(
117)。
Next, the higher-level controlware issues a continuous automatic polling stop command (102) when a factor for stopping polling occurs, such as causing the lower-level to execute another process (101). The microprogram uses interrupt processing to confirm that it is a continuous automatic polling stop command (114), and returns a response to the stop command to the upper control software (1, 16). At the same time, the polling operation should be stopped (115), and a response indicating that the polling operation has ended should be returned to the upper controlware (115).
117).

上位コントロールウェアは、各々のレスポンスを受けた
後、次の処理へ入る(103,104)。
After receiving each response, the upper level controlware enters the next process (103, 104).

第3図は、第2図と比較した場合の本発明による上位コ
ントロールウェア処理及び、マイクロプログラム処理を
フローチャートに示したものである。
FIG. 3 is a flowchart showing the upper control software processing and microprogram processing according to the present invention in comparison with FIG. 2.

本発明では、まず、上位コントロールウェアはマイクロ
プログラムがポーリング動作を継続して行えるようにコ
ンティニューフラグをオンにし、連続自動ポーリング開
始コマンドを発行する(200)。マイクロプログラム
は、割込み処理でコマンドを解析したのち、連続自動ポ
ーリング動作を開始する(210.211)。連続自動
ポーリング動作中、マイクロプログラムは割込み処理な
しに定期的にコンティニューフラグの状態を確認する(
212)。上位コントロールウェアは、ポーリング動作
を停止する要因が発生した時点でコンティニューフラグ
をオフにする(201)。マイクロプログラムは割込み
処理によらずコンティニューフラグがオフであることを
確認すると(213)、ポーリング動作を停止しく21
4)、上位コントロールウェアに対し、連続自動ポーリ
ング動作終了のレスポンスを返す。
In the present invention, first, the host controlware turns on the continue flag so that the microprogram can continue polling operations, and issues a continuous automatic polling start command (200). After the microprogram analyzes the command in interrupt processing, it starts continuous automatic polling operation (210.211). During continuous automatic polling, the microprogram periodically checks the status of the continue flag without interrupt processing (
212). The upper controlware turns off the continue flag when a factor that stops the polling operation occurs (201). When the microprogram confirms that the continue flag is off regardless of interrupt processing (213), it stops the polling operation.21
4) Return a response indicating the end of continuous automatic polling operation to the upper controlware.

このように1本発明では、マイクロプログラムの処理で
従来マルチタスクであったものがシングルタスクで良く
なり、マイクロプログラムの処理を簡単にする。同時に
、上位コントロールウェアの処理もコマンド発行回数、
割込み処理回数が減るなど負荷が低減されるという効果
がある。
As described above, according to the present invention, microprogram processing that conventionally requires multitasking can be reduced to a single task, thereby simplifying microprogram processing. At the same time, the processing of the upper control software also changes the number of commands issued.
This has the effect of reducing the load, such as by reducing the number of interrupt processing.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、アダプタのマイクロプログラムの処理
がマルチタスクからシングルタスクになり、マイクロプ
ログラムの構造が簡潔化され、メモリ量の削減、使用マ
イクロプロセッサのビット数削減、アダプタの小形化と
いう効果がある。
According to the present invention, the processing of the adapter's microprogram changes from multi-tasking to single-tasking, the structure of the microprogram is simplified, the amount of memory is reduced, the number of bits of the microprocessor used is reduced, and the adapter is made smaller. be.

また、上位コントロールウェアの処理もコマンドを発行
する代わりにコンティニューフラグのオン、オフのみで
良くなり、割込み処理などの負荷が低減され、システム
性能が向上するという効果もある。
In addition, the processing of the upper control software only requires turning on and off the continue flag instead of issuing commands, which has the effect of reducing the load on interrupt processing and improving system performance.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明を実現するための代表的なハードウェア
構成図、第2図は従来技術における連続自動ポーリング
動作の処理方式を示すフローチャート、第3図は本発明
における連続自動ポーリング動作の処理方式を示すフロ
ーチャートである。 1・・・システムバス、   2・・・メモリ制御機構
、3・・・ローカルメモリ、 4・・・CPu及び回線コントローラ、5・・・ドライ
バ及びレシーバ、  6・・・内部バス、7・・・プロ
グラムメモリ、      8 回線、901.コンテ
ィニューフラグ。
Fig. 1 is a typical hardware configuration diagram for realizing the present invention, Fig. 2 is a flowchart showing a processing method of continuous automatic polling operation in the prior art, and Fig. 3 is a processing method of continuous automatic polling operation in the present invention. It is a flow chart showing a method. DESCRIPTION OF SYMBOLS 1... System bus, 2... Memory control mechanism, 3... Local memory, 4... CPU and line controller, 5... Driver and receiver, 6... Internal bus, 7... Program memory, 8 lines, 901. Continue flag.

Claims (1)

【特許請求の範囲】[Claims] 1、下位に対するポーリング動作をアダプタのマイクロ
プログラムで連続自動発行する際、その連続自動発行処
理を上位からのコマンドでなく、フラグで制御すること
を特徴とする連続自動ポーリング制御方式。
1. A continuous automatic polling control method characterized in that when a microprogram of an adapter continuously automatically issues a polling operation for a lower level, the continuous automatic issuance process is controlled by a flag instead of a command from a higher level.
JP31396590A 1990-11-21 1990-11-21 Continuous and automatic poling control system Pending JPH04186457A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31396590A JPH04186457A (en) 1990-11-21 1990-11-21 Continuous and automatic poling control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31396590A JPH04186457A (en) 1990-11-21 1990-11-21 Continuous and automatic poling control system

Publications (1)

Publication Number Publication Date
JPH04186457A true JPH04186457A (en) 1992-07-03

Family

ID=18047615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31396590A Pending JPH04186457A (en) 1990-11-21 1990-11-21 Continuous and automatic poling control system

Country Status (1)

Country Link
JP (1) JPH04186457A (en)

Similar Documents

Publication Publication Date Title
JPH04186457A (en) Continuous and automatic poling control system
JPH07104837B2 (en) Processor control method
JPH02207364A (en) Data transfer system
JPH05334213A (en) Data communication system
JPH01248264A (en) System for controlling contention of system bus
JPS61250758A (en) Communication controller
JP2562474B2 (en) Multi-CPU system adapter and control method thereof
JPS6220584B2 (en)
JP2504515B2 (en) Test channel instruction execution control method
JPH03255598A (en) File processor
JPH04139556A (en) Retry control system
JPH0511339B2 (en)
JPS61264829A (en) Control system for interruption of network controller
JPS597971B2 (en) I/O device control method
JPS62266639A (en) Interface device for input/output device
JPH0981511A (en) Bus system constituting method and data processor
JPH0251759A (en) Adaptor controlling system
JPS5812615B2 (en) Microprocessor controlled workstation adapter
JPH06318156A (en) Service processor control system
JPH0424733B2 (en)
JPH0380359A (en) Inter-processor communication system
JPH01147652A (en) Bus controller
JPH0752425B2 (en) Data input / output control method for information processing system
JPS59173867A (en) Control system for transfer of disk cache data
JPS61131154A (en) Data transfer control system