JPS59173867A - Control system for transfer of disk cache data - Google Patents
Control system for transfer of disk cache dataInfo
- Publication number
- JPS59173867A JPS59173867A JP58047710A JP4771083A JPS59173867A JP S59173867 A JPS59173867 A JP S59173867A JP 58047710 A JP58047710 A JP 58047710A JP 4771083 A JP4771083 A JP 4771083A JP S59173867 A JPS59173867 A JP S59173867A
- Authority
- JP
- Japan
- Prior art keywords
- disk
- data
- transfer
- disk cache
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
Abstract
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明はディスク制御装置とディスク装置との間に設け
られたディスクキャッシュ装置におけるディスクキャッ
シュデータの転送制御方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION (1) Technical Field of the Invention The present invention relates to a disk cache data transfer control system in a disk cache device provided between a disk control device and a disk device.
（２）従来技術と問題点
従来、ディスク制御装置とディスク装置との間にディス
クキャッシュ装置を分岐して設け、ディスク装置のデー
タの一部をアクセス速度を変える念め、ディスクキャッ
シュ装置に格納しておき、ディスク制御装置からディス
クキャッシュ装置に対しアクセスが行なわれる。ディス
クキャッシュ装置は半導体メモリで構成されておシ、従
来のディスク装置に比べてアクセス速度が速い九め、デ
イスク制御装置とディスクキャッシュ装置間は高速転送
が可能となる。この場合、従来の上位装置とディスク制
御装置間の転送速度が遅いとデータオーバラン等の障害
が生じる。仮にある上位装置の転送速度に合せた場合、
異な′る転送能力をもつ他の上位装置に接続することが
できないとｈう欠点がある。(2) Conventional technology and problems Conventionally, a disk cache device is provided separately between the disk control device and the disk device, and a part of the data of the disk device is stored in the disk cache device in order to change the access speed. Then, the disk control device accesses the disk cache device. The disk cache device is composed of semiconductor memory, and has a faster access speed than conventional disk devices.9, High-speed transfer is possible between the disk control device and the disk cache device. In this case, if the transfer speed between the conventional host device and the disk control device is slow, problems such as data overruns occur. If you match the transfer speed of a certain host device,
The disadvantage is that it cannot be connected to other host devices with different transfer capabilities.
（３）発明の目的
本発明の目的はディスク制御装置とディスク装置との間
に設けたディスクキャッシュ装置において、ディスク制
御装置との間のデータ転送を効率良く行ない、さらに上
位装置の転送能力を最大限に生かしたディスクキャッシ
ュデータ転送制御方式を提供することである。(3) Purpose of the Invention The purpose of the present invention is to efficiently transfer data between the disk control device and the disk cache device provided between the disk control device and the disk device, and to maximize the transfer capacity of the host device. The purpose of this invention is to provide a disk cache data transfer control method that makes the most of the data transfer.
（４）発明の構成
前記目的を達成するため、本発明のディスクキャッシュ
データ転送制御方式はディスク装置゛の制御を行なうデ
ィスク制御装置と、前記ディスク装置と前記ディスク制
御装置との閾に接続されるディスクキャッシュ装置と、
前記ディスク制御装置内に設けられ、前記ディスクキャ
ッシュ装置から転送されてくるデータを一時格納した後
、上位装置へ前記データの転送を行なうデータ転送バッ
ファと、前記データ転送バツンア内のデータの格納状態
を示す信号を前記ディスクキャッシュ装置に送出する送
出手段とを具備してな夛、前記送出手段よシの状態信号
に応じて前記ディスクキャッシュ装置と前記ディスク制
御装置間のデータ転送タイミ、ングを変化させるように
したことを特徴とするものである。(4) Structure of the Invention In order to achieve the above object, the disk cache data transfer control method of the present invention includes a disk control device that controls a disk device, and a threshold between the disk device and the disk control device. a disk cache device,
A data transfer buffer provided in the disk control device temporarily stores data transferred from the disk cache device and then transfers the data to a host device, and a data transfer buffer that controls the storage state of data in the data transfer buffer. and sending means for sending a signal indicating to the disk cache device to the disk cache device, and changing timing of data transfer between the disk cache device and the disk control device according to the status signal of the sending device. It is characterized by the following.
（５）発明の実施例
本発明の概略を述さると、ディスクキャッシュ装置が半
導体メモリで構成されてｈる点を生かし、ディスク制御
装置の状態によシディスクキャツシー装置との間の転送
速度を変えることｋよ・′□す、上位装置の転送能力に
応じたデータ転送を可能にしたものである。(5) Embodiments of the Invention To briefly describe the present invention, by taking advantage of the fact that the disk cache device is composed of semiconductor memory, the transfer speed between the disk cache device and the disk cache device depends on the state of the disk control device. It is possible to transfer data according to the transfer capacity of the host device by changing the transfer capacity of the host device.
第１図は本発明のディスクキャッシュ装置を含むシステ
ムのブロック図を示す。FIG. 1 shows a block diagram of a system including a disk cache device of the present invention.
同図において、上位制御装置に庁まれるチャネル装置１
からチャネル指定されたデータが、２系列のディスク制
御装置２＊ｔ２ｇを介してディスク装置４１＊Ｇにファ
イルされるとともに、多用のデータまたは特定のデータ
は同時に両系列に共用されるディスクキャッシュ装置６
に格納される。ディスク装置４Ｌｌ ４２はディスクの
回転やヘッドの移動等に機械的動作を伴うため一般にア
クセスが遅いのに対し、ディスクキャッシュ装置３は前
述のように半導体メモリよ構成るから高速アクセスが可
能で４る。そこで所望のデータを予めディスクキャッシ
ュ装置３のキャッシュメモリに格納しておき、このメモ
リをディスク制御装置２ｘ＋２ｇからアクセスして、こ
この数バイトより成る転送バッファに転送させた後、上
位のチャネル装置１に送る。In the figure, a channel device 1 controlled by a higher-level control device
The channel-designated data is filed to the disk device 41*G via the two systems of disk controllers 2*t2g, and frequently used data or specific data is shared by both systems at the same time.
is stored in While the disk device 4Ll 42 generally has slow access because it involves mechanical operations such as rotation of the disk and movement of the head, the disk cache device 3 is configured with semiconductor memory as described above, so high-speed access is possible. . Therefore, the desired data is stored in advance in the cache memory of the disk cache device 3, and this memory is accessed from the disk control device 2x+2g to be transferred to a transfer buffer consisting of several bytes here. send to
しかし、この上位装置の転送能力の差べより、たとえば
ある速度の間欠的転送を行なった場合、上位の速度がこ
れよシ遅いとオーバランを引起し、上位の速度がこれよ
シ速いと転送効率の低十が起る。However, due to the difference in the transfer capabilities of the higher-level devices, for example, when performing intermittent transfer at a certain speed, if the higher-level device is slower, it will cause an overrun, and if the higher-level device is faster, the transfer efficiency will be lower. A low ten occurs.
そこで、転送バッファの格納状態に追従した転送を行っ
てやることが望ましい。Therefore, it is desirable to perform transfer that follows the storage state of the transfer buffer.
第２図は本発明の要部の実施例構成図である。FIG. 2 is a block diagram of an embodiment of the main part of the present invention.
同図は第１図のディスク制御系列を代表的に添字を除い
て示したものである。すなわち、ディスク制御装置２と
ディスクキャッシュ装置３の間のデータ転送速度が、デ
ィスク制御装置２と上位のチャネル装置、１間の転送速
度よシ速いと、ディスク制御装置内の転送バッファ１１
がリード時は一杯にライト時は空になる。そこで転送バ
ッファ１１が一杯または空になる直前に制御信号■をデ
ィスク制御装置２にセットし、送出手段５によりディス
クキャッシュ装置６に送る。これを受けたディスクキャ
ッシュ装置６では、キャッシュメモリ１２をデータ信号
■でアクセスすることを停止し、ディスク制御装置２に
対してデータ転送要求またはデータ転送指示を出すのを
停止する。ディスク制御装置［１２が制御信号■をリセ
ットするのは転送バッファ１１に余裕ができた場合であ
る。このように、ディスク制御装置２とディスクキャッ
シュ装置３のデータ転送を抑制することによシ、上位装
置の能力に合った転送が可能となる。This figure is a representative representation of the disk control system shown in FIG. 1, with the subscripts removed. That is, if the data transfer speed between the disk control device 2 and the disk cache device 3 is faster than the transfer speed between the disk control device 2 and the upper channel device 1, the transfer buffer 11 in the disk control device
When it is read, it is full and when it is written, it is empty. Therefore, just before the transfer buffer 11 becomes full or empty, a control signal (2) is set in the disk control device 2 and sent to the disk cache device 6 by the sending means 5. Upon receipt of this, the disk cache device 6 stops accessing the cache memory 12 with the data signal (2) and stops issuing data transfer requests or data transfer instructions to the disk control device 2. The disk controller [12 resets the control signal 1] when there is room in the transfer buffer 11. In this way, by suppressing data transfer between the disk control device 2 and the disk cache device 3, it becomes possible to perform data transfer that matches the capabilities of the host device.
第３図は本発明の他の実施例の構成説明図である。FIG. 3 is a configuration explanatory diagram of another embodiment of the present invention.
第２図の構成において、上位のチャネル装置１が転送中
に何等かの障讐により、転送データの受付や送出を行な
わなくなることがある。このような障害時に、ディスク
制御装置２は制御信号■を七ッ卜したままチャネル装置
１がデータを受付けるか送出するまで待ち状態になって
しまう。従って、この状態を避けるために、ディスクキ
ャッシュ装置３に第３図に示すように、制御信号■のセ
ットアツプ時間をカウントするカウンタ１３を設け、一
定時間以上制御信号■がセットされたままであると、そ
のリセット信号をメモリ制御部１４を介してキャッシュ
メモリ１２に送シその動作を停′止し、強制的に最初に
設定された転送データ数に対しディスク制御装置ｔ２か
らデータを取込むかデータを送り出す。これによシ、デ
ィスク制御装置２では転送の終了を認識し、同時に人出
方データ数が異なることによシ、エラーであることを検
出し、次の処理に進むことができる。In the configuration shown in FIG. 2, the upper channel device 1 may stop accepting or transmitting transfer data due to some kind of obstacle during transfer. In the event of such a failure, the disk control device 2 remains in a waiting state with the control signal (2) set until the channel device 1 accepts or sends data. Therefore, in order to avoid this situation, the disk cache device 3 is provided with a counter 13 that counts the set-up time of the control signal (2) as shown in FIG. , sends the reset signal to the cache memory 12 via the memory control unit 14, stops its operation, and forcibly fetches data from the disk controller t2 for the initially set number of transfer data. send out. This allows the disk control device 2 to recognize the end of the transfer, and at the same time detect an error due to the difference in the number of attendance data, and proceed to the next process.
（６）発明の詳細
な説明したように、本発明によれば、上位装置とディス
ク制御装置との間のデータ転送に応じて、ディスク制御
装置とディスクキャッシュ装置間のデータ転送を制御し
実質的な転送速度を変化させる。これによシ、オーバラ
ンや低効率のデータ転送を防止するとともに、上位装置
の能力を最大限に生かしたデータ転送が可能となる。(6) As described in detail, according to the present invention, data transfer between a disk control device and a disk cache device is controlled and substantially controlled in accordance with data transfer between a host device and a disk control device. change the transfer speed. This prevents overruns and low-efficiency data transfer, and enables data transfer that takes full advantage of the capabilities of the host device.
第１図は本発明を適用するシステムのブロック図、第２
図は本発明の実施例の構成説明図、第６図は本発明の他
の実施例の構成説明図であり、図中、１はチャネル装置
、２はディスク制御装置、６はディスクキャッシュ装置
、４はディスク装置、１１は転送バッファ、°１２はキ
ャッシュメモリ、１５はカラ／り、１４はメモリ制御部
を示す。
特許出願人 冨士通株式会社
復代理人弁理士 １）坂 善 重
第１図
第２図
第３図Figure 1 is a block diagram of a system to which the present invention is applied;
The figure is an explanatory diagram of the configuration of an embodiment of the present invention, and FIG. 6 is an explanatory diagram of the configuration of another embodiment of the present invention, in which 1 is a channel device, 2 is a disk control device, 6 is a disk cache device, 4 is a disk device, 11 is a transfer buffer, 12 is a cache memory, 15 is a color controller, and 14 is a memory control unit. Patent Applicant Fujitsu Co., Ltd. Sub-Agent Patent Attorney 1) Yoshishige Saka Figure 1 Figure 2 Figure 3
Claims (1)
と、前記ディスク装置と前記ディスク制御装置との間に
接続されるディスクキャッシュ装置と、前記ディスク制
御装置内に設けられ、前記ディスクキャッシュ装置から
転送されてくるデータを一時格納した後、上位装置へ前
記データの転送を行なうデータ転送バッファと、前記デ
ータ転送バッファ内のデータめ格納状態を示す信号を前
記ディスクキャッシュ装置に送出する送出手段とを具備
して’ｘ’Ｄ、前記送出手段よシの状態信号に応じて前
記ディスクキャッシュ装置と前記−ディスク制御装置間
のデータ転送タイミングを変化させるようにしたことを
特徴とするディスクキャッシュデータ転送制御方式。 ゛（２）前記ディスクキャッシュ装置は前記送出手段か
らの状態信号が一定時間以上連続してセットされている
場合に、前記状態信号をリセットする手段を具備してな
ることを特徴とする特許請求の範囲第１項記載のディス
クキャッシュデータ転送制御方式。(1) A disk control device that controls a disk device, a disk cache device that is connected between the disk device and the disk control device, and a disk cache device that is provided in the disk control device and that transfers data from the disk cache device. A data transfer buffer that temporarily stores incoming data and then transfers the data to a host device, and a sending unit that sends a signal indicating a storage state of data in the data transfer buffer to the disk cache device. 'x'D, a disk cache data transfer control method characterized in that data transfer timing between the disk cache device and the disk control device is changed according to a status signal of the sending means. . (2) The disk cache device is characterized in that the disk cache device is equipped with means for resetting the state signal when the state signal from the sending means is continuously set for a certain period of time or more. A disk cache data transfer control method according to scope 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58047710A JPS59173867A (en) | 1983-03-22 | 1983-03-22 | Control system for transfer of disk cache data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58047710A JPS59173867A (en) | 1983-03-22 | 1983-03-22 | Control system for transfer of disk cache data |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59173867A true JPS59173867A (en) | 1984-10-02 |
| JPS6212546B2 JPS6212546B2 (en) | 1987-03-19 |
Family
ID=12782857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58047710A Granted JPS59173867A (en) | 1983-03-22 | 1983-03-22 | Control system for transfer of disk cache data |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59173867A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04256143A (en) * | 1990-08-31 | 1992-09-10 | Internatl Business Mach Corp <Ibm> | Peripheral subsystem and control method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57164355A (en) * | 1981-03-31 | 1982-10-08 | Fujitsu Ltd | Input and output interface device |
-
1983
- 1983-03-22 JP JP58047710A patent/JPS59173867A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57164355A (en) * | 1981-03-31 | 1982-10-08 | Fujitsu Ltd | Input and output interface device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04256143A (en) * | 1990-08-31 | 1992-09-10 | Internatl Business Mach Corp <Ibm> | Peripheral subsystem and control method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6212546B2 (en) | 1987-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6324597B2 (en) | Host controller interface descriptor fetching unit | |
| US5072420A (en) | FIFO control architecture and method for buffer memory access arbitration | |
| JPH0724045B2 (en) | Memory control subsystem | |
| JPH02103649A (en) | Controller and information processing system | |
| US5842042A (en) | Data transfer control method for controlling transfer of data through a buffer without causing the buffer to become empty or overflow | |
| JPS59173867A (en) | Control system for transfer of disk cache data | |
| JP2002123420A (en) | Memory access device | |
| JP3110024B2 (en) | Memory control system | |
| JPS63280364A (en) | Data transfer control system | |
| JPH0145657B2 (en) | ||
| JP2539517B2 (en) | Communication control method | |
| JPS61250758A (en) | Communication controller | |
| JP3442099B2 (en) | Data transfer storage device | |
| JP2826780B2 (en) | Data transfer method | |
| JPS5916036A (en) | Input and output controller | |
| JPH0786854B2 (en) | Data transfer control device | |
| JPS6378257A (en) | Input-output controller | |
| JPS6250848B2 (en) | ||
| JPS6161432B2 (en) | ||
| JPH02301851A (en) | System bus accessing system | |
| JPS59225648A (en) | Data transmission-reception system | |
| JPH05134961A (en) | Magnetic disk subsystem | |
| JPH02109441A (en) | Communication controller | |
| JPH04102116A (en) | Interruption control system for disk sub system | |
| JPH0642227B2 (en) | Data transfer device |