JPH04185228A - インバータの短絡保護装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明はインバータの短絡保護装置に関し、さらに詳
細に説明すると、インバータの上下アーム短絡、負荷短
絡が生じたことを検出してスイッチ素子が破壊される前
にスイッチ素子を強制的に遮断状態にするインバータの
短絡保護装置に関する。

〈従来の技術、および発明が解決しようとする課題〉 従来から、例えば、誘導電動機の可変速制御を行なって
省エネルギー、生産性向上、品質向上等を達成できると
いう利点に着目して種々の用途においてインバータが活
用されている。第６図はインバータの基本的な構成を示
す電気回路図であり、交流電源（７１）から出力される
交流電圧をコンバータ（７２）により直流電圧に変換し
、フィルタ回路（図においてはコンデンサ）　（７３）
により直流電圧を平滑化する。そして、平滑化された直
流電圧の両端子間に１対ずつのスイッチ素子（７４ａ）
　（７４ｂ）（７４ｃ）　（７４ｄ）を直列接続し、一
方対のスイッチ素子の接続点および他方対のスイッチ素
子の接続点をそれぞれ負荷（７５）の両端子に接続して
いる。さらに、図示していないが、各対のスイッチ素子
か同時に導通状態にならず、しかも一方対のスイッチ素
子と他方対のスイッチ素子とが逆の組み合わせで導通さ
れるようにスイッチ素子を制御する制御回路を有してい
る。したがって、導通されるスイッチ素子の組み合わせ
を変更する周期を制御することにより負荷（７５）に供
給する交流電圧の振幅および周期を変化させることがで
きる。

しかし、スイッチ素子が昇温した場合等に各対のスイッ
チ素子が同時に導通状態になる、いわゆるアーム短絡が
生じ、過大な電流が流れることによりスイッチ素子が破
壊されてしまうという不都合があり、また、負荷短絡が
生じた場合にも過大な電流が流れてスイッチ素子が破壊
されてしまうという不都合がある。したがって、スイッ
チ素子に流れる電流を検出し、電流が許容できる限界値
に達した場合にはアーム短絡、負荷短絡等が生じている
のであるから、短時間でスイッチ素子を遮断状態にする
短絡保護装置が必要になる。

このような短絡保護装置として、従来は、第７図（Ａ）
に示すように、スイッチ素子（７４）と直列にシャント
抵抗（７（５）を接続し、シャント抵抗（７（５）の端
子間電圧に基づいてスイッチ素子に流れる電流を検出す
る装置、同図（Ｂ）に示すように、カレントトランスを
用いて非接触でスイッチ素子に流れる電流を検出する装
置、および同図（Ｃ）に示すように、チップ上で並列接
続されるＭＯＳＦＥＴの１素子を用い、素子に流れる電
流を分流することによりスイッチ素子としてのＭＯＳＦ
ＥＴに流れる電流を検出する装置が知られている。

しかし、シャント抵抗を用いる装置は、抵抗器精度の制
約を受ける関係上、抵抗値の下限が定まることになり、
シャント抵抗による電力損失がかなり大きくなってしま
うという不都合がある。また、高速スイッチングを行な
うインバータにおいては、インダクタンスによる回路の
干渉、サージ電圧による誤動作を抑制するために無誘導
抵抗を用いなければならないという制約がある。

カレントトランスを用いる装置は、−射的に応答性が悪
く、高速スイッチングを行なうインバータには適用でき
ないという不都合がある。また、近年応答速度が早いカ
レントトランスも提供されているが、従来の検出装置に
比べ、高価である。

さらに、カレントトランスは広範囲にわたって電流値を
検出するためのものであるが、インバータの短絡保護に
用いる場合には、単に上限値のみを検出できればよいの
であるから、カレントトランスの性能を十分に活用でき
ているとはいえず、オーバースペックである。

チップ上で並列接続されるＭＯＳＦＥＴを用いる装置は
、非常に特殊なスイッチ素子を使用することが前提にな
るのであるから、多種多様な用途に簡単に適用すること
が困難であり、また、スイッチング素子自体が電流検出
機能を有していることになるのであるから、既存のイン
バータに対して簡単に短絡保護機能を追加することが不
可能である。

〈発明の目的〉 この発明は上記の問題点に鑑みてなされたものであり、
特別な素子を必要とせず、既存のインバータに簡単に組
み込むことができ、しかもミノｊ損失の増加を大幅に抑
制できる新規な短絡保護装置を提供することを目的とし
ている。

〈課題を解決するための手段〉 上記の目的を達成するための、この発明のインバータの
短絡保護装置は、インバータを構成するスイッチ素子と
並列に、インバータを介して負荷に印加される電圧より
も十分に小さい電圧源を接続してあるとともに、小さい
電圧源と直列に電圧取り出し手段および対応するスイッ
チ素子の遮断状態において逆バイアス状態になる整流手
段を接続してあり、整流手段か順バイアス状態である場
合における電圧取り出し手段からの取り出し電圧に基づ
いて短絡が生じているか否かを判別する判別手段と、短
絡が生じていることを示す判別手段からの判別結果信号
に基づいてスイッチ素子を強制的に遮断する強制遮断手
段とを含んでいる。

但し、直流電源の一方の端子側に接続されたスイッチ素
子に対応して小さい電圧源、電圧取り出し手段、整流手
段、判別手段および強制遮断手段を含んでいてもよいか
、インバータを構成する全てのスイッチ素子に対応して
小さい電圧源、電圧取り出し手段、整流手段、判別手段
および強制遮断手段を含んでいることが好ましい。

そして、スイッチ素子が飽和するまで電圧取り出し手段
の動作を禁止する禁止手段をさらに含んでいることが好
ましい。

く作用〉 第１の発明のインバータの短絡保護装置であれば、イン
バータを構成するスイッチ素子と並列に、インバータを
介して負荷に印加される電圧よりも十分に小さい電圧源
を対応するスイッチ素子の導通状態における順方向電圧
降下を検出するための電圧源として接続しているので、
電圧取り出し手段からの取り出し電圧に基づいて判別手
段により短絡が生じているか否かを判別できる。そして
、短絡が生じていると判別された場合には、強制遮断手
段によりスイッチ素子を強制的に遮断してスイッチ素子
の破壊を防止する。

そして、直流電源の一方の端子側に接続されたスイッチ
素子に対応して小さい電圧源、電圧取り出し手段、整流
手段、判別手段および強制遮断手段が設けられている場
合には、相間短絡を検出し、スイッチ素子を強制的に遮
断してインバータの保護を達成できる。

また、インバータを構成する全てのスイッチ素子に対応
して小さい電圧源、電圧取り出し２手段、整流手段、判
別手段および強制遮断手段を含んでいる場合には、相間
短絡のみならず、スイッチ素子の異常動作に動作に起因
する常時短絡、ターンオフ時間の増加に起因するアーム
短絡をも検出し、スイッチ素子を強制的に遮断してイン
バータの保護を達成できる。

さらに、スイッチ素子が飽和するまで電圧取り出し手段
の動作を禁止する禁止手段をさらに含んでいる場合には
、スイッチ素子が飽和していないことに起因して高電圧
を取り出し、短絡が生じていないにも拘らずスイッチ素
子を強制的に遮断してしまうという不都合を確実に解消
できる。

さらに詳細に説明すると、スイッチ素子としてＭＯＳＦ
ＥＴを用いた場合の順方向電圧降下ＶｏｎはＭＯＳＦＥ
Ｔのドレイン・ソース間導通抵抗ＲＤＳｏｎに基づいて
定まり、順方向電圧降下Ｖ囲を直接検出できれば、ドレ
イン・ソース電流（以下、素子電流と称する）　　Ｉ　
ＤＳ　−Ｖ　ｏｎ／　ＲＤＳｏｎを算出できることが知
れている。また、ＭＯＳＦＥＴの導通抵抗ＲＤＳｏｎは
温度依存性がかなり大きいため、順方向電圧降下ＶＯｎ
を検出しただけでは正確なドレイン・ソース電流ＩＤＳ
が得られないことも知られている。

本件発明者は、これらの事実を考慮し、しかもインバー
タの正常動作時、短絡発生時の状態を詳細に究明した結
果、インバータのスイッチ素子として使用されるＭＯＳ
ＦＥＴの短絡電流が定格電流の２〜３倍以上であるから
、上記導通抵抗ＲＤＳｏｎの温度依存性を考慮しても、
短絡が生じているか否かを確実に判別できる閾値が設定
できることを見出した。また、インバータのスイッチ素
子は導通、遮断を交互に反復するのであるから、単純に
スイッチ素子の端子間電圧を検出しようとすれば、数１
００ｖの高電圧が印加される遮断時と数Ｖの順方向電圧
降下が生じる導通時との双方に対処する必要があり、電
流検出手段の次段に接続される電圧比較器としてダイナ
ミックレンジか著しく大きいものを使用しなければなら
ず、汎用されている電圧比較器を用いて短絡検出回路を
構成することが著しく困難になってしまう。本件発明者
はこれらの知見に基づいて、導通時にのみ電圧源により
スイッチ素子に順バイアスを与えるべく整流手段を介在
させることにより、本件発明を完成した。

〈実施例〉 以下、実施例を示す添付図面によって詳細に説明する。

第２図はこの発明の短絡保護装置を組み込んだ単相イン
バータを概略的に示すブロック図であり、正電圧端子き
グランド端子との間に１対ずつのスイッチ素子（Ｑ１）
（Ｑ２）（Ｑ３）（Ｑ４）を直列接続しているとともに
、スイッチ素子（Ｑ１）（Ｑ２）の接続点およびスイッ
チ素子（Ｑ３）（Ｑ４）の接続点の間に負荷（ＬＤ）を
接続している。そして、各スイッチ素子の導通制御端子
にそれぞれ短絡保護装置（Ｕｌ）（Ｕ２）（Ｕ３）（Ｕ
４）を接続している。尚、各スイッチ素子と並列に保護
ダイオード（ＤＩ）（Ｕ２）（Ｕ３）（Ｕ４）が接続さ
れている。

第１図はこの発明の短絡保護装置の一実施例を示す電気
回路図であり、短絡検出用の低電圧源（１）と、可変抵
抗器（２）と、スイッチ素子導通時にのみ低電圧源（１
）によりスイッチ素子に順バイアスを与えるダイオード
（３）とを直列接続しているとともに、スイッチ素子を
制御するスイッチ信号がセット入力端子に供給されてい
るＲＳフリップ・フロップ回路（以下、Ｒ５−ＦＦと略
称する）（４）のリセット入力端子をＡＮＤゲート（５
）を介して上記可変抵抗器■の電圧取り出し端子と接続
している。そして、ＲＳ　−Ｆ　Ｆ　（４）のＱ出力信
号をバッファ・アンプ（（５）を介してスイッチ素子の
スイッチ端子に供給している。さらに、上記ＡＮＤゲー
ト（５）の他方の入力端子には、上記スイッチ信号が供
給されるＣＲ時定数回路■の出力信号が供給されている
。尚、（７Ｃ）はＣＲ時定数回路ωのコンデンサ（７ｂ
）を放電させるべく抵抗（７ａ）と並列に接続されたダ
イオードである。

上記の構成の単相インバータの動作は次のとおりである
。尚、第３図は各部の電気信号の変化を示すタイミング
チャートである。

第２図中に破線で示す極性で負荷（ＬＤ）に通電してい
る場合にはスイッチ素子（Ｑ２）（Ｑ３）は遮断状態で
あるから、第３図中領域Ｒ１に示すように、短絡保護装
置（Ｕ２）（Ｕ３）のスイッチ信号（第３図（Ａ）参照
）がローレベルに設定される。したがって、ＣＲ時定数
回路（７）のコンデンサ（７ｂ）は全く充電されず（第
３図（Ｂ）参照）、ＡＮＤゲート（５）一方の入力端子
はローレベルである。また、第３図（Ｅ）示すようにス
イッチ素子（Ｑ２）には高電圧が印加されており、ダイ
オード（３）により高電圧が低電圧源（１）に印加され
ることを阻止している。したかって、ＡＮＤゲート（５
）他方の入力端子には低電圧源（１）により発生される
電圧が印加され、（第３図（Ｃ）参照）Ｒ５−ＦＦ（４
）のリセット端子は、ローレベルでセット可能な状態と
なっている。しかし、Ｒ３−ＦＦ（４）のセット端子が
ローレベルであるため、Ｑ出力信号はローレベルであり
（第３図（Ｄ）参照）、スイッチ素子（Ｑ２）を遮断状
態に保持できる。この結果、スイッチ素子（Ｑ２）には
電流が流れないことになる（第３図（Ｆ）参照）。　次
いで、第１図中に二点鎖線で示す極性で負荷（ＬＤ）に
通電する場合にはスイッチ素子（Ｑ２）（Ｑ３）を導通
状態にすればよいので、第３図中領域Ｒ２に示すように
、短絡保護装置（Ｕ２）（、Ｕ３）のスイッチ信号（第
３図（Ａ）参照）がハイレベルに設定される。したがっ
て、ＣＲ時定数回路（７）のコンデンサ（７ｂ）がスイ
ッチ素子遅延時間ｔｄ　（ＯＮ）に相当する所定の時定
数で充電され（第３図（Ｂ）参照）、コンデンサ（７ｂ
）の端子間電圧が所定の閾値を越えることによりＡＮＤ
ゲート（５）一方の入力端子レベルが反転する。また、
第３図（Ｅ）に示すようにスイッチ素子（Ｑ２）は遅延
時間ｔｄ＜ＯＮ）を経過した後導通し、導通抵抗および
通電電流に基づいて定まる端子間電圧が発生する。した
がって、ＡＮＤゲート（５）他方の入力端子には低電圧
源（１）により発生される電圧よりも、上記スイッチ素
子（Ｑ２；の端子間電圧およびダイオード（３）の内部
電圧降下だけ低い電圧が印加される（第３図（Ｃ）参照
）。

したがって、ＲＳ　−Ｆ　Ｆ　（４）のＱ出力信号のレ
ベルは反転せず（第３図（Ｄ）参照）、スイッチ素子（
Ｑ２）の端子間電圧は低いままの状態に保持される（第
３図（Ｅ）参照）。この結果、スイッチ素子（Ｑ２）に
は、第３図（Ｆ）に示す電流が流れ、負荷（ＬＤ）に対
する通電を達成できる。

その後、再び負荷（ＬＤ）に対する通電の極性が反転す
るので、各部の信号は第３図中領域Ｒ３に示すように、
領域Ｒ１における各部の信号とほぼ等しくなる。但し、
スイッチ素子（Ｑ２）に対する通電電流のみは、保護ダ
イオード（Ｄ２）が存在することに起因して第３図（Ｆ
）に示すように変化する。

負荷（ＬＤ）に対する通電の極性は、スイッチ素子（Ｑ
２）が導通されることにより再び反転し、各部の信号は
、第３図中頭域Ｒ４に示すように、領域Ｒ２におけ各部
の信号とほぼ等しくなる。

第３図中領域Ｒ５は短絡か生じた場合を示しており、先
ず、第３図（Ｆ）に示すようにスイッチ素子（Ｑ２）に
大電流が流れる。この結果、１ｌｉＪ変抵抗器Ω）の電
圧取り出し端子から取り出される電圧がＡＮＤゲート（
５）の閾値を越える値になり、Ｒ８−Ｆ　Ｆ　（４）の
リセット入力端ｆにハイレベルの信号を供給する。この
ＲＳ　−Ｆ　Ｆ　ｆ４）はリセット入力信号に応答して
Ｑ出力信号をローレベルに反転させ（第３図（Ｄ）参照
）、スイッチ素子（Ｑ２）を強制的に遮断状態にする。

したがって、短絡に起因する大電流を効果的に阻止しく
第３図（Ｆ）参照）、スイッチ素子等の破損を未然に防
止する。

尚、ＡＮＤゲート（５）の入力端に時定数回路（７）か
設けられているのであるから、スイッチ素子（Ｑ２）が
完全に飽和する前における可変抵抗器（２）からの取り
出し電圧に基づく短絡検出動作を確実に阻止できる。

また、以上はスイッチ素子（Ｑ２）に設けられた短絡保
護装置の動作のみを説明したが、他のスイッチ素子にも
同じ構成の短絡保護装置が設けられているのであるから
、素子の以上動作に起因するスイッチ素子の常時短絡、
ターンオフ時間の増加に起因するアーム短絡、相間短絡
を確実に検出し１、短絡耐量の範囲内においてスイッチ
素子を確実に遮断することができる。

〈実施例２〉 第４図はこの発明の短絡保護装置の他の実施例を示す電
気回路図であり、上記実施例と異なる点は、低電圧源（
１）およびＡＮＤゲート（５）を省略した点、ダイオー
ド（３）と直列接続される可変抵抗器（２）と時定数回
路（７）とをバッファアンプ（８）を介して接続した点
のみである。

したがって、この実施例の場合には、Ｒ５−ＦＦ（４）
のリセット入力端子に供給される信号が第５図（Ｄ）に
示すように、上記実施例の場合と異なるが、同様に短絡
に起因する大電流を確実に検出し、短絡耐量の範囲内に
おいてスイッチ素子を確実に遮断することができる。

尚、この発明は上記の実施例に限定されるものではなく
、例えば、相間短絡のみに対する保護でよい場合には、
スイッチ素子（Ｑ２）（Ｑ４）のみに対して短絡保護装
置を設けることが＝−１能であり、さらに、時定数回路
（７）に代えてＤタイプのフリップ・フロップを用いる
ことが可能であるほか、この発明の要旨を変更しない範
囲内において種々の設計変更を施すことが可能である。

〈発明の効果〉 第１の発明は、特別な素子を必要とせず、既存のインバ
ータに簡単に組み込むことができ、しかも電力損失の増
加を大幅に抑制できるという特有の効果を奏する。

第２の発明は、少ない短絡保護装置で相聞短絡を検出し
、スイッチ素子を強制的に遮断してインバータの保護を
達成できるという特有の効果を奏する。

第３の発明は、相間短絡のみならず、スイッチ素子の異
常動作に動作に起因する常時短絡、ターンオフ時間の増
加に起因するアーム短絡をも検出し、スイッチ素子を強
制的に遮断してインバータの保護を達成できるという特
有の効果を奏する。

第４の発明は、スイッチ素子が飽和していないことに起
因して高電圧を取り出し、短絡が生じていないにも拘ら
ずスイッチ素子を強制的に遮断してしまうという不都合
を確実に解消できるという特有の効果を奏する。

【図面の簡単な説明】

第１図はこの発明の短絡保護装置の一実施例を示す電気
回路図、 第２図はこの発明の短絡保護装置を組み込んだ単相イン
バータを概略的に示すブロック図、第３図は各部の電気
信号の変化を示すタイミングチャート、 第４図はこの発明の短絡保護装置の他の実施例を示す電
気回路図、 第５図は各部の電気信号の変化を示すタイミングチャー
ト、 第６図はインバータの基本的な構成を示す電気回路図、 第７図は従来の短絡保護装置の構成を概略的に示す電気
回路図。 （１）・・・低電圧源、（２）・・・可変抵抗器、（３
）・・・ダイオード、（４）・・・Ｒ５−ＦＦ。 （５）・・・ＡＮＤゲート、（７）・・・ＣＲ時定数回
路、（Ｑ１）（Ｑ２）（Ｑ３）（Ｑ４）・・・スイッチ
素子、 （Ｕｌ）（Ｕ２）（Ｕ３）（Ｕ４）・・・短絡保護装置 特許出願人　　ダイキン工業株式会社 代　　理　　人　　　弁理士　　津　　川　　友　　士
第３図 ｔｄ（ＯＮ）　　　　　　　　　　　　　　　ｔＯｔＬ
ＩＮノ　短絡第４図 短絡保護装置 スイッヂ素ｆ 第５図

Claims (1)

1. 【特許請求の範囲】 １、インバータを構成するスイッチ素子（Ｑ１）（Ｑ２
   ）（Ｑ３）（Ｑ４）と並列に、インバータを介して負荷
   （ＬＤ）に印加される電圧よりも十分に小さい電圧源（
   １）を接続してあるとともに、小さい電圧源（１）と直
   列に電圧取り出し手段（２）および対応するスイッチ素
   子の遮断状態において逆バイアス状態になる整流手段（
   ３）を接続してあり、整流手段（３）が順バイアス状態
   である場合における電圧取り出し手段（２）からの取り
   出し電圧に基づいて短絡が生じているか否かを判別する
   判別手段（５）と、短絡が生じていることを示す判別手
   段（５）からの判別結果信号に基づいて該当するスイッ
   チ素子を強制的に遮断する強制遮断手段（４）とを含ん
   でいることを特徴とするインバータの短絡保護装置。 ２、直流電源の一方の端子側に接続されたスイッチ素子
   （Ｑ２）（Ｑ４）に対応して小さい電圧源（１）、電圧
   取り出し手段（２）、整流手段（３）、判別手段（５）
   および強制遮断手段（４）を含んでいる上記特許請求の
   範囲第１項記載のインバータの短絡保護装置。 ３、インバータを構成する全てのスイッチ素子（Ｑ１）
   （Ｑ２）（Ｑ３）（Ｑ４）に対応して小さい電圧源（１
   ）、電圧取り出し手段（２）、整流手段（３）、判別手
   段（５）および強制遮断手段（４）を含んでいる上記特
   許請求の範囲第１項記載のインバータの短絡保護装置。 ４、スイッチ素子が飽和するまで電圧取り出し手段（２
   ）の動作を禁止する禁止手段（７）をさらに含んでいる
   上記特許請求の範囲第１項から第３項の何れかに記載の
   インバータの短絡保護装置。