JPH04184485A - 液晶表示装置の駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野１ 本発明は、液晶表示装置の駆動回路に関する。

［従来の技術１ 近年、液晶パネルの高性能化にともない６４０＊４００
ドツト程度のキャラクタ−デイスプレィはすでに商品化
され、現在ではハイビジョン用デイスプレィやワークス
テーション端末用デイスプレィとして、１０００＊１０
００画素から２０００１２０００ドツトのデイスプレィ
が必要になってきている。

しかし、これらの高性能型デイスプレィに於いては、文
字や映像を表示する映像信号周波数成分が高くなり、さ
らに１走査期間の時間も短くなり時間軸伸張を行なわな
いと映像データの転送が難しくなる０時間軸伸張の場合
に於いては、並列にデータを入力させるため、そのデー
タのわずかな差や、液晶パネルの駆動用のドライバーの
ドライバー間のばらつきなどにより表示画像が島状もし
くはブロック状になり表示品質を劣化させる。さらには
、液晶パネルのバックライトの光のばらつきや、表示画
面の大型化にともない目の視角特性による視角の差によ
る。コントラストの補正などが必要になる。

又最近のハイビジョンの映像信号はデイシイタル画像処
理技術の発達により８ビツトのディジタル信号として扱
うことが出来、このような状況からＤ／Ａ変換回路を用
いた駆動回路が必要になる。

〔発明が解決しようとする課題］ しかし、これらの液晶表示装置は、おもにアクティブマ
トリクス型のデイスプレィのため、各画素ごとにはＴＰ
ＴやＭＩＭ等の能動素子が形成されている。しかしこれ
らのアクティブマトリクス方式は、交流駆動の電気信号
を印加する必要があるが、正側と負側の時定数の違いに
より極性間の波形の違いが発生する。したがって、画素
電極には極性間の補正を含めた交流駆動の電気信号を印
加する必要がある。さらには液晶駆動用のＬＳＩの多ピ
ン化も１２０〜１６０ｂｉｔ程度の出力端子のため１例
えばＸ軸方向に１２００ドツトをｌ・要とした場合には
１０個程度のドライバーＬＳＩを実装する必要がある、
しかし、このＬＳＩは入力電圧に対してリニアリティが
必ずしも一定でなく、又オフセット電圧も存在するため
表示画像が島状、もしくはブロック状になる欠、占があ
る。

そこで本発明の目的は、液晶用駆動ドライバーのリニア
リティやオフセットの補正を可能にした液晶表示装置の
駆動回路を供することにある。

更に他の目的は、映像信号のＤ／Ａ変換器とバイアスコ
ントロール用Ｄ／Ａ変換器を分離することにより、正側
、及び負側の極性間の印加電圧のアンバランスを補正し
、明るさ調整を独立して行える液晶表示装置の駆動回路
を供することにある。

さらに他の目的は、液晶表示装置のバック光源の明るさ
のシェーディング９補正も可能な液晶表示装置の駆動回
路を供することにある。

［課題を解決するための手段］ 本発明の液晶表示装置の駆動回路は。

（１）画素数がｍ＊ｎビットからなるマトリクス型液晶
表示装置の駆動回路に於いて、Ｘ軸方向にｍビットの駆
動信号をに個にブロック分割し、これらのに個のブロッ
クに対し、ｋ個の映像信号用のＤ／Ａ変換器と、１もし
くは複数個のバイアスコントロール用のＤ／Ａ変換器か
ら構成され、バイアスコントロール用Ｄ／Ａ変換器は、
正負それぞれの位相ごとに分離された演算増幅器をコン
トロールすることを特徴とする。

（２）ｋ個に分割されたブロックは、液晶表示装置の駆
動用ＬＳＩの数と同一としたことを特徴とする。

［実　施　例］ 以下では、図面にもとすいて１本発明の液晶表示装置の
駆動回路の実施例を説明する。

第１図は、本発明の液晶表示装置の駆動回路のブロック
図である。

高精細型液晶表示装置に於いては、映像信号帯域が非常
に高帯域であり、従来のような駆動用ＬＳＩをカスケー
ド接続した駆動方式に於いては駆動することが難しく、
駆動用ＬＳＩをＸ軸方向の画素数ｍにたいして、ｋブロ
ンクにブロック分割を行ない、それぞれの駆動用ＬＳＩ
に対し並列に動作させる駆動方式である。

まず映倫人力信号は、Ａ／Ｄ変換器（２１）の所定のサ
ンプリングレートのラインロックによりＡ／Ｄ変換され
る。

Ａ／Ｄ変換されたデイシイタル信号は、時間軸伸張回路
（２２）によりに倍の時間軸伸張を行ない原色信号の周
波数を下げ、フィールドメモリを使って現走査線の原色
信号と、１フイールド前の走査線の原色信号を交互に倍
速変換させるフィールド内挿回路（２３）により、順次
走査のに分割の信号となる。さらには映像のγ値の補正
や液晶表示装置の電圧−輝度特性のりニアリティの補正
などは次の信号補正回路（２４）で行なう。

補正されたデイシイチル信号はそれぞれビデオ信号用の
Ｄ／Ａ変換器（２５）に入力されアナログ出力となる。

このビデオ信号用のＤ／Ａ変換器は、駆動用ＬＳＩ　（
３０）に対しすべて同数のＤ／Ａ変換器を有しており、
さらにそれぞれのバイアスコントロール用Ｄ／Ａ変換器
（２６）、（２７）は、■ブロックに対し２個ずつ接続
され、演算増幅器（２８）のバイアスをコントロールす
る。そして液晶の場合の交流駆動のための極性切り賛え
回路（２つ）で交番信号に変換される６同期信号は、フ
ェーズドロックドループ回路（３４）に入力され映像信
号との同期を掛ける。

ＰＬＬ回路（３４）は、ドライバ制御回路（３３）のク
ロック信号やＡ／Ｄ変換器のクロック信号を出力する。

ドライバ制御回路（３３）は液晶パネルの駆動ドライバ
を制御するための信号を走査電極ドライバ（３２）に入
力し、ｎビットの走査線の順次駆動を行う。

この液晶表示装置の明るさの調整は、コントラストとは
別にコントロールを行なうことが可能で、ブライトコン
トロール回路（３１）から、それぞれのバイアスコント
ロール用Ｄ／Ａ変換器（２６）、（２７）に明るさに応
じた信号を入力することにより、映像データのコントラ
ストに対し直接的な影響がなくコントロールされる。従
って、映像データ用としての、たとえば８ＢＩＴの映像
データは、γ補正や、リニアリティの補正だけを信号補
正口＃　（２４）で行ない、液晶に加わるオフセット補
正や正負の極性間のバイアス補正、さらには液晶用のバ
ック光源のシェーディング補正などはバイアスコントロ
ール用Ｄ／Ａ変換器（２６）、（２７）によりコントロ
ールされる。

第２図は、駆動用ＬＳＩの回路について具体的に示した
２回路分の回路図である。

シフトレジスタ（１０）により順次、データがサンプリ
ングされる。このサンプリングのデータはそれぞれのビ
ットに合わせたサンプルホールド用容量（１１）にホー
ルドされ、ボルテージフォロワーの演算増幅器（１２）
により出力インピーダンス変換が行なわれる。サンプル
ホールドは、２系列のホールド容量があり、リードサイ
クルとライトサイクルを同時に行なうことが可能となる
。従って順次走査の場合特別書き込み用時間を設ける必
要はない。

第３図は、第２図に示した駆動用ＬＳＩの入出力特性を
示したグラフである。

入力信号は増幅利得ｌのアンプにより増幅されるが、オ
フセット電圧（△Ｖ）により出力電圧がシフトする。こ
のオフセット電圧はＬＳＩ間のばらつきやサンプルホー
ルド回路のばらつきもあり、このばらつき量は３０ｍＶ
から５０ｍＶぐらいある。従ってこれらのばらつきを低
下させることが理想であるが、現実的にはＬＳＩの製造
条件により２０ｍＶ位が限界である。

第４図は、本発明の演算増幅器と極性切り替え回路を示
す回路図で第５図は、これらの回路の動作を説明するた
めのタイミングチャート図である。

入力信号（第５図ａ）は差動増幅器（４０）に入力され
、一定の増幅ゲインにコントロールされる。この信号は
正負の相反するデータ（第５図ｂ）に位相変換されそれ
ぞれの演算増幅器（４１）に入力する。２個の演算増幅
器（４１）はそれぞれ同一の増幅利得の増幅器で、２つ
のバイアスコントロール用の入力端子があり、バイアス
コントロール用り／Ａ変換回路の出力にそれぞれが接続
されている。（Ｄ／Ａ変換器は図示せず。）このバイア
スコントロール用の入力に補正用のそれぞれのバイアス
データを入力する。演算増幅器に接続されたセレクター
回路（４３）は、液晶の交番信号に同期して極性を切り
替えるための信号で、この切り替え信号（第５図Ｃ）は
フィールドもしくは更に短い時間の切り替え信号でよい
が。

ここではフレーム信号ＦＲによりセレクトされる。セレ
クトされた信号は、バッファーアンプ（４２）により液
晶交番信号（第５図ｄ）として出力される。

これらの回路は、ｋブロックのそれぞれのＬＳＩのばら
つきに対して補正が可能である。

以上実施例で述べたが、本発明は上記の実施例のみなら
ず、広くアクティブマトリクス方式や、パッシブマトリ
クス方式の液晶表示装置の高精細形表示装置に対して有
効で、駆動用ＬＳＩの数やブロック数に限定されるもの
ではなく、又時間軸伸張のやり方に制限されるものでは
ない。

また、上記実施例においては、バイアスコントロール用
Ｄ／Ａ変換器は２個便用したがＤ／Ａ変換器の数に制約
されるものではない。

【発明の効果１ 以上、述べたように本発明によれば、液晶表示装置の駆
動用ＬＳＩのリニアリティやオフセット電圧に対して補
正することが可能で、さらには、バイアスコントロール
用Ｄ／Ａ変換器が独立しているため駆動用ＬＳＩのビッ
ト間のばらつきや、アクティブマトリクス方式の場合に
おける正側のフィールドと負側のフィールドとの電位バ
ランスも補正することが可能である６また１表示画像の
明るさ調整も独立してコントロールする事が出来る。又
液晶表示装置のバック光源のシェーディングの補正も可
能となり視角に対しても見やすい液晶表示装置が提供す
ることが出来る。

又、ハイビジョンデイスプレィとして液晶表示装置を用
いた場合には、階調性に対しても明るさ調整とコントラ
スト調整が独立して制御することが可能となり、リニア
ティの優れた画像が得ることが出来る。

【図面の簡単な説明】

第１図は１本発明の実施例の液晶表示装置の駆動回路の
ブロック図。 第２図は、本発明の実施例の液晶駆動用ＬＳＩの回路を
示す回路図。 第３図は、本発明の実施例の液晶駆動用ＬＳＩの入出力
特性を示したグラフ。 第４図は、本発明の演算増幅器と極性切り替え回路を示
す回路図。 第５図は１本発明の演算増幅器と極性切り替え回路の動
作を示すタイミングチャート図。 １０・・・シフトレジスタ １１・・・サンプルホールド用容量 １２・・・演算増幅器 ２１・・・Ａ／Ｄ変換器 ２２・・・時間軸伸長回路 ２５・・・ビデオ信号用のＤ／Ａ変換器４０・・・差動
増幅器 以上 出願人　セイコーエプソン株式会社 代理人　弁理士　鈴　木　喜三部（他１名）第２図 第３図 第４図 Ｒ 第Ｓ図

Claims (2)

【特許請求の範囲】
1. （１）画素数がｍ＊ｎビットからなるマトリクス型液晶
   表示装置の駆動回路に於いて、Ｘ軸方向にｍビットの駆
   動信号をｋ個にブロック分割し、これらのｋ個のブロッ
   クに対し、ｋ個の映像信号用のＤ／Ａ変換器と、１もし
   くは複数個のバイアスコントロール用のＤ／Ａ変換器か
   ら構成され、バイアスコントロール用Ｄ／Ａ変換器は正
   負それぞれの位相ごとに分離された演算増幅器をコント
   ロールすることを特徴とする液晶表示装置の駆動回路。
2. （２）ｋ個に分割されたブロックは、液晶表示装置の駆
   動用ＬＳＩの数と同一としたことを特徴とする本発明第
   １項記載の液晶表示装置の駆動回路。