JPH04184424A - Display device and production thereof - Google Patents
Display device and production thereofInfo
- Publication number
- JPH04184424A JPH04184424A JP2315143A JP31514390A JPH04184424A JP H04184424 A JPH04184424 A JP H04184424A JP 2315143 A JP2315143 A JP 2315143A JP 31514390 A JP31514390 A JP 31514390A JP H04184424 A JPH04184424 A JP H04184424A
- Authority
- JP
- Japan
- Prior art keywords
- film
- active matrix
- display device
- gate
- peripheral driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 230000002093 peripheral effect Effects 0.000 claims abstract description 25
- 239000011159 matrix material Substances 0.000 claims abstract description 16
- 239000010409 thin film Substances 0.000 claims abstract description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 11
- 239000002985 plastic film Substances 0.000 claims abstract description 7
- 229920006255 plastic film Polymers 0.000 claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 6
- 230000004913 activation Effects 0.000 claims abstract description 3
- 238000009792 diffusion process Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 16
- 230000003287 optical effect Effects 0.000 claims description 4
- 239000010408 film Substances 0.000 abstract description 33
- 239000000758 substrate Substances 0.000 abstract description 8
- 229920001721 polyimide Polymers 0.000 abstract description 7
- 230000001681 protective effect Effects 0.000 abstract description 4
- 239000012535 impurity Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- UOACKFBJUYNSLK-XRKIENNPSA-N Estradiol Cypionate Chemical compound O([C@H]1CC[C@H]2[C@H]3[C@@H](C4=CC=C(O)C=C4CC3)CC[C@@]21C)C(=O)CCC1CCCC1 UOACKFBJUYNSLK-XRKIENNPSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 101100214494 Solanum lycopersicum TFT4 gene Proteins 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 102220043690 rs1049562 Human genes 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、シリコン系薄膜トランジスタを用いた表示装
置とその製法に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a display device using silicon-based thin film transistors and a method for manufacturing the same.
従来アモルファスシリコン薄膜トランジスタ（ａ−８ｉ
ＴＦＴ）を用いたアクティブマトリックスは成膜温度が
２５０℃前後という温度プロセスで、主に安価なガラス
上に形成されていたが、モビリティが低い（０，１〜１
ｄ／ ｖ、５ｅｃ）ため１周辺駆動回路への適用には
、困難であった。一方、モビリティが高い多結晶シリコ
ン薄膜トランジスタ（Ｐｏｌｙ−５ｉ−ＴＦ Ｔ）（〜
１００ａｊ／ｖ、５ｅｃ）の場合、プロセス温度が１０
００℃と高いため、安価なガラスは使用不可能であり、
低コスト化に難があった。Conventional amorphous silicon thin film transistor (A-8i
Active matrices using TFTs are formed mainly on inexpensive glass using a temperature process where the film formation temperature is around 250℃, but they have low mobility (0.1 to 1
d/v, 5ec), it was difficult to apply it to a single peripheral drive circuit. On the other hand, polycrystalline silicon thin film transistors (Poly-5i-TF T) with high mobility (~
100aj/v, 5ec), the process temperature is 10
Because the temperature is as high as 00℃, cheap glass cannot be used.
There were difficulties in reducing costs.
本発明は、低コスト基板状に高品質デイスプレー装置を
形成することを目的とする。The present invention is directed to forming a high quality display device on a low cost substrate.
（構 成〕
本発明の１つは耐熱性プラスチックフィルム上に、アク
ティブマトリックス用アモルファスシリコン薄膜トラン
ジスタと周辺駆動回路用多結晶シリコン薄膜トランジス
タとを有することを特徴とする表示装置に関する。(Structure) One aspect of the present invention relates to a display device characterized by having an amorphous silicon thin film transistor for an active matrix and a polycrystalline silicon thin film transistor for a peripheral drive circuit on a heat-resistant plastic film.
本発明の他の１つは、耐熱性プラスチックフィルム上に
、アクティブマトリックス用のアモルファスシリコン層
と周辺駆動回路用アモルファスシリコン層を形成し、該
周辺駆動回路部アモルファスシリコン層から多結晶シリ
コン薄膜トランジスタを形成するにあたり、拡散あるい
は活性化工程を光プロセスとすることを特徴とする請求
項ｌ記載の表示装置の製法に関する。Another aspect of the present invention is to form an amorphous silicon layer for an active matrix and an amorphous silicon layer for a peripheral drive circuit on a heat-resistant plastic film, and form a polycrystalline silicon thin film transistor from the amorphous silicon layer for the peripheral drive circuit. The present invention relates to a method for manufacturing a display device according to claim 1, characterized in that the diffusion or activation step is an optical process.
光プロセスとは、゛′波長１００〜４００ｎｍのレーザ
光を用いて、薄膜（ここではａ−５ｉ膜）の最表面で吸
収を行わせ、そのときの熱あるいは直接的光の反応によ
ってドーピング、アニーリング結晶化ｅｔｃ、を行わせ
る工程′″である。例えば、使用する波長３０８ｎｍの
エキシマレーザは、ａ−８ｉ膜に対して吸収係数がα＝
ｌＯ’ａｎ−’程度と考えられる。ａ−５ｉ膜からの吸
収をｅ （ｔは深さ方向の距離）とすると１／ｅに
なる深さは１０−５■＝０．１μｍに相当する。このよ
うに光、すなわちエキシマレーザを用いると非常に浅い
ところでのみ光の吸収がおきるため、その光による反応
熱は下地にあまりとどかず″実効的に低温なプロセス″
が可能となる。The optical process is ``A laser beam with a wavelength of 100 to 400 nm is used to cause absorption on the outermost surface of a thin film (here, the A-5I film), and the resulting heat or direct light reaction causes doping and annealing. For example, the excimer laser with a wavelength of 308 nm used has an absorption coefficient of α=α for an a-8i film.
It is thought to be about lO'an-'. If the absorption from the a-5i film is e (t is the distance in the depth direction), the depth at which 1/e is obtained corresponds to 10-5 .mu.m=0.1 μm. In this way, when light, i.e., an excimer laser, is used, the absorption of light occurs only in a very shallow area, so the reaction heat from the light does not reach the substrate, making it an ``effectively low-temperature process.''
becomes possible.
本発明における耐熱性プラスチックフィルムは、光プロ
セスに絶えられる耐熱性を有するものであれば、いずれ
の耐熱性プラスチックスでも使用できる。もっとも代表
的なものはポリイミドである。As the heat-resistant plastic film in the present invention, any heat-resistant plastic can be used as long as it has heat resistance that can withstand optical processes. The most typical one is polyimide.
本発明の製造プロセスを第４図の■〜■に泊って説明す
る。ａはアクティブマトリックス部の製造プロセスであ
り、ｂは周辺駆動回路部の製造プロセスである。The manufacturing process of the present invention will be explained with reference to (1) to (4) in FIG. A is a manufacturing process for the active matrix section, and b is a manufacturing process for the peripheral drive circuit section.
■ポリイミドフィルム１上に、マクテイブマトリックス
部のゲート電極部２を形成する。(2) On the polyimide film 1, form the gate electrode part 2 of the mactive matrix part.
■絶縁膜３．３′を形成する。ここでアクティブマトリ
ックス部は、ゲート絶縁膜３１周辺駆動部は、下地保護
膜３′としての機能をもつ。(2) Form an insulating film 3.3'. Here, the active matrix portion has the function of the gate insulating film 31 and the peripheral driving portion as the underlying protective film 3'.
■ ａ−８ｉ膜４を形成後、周辺駆動部のみ酸化膜５を
選択的に形成する。(2) After forming the a-8i film 4, an oxide film 5 is selectively formed only in the peripheral drive portion.
■ｎ０コンタクト６を形成する。このときのｎ９は周辺
駆動部では、ゲート電極部６′として機能する。(2) Form the n0 contact 6. At this time, n9 functions as a gate electrode section 6' in the peripheral drive section.
（■周辺駆動部のみゲート電極６′、ゲート酸化膜５を
エツチング後、レーザあるいはプラズマにより不純物拡
散、活性化を行なう。このとき、レーザ光は、Ｓｉ最表
面で吸収され、下地のポリイミド膜へのダメージは■の
工程で形成した絶縁膜３′がバッファーとなり。(■ After etching the gate electrode 6' and gate oxide film 5 only in the peripheral drive section, the impurity is diffused and activated by laser or plasma. At this time, the laser light is absorbed by the outermost Si surface and penetrates into the underlying polyimide film. The damage caused by the insulating film 3' formed in step (■) acts as a buffer.
２５０℃以上には温度上昇がおこらない。The temperature does not rise above 250°C.
■周辺駆動部側のみ層間絶縁膜７を形成する。(2) An interlayer insulating film 7 is formed only on the peripheral drive section side.
■ＡΩ電極８を形成、加工してできあがる。■AΩ electrode 8 is formed and processed.
このとき、アクティブマトリックス部側はｎ４コンタク
トも同時にエツチングして完了する。At this time, the n4 contact on the active matrix side is also etched at the same time to complete the etching.
又、■の工程で、アクティブマトリックス部と駆動部の
接続に関しては、ドレインドライバーとしては、このま
まＡｎの形成工程でつながる。ゲートドライバー側は、
途中のゲート絶縁膜にコンタクトホールを形成しておけ
ば最終的にＡＱで接続されることになる。Furthermore, in the process (2), the connection between the active matrix part and the driving part is made as a drain driver in the process of forming An. On the gate driver side,
If a contact hole is formed in the gate insulating film in the middle, the connection will be made through AQ.
その後、アクティブマトリックス部には画素電極９を形
成し、ついでアクティブマトリックス部と周辺駆動回路
部に保護膜１０を形成する（第２図、第３図参照）。Thereafter, a pixel electrode 9 is formed in the active matrix portion, and then a protective film 10 is formed in the active matrix portion and the peripheral drive circuit portion (see FIGS. 2 and 3).
ポリイミドフィルム１は３００℃以上のプロセス温度に
耐えられる全芳香族系のフィルムを用いる。As the polyimide film 1, a wholly aromatic film that can withstand process temperatures of 300° C. or higher is used.
次にＣｒを蒸着により１０００人つけ、ＣＣΩ４十０２
のドライエツチングで所定加工し、ゲート電極部２を形
成する。その後、ゲート絶縁膜３．３′（周辺駆動部と
しては保護層の役目）として、１０００人のＳｉＮｘを
ＥＣＲにより形成する。条件は、ＳｉＨ４／Ｎ２”１２
／２０ＳＣＣＭ、３．２Ｘ１０−’ｔｏｒｒ、マイクロ
波パワー３００Ｗで形成した。Next, 1000 Cr was applied by vapor deposition, CCΩ4102
A predetermined process is performed by dry etching to form the gate electrode portion 2. Thereafter, 1000 SiNx layers are formed by ECR as a gate insulating film 3.3' (which serves as a protective layer for the peripheral drive section). The conditions are SiH4/N2”12
/20SCCM, 3.2X10-'torr, and microwave power of 300W.
その後、ａ−８ｉ膜４．４′をＰＣＶＤ法により形成す
る。５ｉＨ４１００％、ＩＯ５ＣＣＭ、 ０，１ｔｏｒ
ｒ、基板温度２００℃とした。周辺駆動部になるａ−５
ｉ部をＸ ｅ ＣＱ ２００ｍＪ／ａｎｔで１０〜５０
ｓｈｏｔあてて結晶化させＰｏ１ｙ−５ｉとした。結晶
化部はレーザによる直描により２００〜５００μｍ幅に
スキャンした。Thereafter, an a-8i film 4.4' is formed by the PCVD method. 5iH4100%, IO5CCM, 0.1tor
r, and the substrate temperature was 200°C. A-5 becomes the peripheral drive unit
Part i is X e CQ 200mJ/ant 10-50
It was exposed to a shot and crystallized to obtain Po1y-5i. The crystallized area was scanned to a width of 200 to 500 μm by direct drawing with a laser.
次に、周辺駆動部のＴＦＴ４’にＥＣＲプラズマによる
０□プリプラズマ（条件＝０□１１０５ＣＣ，３０分）
後、ＳｉＯ，をｄｅｐｏｓｉｔｉｏｎ した。条件はＳ
ｉＨ４１０２＝４０／４０ ＳＣＣＭ、 ６．４Ｘ１
０−’ｔｏｒｒ、マイクロ波パワー３００Ｗであった。Next, 0□ pre-plasma (conditions = 0□1105CC, 30 minutes) with ECR plasma is applied to TFT4' in the peripheral drive section.
After that, SiO was deposited. The condition is S
iH4102=40/40 SCCM, 6.4X1
The temperature was 0-'torr and the microwave power was 300W.
これにより膜厚１０００人のゲート酸化膜５を形成した
。ｎ＋コンタクト６は、１１００ｐｐ ＰＨａ（ＳｉＨ
，ベース）で１１０５ＣＣ，０，１ｔｏｒｒで１０００
人形成した。さらにｎ′″コンタクト６及びＳｉＯ□よ
りなるゲート酸化膜５ （ｂｙＥ ＣＲ）はＳ Ｆ、／
ＣＣｆｉ ４＝２７／ ３５ＣＣＭでｎ０コンタクト６
をエツチング後、ウエットニツチング液ＨＦ ： Ｈ２
０＝１ ： ６．１５ｓｅｃ浸漬して、所定の加工を行
なった。As a result, a gate oxide film 5 having a thickness of 1000 was formed. The n+ contact 6 is made of 1100pp PHa (SiH
, base) at 1105CC, 1000 at 0.1torr
Formed a person. Further, the n''' contact 6 and the gate oxide film 5 (byE CR) made of SiO□ are SF, /
CCfi 4=27/ 35CCM with n0 contact 6
After etching, wet nitching liquid HF: H2
0=1: The sample was immersed for 6.15 seconds and the specified processing was performed.
さらに■の工程では、ＰＨ３（１％、Ａｒベース）ガス
雰囲気、’１０ｔｏｒｒでＸ ｅ Ｃｎ （３０８ｎ
ｍ）１００ｍＪ／ａ＆で１Ｏｓｈｏｔ照射して、ソース
・ドレインへの不純物拡散を行なった。さらに■では同
じ＜ＥＣＲによりＳｉ○２膜７（条件は先程と同じ）を
５０００人形成した。この場合のコンタクトホールの加
工は、ＨＦ：Ｈ２０＝１＝６で同様に行なった。最後に
ＡＱでマグネトロンスパッタによりｌ μｍ ｄｅｐｏ
ｓｉｔｉｏｎしてＨ，ＰＯ，系４０℃でエツチング加工
して電極８を形成する。Furthermore, in the step (■), X e Cn (308n
m) One shot of irradiation was performed at 100 mJ/a& to diffuse impurities into the source and drain. Furthermore, in (2), 5,000 Si◯2 films 7 (under the same conditions as before) were formed by the same <ECR. The contact holes in this case were processed in the same manner using HF:H20=1=6. Finally, l μm depo is applied by magnetron sputtering using AQ.
Then, the electrode 8 is formed by etching using H, PO, and 40°C.
なお、他の実施態様として１周辺駆動部でのＴＰＴは、
第４図の■と■の間でレーザーによる同相成長を行なっ
ても良い。さらにマクティブマトリックス部と同じ逆ス
タガード構成で■の工程で、レーザーにより周辺駆動部
のみ選択的に固相成長をしてもかまわない。さらに周辺
駆動部はＣＭＯ８駆動を前提にしているので。In addition, as another embodiment, TPT in one peripheral drive section is as follows:
In-phase growth using a laser may be performed between ■ and ■ in FIG. Furthermore, in step (2) with the same reverse staggered configuration as the active matrix part, only the peripheral driving part may be selectively grown in solid phase using a laser. Furthermore, the peripheral drive section is based on CMO8 drive.
第４図の例では、■でＰＨ，雰囲気であったが、Ｐｃｈ
トランジスタの場合には、Ｂ２Ｈ，になることは当然で
ある。さらにこの■ではプラズマＣＶＤ等で１００人程
度ｎ＋、あるいはＰ＋の薄層を堆積後、−括レーザーア
ニールという方法も有効である。In the example in Figure 4, ■ indicates PH and atmosphere, but Pch
In the case of a transistor, it is natural that it becomes B2H. Furthermore, in this case, it is also effective to deposit a thin layer of about 100 n+ or p+ layers by plasma CVD or the like, and then perform negative laser annealing.
本発明はＰｏ１ｙ−３ｉ−Ｔ Ｆ Ｔのプロセス温度を
低温化することにより、安価な基板、それもプラスチッ
クフィルム（ポリイミドフィルム）上に形成したもので
あり、その結果、低コストでフレキシブルな基板に高品
質な表示装置の実現が可能になった。The present invention lowers the process temperature of Po1y-3i-T F T to form it on an inexpensive substrate, especially a plastic film (polyimide film), resulting in a low-cost and flexible substrate. It has become possible to realize high-quality display devices.
第１図はＴＰＴ駈動波動液晶パネルロック図である。第
２図は、第１図中のＴＰＴパネル部であるアクティブマ
トリックス部ＴＰＴの断面図であり、第３図は、周辺駆
動回路にあたるドレインドライバー、ゲートドライバー
を形成するＴＰＴシフトレジスタの断面図であり、第４
図は、本発明の表示装置の製造プロセスを説明するもの
である。
１・・・ポリイミドフィルム
２・・・ゲート電極部
３・・・絶縁膜（ゲート絶縁膜）
３′・・・絶縁膜（下地保護膜）
４・・・ａ−５ｉ膜 ５・・ゲート酸化膜６・・
・ｎ′″コンタクト ６′・・・ゲート電極部７・・
・層間絶縁膜 ８・・・ＡＱ電極９・・・画素電極
特許出願人 株式会社 リ コ −
第１図
第２図
第４図
（＾）（ｂ）
アクティフ“マトリｉゲス紗
周辺１１１力回路■ｌ＝こ１ ■Ｔコ
＝７FIG. 1 is a lock diagram of the TPT canter wave liquid crystal panel. FIG. 2 is a sectional view of the active matrix section TPT, which is the TPT panel section in FIG. , 4th
The figures explain the manufacturing process of the display device of the present invention. 1... Polyimide film 2... Gate electrode part 3... Insulating film (gate insulating film) 3'... Insulating film (underlying protective film) 4... A-5i film 5... Gate oxide film 6...
・n′″ contact 6′...gate electrode part 7...
・Interlayer insulating film 8...AQ electrode 9...Pixel electrode Patent applicant Ricoh Co., Ltd. - Figure 1 Figure 2 Figure 4 (^) (b) Actif "Matori I Guessau"
Peripheral 111 force circuit ■l=ko1 ■Tco=7
Claims (1)
リックス用アモルファスシリコン薄膜トランジスタと周
辺駆動回路用多結晶シリコン薄膜トラスンジスタとを有
することを特徴とする表示装置。 ２、耐熱性プラスチックフィルム上に、アクティブマト
リックス用のアモルファスシリコン層と周辺駆動回路用
アモルファスシリコン層を形成し、該周辺駆動回路用ア
モルファスシリコン層から多結晶シリコン薄膜トランジ
スタを形成するにあたり、拡散および活性化工程を光プ
ロセスとすることを特徴とする請求項１記載の表示装置
の製法。[Claims] 1. A display device comprising an amorphous silicon thin film transistor for an active matrix and a polycrystalline silicon thin film transistor for a peripheral drive circuit on a heat-resistant plastic film. 2. Form an amorphous silicon layer for an active matrix and an amorphous silicon layer for a peripheral drive circuit on a heat-resistant plastic film, and perform diffusion and activation to form a polycrystalline silicon thin film transistor from the amorphous silicon layer for a peripheral drive circuit. 2. The method for manufacturing a display device according to claim 1, wherein the step is an optical process.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2315143A JPH04184424A (en) | 1990-11-20 | 1990-11-20 | Display device and production thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2315143A JPH04184424A (en) | 1990-11-20 | 1990-11-20 | Display device and production thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04184424A true JPH04184424A (en) | 1992-07-01 |
Family
ID=18061930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2315143A Pending JPH04184424A (en) | 1990-11-20 | 1990-11-20 | Display device and production thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04184424A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05232506A (en) * | 1992-02-20 | 1993-09-10 | Seiko Epson Corp | Liquid crystal display device |
| US5585647A (en) * | 1993-06-29 | 1996-12-17 | Kabushiki Kaisha Toshiba | Integrated circuit device having an insulating substrate, and a liquid crystal display device having an insulating substrate |
| US5744823A (en) * | 1995-10-12 | 1998-04-28 | U.S. Philips Corporation | Electronic devices comprising thin-film circuitry |
| US6104455A (en) * | 1997-08-27 | 2000-08-15 | Dai Nippon Printing Co., Ltd. | Back light device and liquid crystal display apparatus |
| US6242758B1 (en) | 1994-12-27 | 2001-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device employing resinous material, method of fabricating the same and electrooptical device |
| JP2012182503A (en) * | 2000-08-14 | 2012-09-20 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| KR20160097710A (en) | 2015-02-10 | 2016-08-18 | 김민영 | automatic earphone use infrared sensor |
| JP2019035986A (en) * | 2018-11-22 | 2019-03-07 | 株式会社半導体エネルギー研究所 | Method of manufacturing electronic apparatus |
-
1990
- 1990-11-20 JP JP2315143A patent/JPH04184424A/en active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05232506A (en) * | 1992-02-20 | 1993-09-10 | Seiko Epson Corp | Liquid crystal display device |
| US5585647A (en) * | 1993-06-29 | 1996-12-17 | Kabushiki Kaisha Toshiba | Integrated circuit device having an insulating substrate, and a liquid crystal display device having an insulating substrate |
| US6242758B1 (en) | 1994-12-27 | 2001-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device employing resinous material, method of fabricating the same and electrooptical device |
| US6429053B1 (en) | 1994-12-27 | 2002-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device method of fabricating same, and, electrooptical device |
| CN1333297C (en) * | 1994-12-27 | 2007-08-22 | 株式会社半导体能源研究所 | Semiconductor device |
| CN1333296C (en) * | 1994-12-27 | 2007-08-22 | 株式会社半导体能源研究所 | Semiconductor device |
| US5744823A (en) * | 1995-10-12 | 1998-04-28 | U.S. Philips Corporation | Electronic devices comprising thin-film circuitry |
| US6104455A (en) * | 1997-08-27 | 2000-08-15 | Dai Nippon Printing Co., Ltd. | Back light device and liquid crystal display apparatus |
| US6819372B2 (en) | 1997-08-27 | 2004-11-16 | Dai Nippon Printing Co., Ltd. | Back light device with diffusing sheet for a liquid crystal display apparatus |
| JP2012182503A (en) * | 2000-08-14 | 2012-09-20 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| KR20160097710A (en) | 2015-02-10 | 2016-08-18 | 김민영 | automatic earphone use infrared sensor |
| JP2019035986A (en) * | 2018-11-22 | 2019-03-07 | 株式会社半導体エネルギー研究所 | Method of manufacturing electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3318285B2 (en) | Method for manufacturing thin film transistor | |
| JP2551724B2 (en) | Thin film semiconductor device and manufacturing method thereof | |
| US7696030B2 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
| JP2814319B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP4153500B2 (en) | Manufacturing method of semiconductor device | |
| JPH01241862A (en) | Manufacture of display device | |
| US20040119072A1 (en) | Method of forming a thin film transistor | |
| JPH04184424A (en) | Display device and production thereof | |
| JP3163822B2 (en) | Transistor and manufacturing method thereof | |
| KR20020057382A (en) | Method and apparatus for fabricating a semiconductor device | |
| KR100666563B1 (en) | Method of fabricating a semiconductor device and a semiconductor fabricated by the smae method | |
| US20060088961A1 (en) | Method of fabricating poly crystalline silicon TFT | |
| TW543204B (en) | Method of fabricating thin film transistor | |
| KR100525436B1 (en) | Process for crystallizing amorphous silicon and its application - fabricating method of TFT-LCD | |
| JPH0677484A (en) | Thin-film transistor and its manufacture | |
| JPS62172761A (en) | Amorphous silicon thin film transistor and manufacture thereof | |
| JPH06291039A (en) | Amorphous-semiconductor formation substrate and manufacture of polycrystalline-semiconductor formation substrate using it | |
| JPS6331168A (en) | Manufacture of thin-film transistor | |
| JP3465772B2 (en) | Method for manufacturing semiconductor device | |
| JPH05315616A (en) | Semiconductor device and thin-film transistor | |
| JPH04221854A (en) | Thin film semiconductor device | |
| JPH09133928A (en) | Thin-film transistor substrate for liquid-crystal display device and its manufacture | |
| JPH07263704A (en) | Thin film transistor and manufacture thereof | |
| JP2689476B2 (en) | Method for manufacturing semiconductor device | |
| JP2921816B2 (en) | Active matrix substrate and manufacturing method thereof |