JPH06291039A - Amorphous-semiconductor formation substrate and manufacture of polycrystalline-semiconductor formation substrate using it - Google Patents

Amorphous-semiconductor formation substrate and manufacture of polycrystalline-semiconductor formation substrate using it

Info

Publication number
JPH06291039A
JPH06291039A JP10500393A JP10500393A JPH06291039A JP H06291039 A JPH06291039 A JP H06291039A JP 10500393 A JP10500393 A JP 10500393A JP 10500393 A JP10500393 A JP 10500393A JP H06291039 A JPH06291039 A JP H06291039A
Authority
JP
Japan
Prior art keywords
film
substrate
buffer layer
amorphous semiconductor
formation substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10500393A
Other languages
Japanese (ja)
Other versions
JP3332467B2 (en
Inventor
Masao Isomura
雅夫 磯村
Yasuki Harada
康樹 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=14395911&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH06291039(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP10500393A priority Critical patent/JP3332467B2/en
Publication of JPH06291039A publication Critical patent/JPH06291039A/en
Application granted granted Critical
Publication of JP3332467B2 publication Critical patent/JP3332467B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PURPOSE:To provide an amorphous semiconductor formation substrate whose film thickness is comparatively thick so as not to thermally damage a low- melting-point glass substrate and which is provided with a buffet layer not increasing an internal stress due to the thick film thickness. CONSTITUTION:An amorphous semiconductor formation substrate is formed in such a way that an a-Si film 5 is formed on a low-melting-point glass substrate 1 via a buffer layer 4 for impurity-diffusion prevention. In the formation substrate, the buffer layer 4 is formed of a film in which tensile films 2a to 2c composed of SiO2 and compressive films 3a to 3c composed of SiO2 in the same manner have been laminated alternately.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ガラス基板上にバッフ
ァ層を介して非晶質半導体膜を形成して成る非晶質半導
体形成基板、並びに、この非晶質半導体形成基板から多
結晶半導体形成基板を製造する方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amorphous semiconductor forming substrate formed by forming an amorphous semiconductor film on a glass substrate through a buffer layer, and a polycrystalline semiconductor formed from this amorphous semiconductor forming substrate. The present invention relates to a method for manufacturing a formed substrate.

【0002】[0002]

【従来の技術】液晶ディスプレイや密着型ラインセンサ
等のデバイスは、ガラス基板上に薄膜トランジスタ(T
FT)を多数個形成して成るものであり、上記薄膜トラ
ンジスタの材料としては、非晶質シリコン(以下、a−
Siと略記する)や多結晶シリコン(以下、poly−
Siと略記する)が用いられる。上記のa−Si膜は、
その電子移動度が1cm2 /Vsと低く、デバイスの高
品位化にはあまり向いていないことから、デバイスの高
機能化、高集積化の為に比較的電子移動度が高いpol
y−Si膜を用いることが多くなっている。
2. Description of the Related Art Devices such as liquid crystal displays and contact type line sensors are manufactured by using thin film transistors (T) on a glass substrate.
It is formed by forming a large number of FTs, and a material of the thin film transistor is amorphous silicon (hereinafter, a-
Si) and polycrystalline silicon (hereinafter poly-).
(Abbreviated as Si) is used. The above a-Si film is
Its electron mobility is as low as 1 cm 2 / Vs, and it is not suitable for improving the quality of the device. Therefore, pol, which has a relatively high electron mobility, is required for high functionality and high integration of the device.
The use of y-Si films is increasing.

【0003】poly−Si膜の形成方法としては、直
接低温CVD法等によりpoly−Si膜を直接形成す
る方法の他、a−Si膜を長時間アニールすることで再
結晶化する固相成長法、或いは、各種レーザーによる再
結晶化法が知られている。このなかでも、エキシマレー
ザーを用いたレーザー再結晶化法は、基板への熱影響が
少なく、又高いスループットが期待でき、他の方法に比
べて高移動度化が容易である、さらに選択的にアニール
が可能であるなどの理由により有望視されている。
As a method for forming the poly-Si film, a method for directly forming the poly-Si film by a low temperature CVD method or the like, or a solid phase growth method for recrystallizing by annealing the a-Si film for a long time Alternatively, recrystallization methods using various lasers are known. Among them, the laser recrystallization method using an excimer laser has little thermal effect on the substrate, high throughput can be expected, and higher mobility is easier than other methods. It is considered promising because it can be annealed.

【0004】ところで、上記のレーザー再結晶化法にお
いては、再結晶化のpoly−Si膜の大粒径化および
高移動度化の為に、レーザー照射時において基板温度を
400℃程度に加熱することが報告されているが(Jan.
J.Appl.Phys.30(12),P3700(1991))、このように基板温
度を400℃程度とした上に前記レーザーが照射される
場合には、図4に示すように、バッファ層21を伝導し
てきたa−Si膜22からの熱も低融点ガラス基板20
に加わり、この低融点ガラス基板20に熱ダメージを与
えるおそれがある。このため、低融点ガラス基板20と
a−Si膜22との間の上記バッファ層21を、比較的
厚膜(1μm程度以上)に形成する必要がある。
In the laser recrystallization method, the substrate temperature is heated to about 400 ° C. during laser irradiation in order to increase the grain size and mobility of the recrystallized poly-Si film. It has been reported that (Jan.
J.Appl.Phys.30 (12), P3700 (1991)), when the laser is irradiated on the substrate at a temperature of about 400 ° C., as shown in FIG. The heat from the a-Si film 22 that has conducted the heat is also applied to the low melting point glass substrate 20.
In addition, the low melting point glass substrate 20 may be thermally damaged. Therefore, it is necessary to form the buffer layer 21 between the low melting point glass substrate 20 and the a-Si film 22 in a relatively thick film (about 1 μm or more).

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記バ
ッファ層21の膜厚を厚くすると、このバッファ層21
の形成に際してその内部応力が大きくなり、この内部応
力によって当該バッファ層21の形成時、これにクラッ
クが入りやすくなり、剥離などを生じて特に大面積基板
においては歩留りを低下させることになる。また、上記
クラックが入った状態で上記a−Si膜22の再結晶化
が行われると、ガラス基板20中のNa+等の可動イオ
ンがa−Si膜22へ拡散し、デバイスの品質を低下さ
せる。
However, if the film thickness of the buffer layer 21 is increased, the buffer layer 21
When the buffer layer 21 is formed, the internal stress increases during the formation of the buffer layer 21. When the buffer layer 21 is formed, cracks easily occur in the buffer layer 21 and peeling occurs, which lowers the yield particularly in a large-sized substrate. When the a-Si film 22 is recrystallized in the cracked state, mobile ions such as Na + in the glass substrate 20 diffuse into the a-Si film 22 to deteriorate the device quality. Let

【0006】本発明は、上記の事情に鑑み、ガラス基板
に熱ダメージを与えない程度の比較的厚い膜厚を有しな
がら、その膜厚が厚いことによる内部応力の増大がない
バッファ層を具備した非晶質半導体形成基板を提供する
と共に、この非晶質半導体形成基板を用いて高品質、高
移動度な多結晶半導体形成基板を製造する方法を提供す
ることを目的とする。
In view of the above circumstances, the present invention comprises a buffer layer having a relatively large film thickness that does not cause thermal damage to the glass substrate, but does not increase internal stress due to the large film thickness. It is an object of the present invention to provide a substrate for forming an amorphous semiconductor, and a method for manufacturing a substrate for forming a polycrystalline semiconductor with high quality and high mobility using the substrate for forming an amorphous semiconductor.

【0007】[0007]

【課題を解決するための手段】本発明に係る非晶質半導
体形成基板は、上記の課題を解決するために、ガラス基
板上にバッファ層を介して非晶質半導体膜を形成して成
る非晶質半導体形成基板において、上記バッファ層がテ
ンシルな膜とコンプレッシブな膜の積層膜から成ること
を特徴としている。
In order to solve the above problems, an amorphous semiconductor forming substrate according to the present invention is formed by forming an amorphous semiconductor film on a glass substrate with a buffer layer interposed therebetween. The crystalline semiconductor forming substrate is characterized in that the buffer layer is composed of a laminated film of a tensil film and a compressive film.

【0008】また、上記のバッファ層を構成する複数の
膜の少なくとも一つは、不純物拡散阻止効果が高いWO
3 或いはMoO3 膜からなることを特徴としている。
Further, at least one of the plurality of films constituting the above buffer layer is made of WO having a high impurity diffusion blocking effect.
It is characterized by being composed of a 3 or MoO 3 film.

【0009】また、本発明に係る多結晶半導体形成基板
の製造方法は、上記の非晶質半導体形成基板を加熱した
状態で非晶質半導体膜に高エネルギービームを照射して
多結晶半導体膜を形成することを特徴としている。
In the method for manufacturing a polycrystalline semiconductor forming substrate according to the present invention, the amorphous semiconductor film is irradiated with a high energy beam in a state where the amorphous semiconductor forming substrate is heated to form the polycrystalline semiconductor film. It is characterized by forming.

【0010】[0010]

【作用】上記非晶質半導体形成基板によれば、バッファ
層を構成するテンシルな膜とコンプレッシブな膜の相反
する方向の応力により、バッファ層におけるトータル的
な内部応力を小さくできるので、当該バッファ層を厚く
形成したとしても、その形成時にクラックを発生させる
ことがなくなる。
According to the above-mentioned substrate for forming an amorphous semiconductor, the total internal stress in the buffer layer can be reduced due to the stresses in the opposite directions of the tensile film and the compressive film forming the buffer layer. Even if the layer is formed thick, cracks are not generated during the formation.

【0011】また、上記多結晶半導体形成基板の製造方
法によれば、クラックの発生していない比較的厚膜のバ
ッファ層を有する上記の非晶質半導体形成基板を用いる
ことで、再結晶化のための加熱および高エネルギービー
ムの照射によるガラス基板への熱ダメージが低減される
と共に、ガラス基板から半導体膜へのNa+ イオン等の
不純物の拡散が防止される。
Further, according to the method for manufacturing a polycrystalline semiconductor forming substrate, recrystallization can be performed by using the amorphous semiconductor forming substrate having a relatively thick buffer layer in which cracks are not generated. Therefore, heat damage to the glass substrate due to heating and irradiation of a high energy beam is reduced, and diffusion of impurities such as Na + ions from the glass substrate into the semiconductor film is prevented.

【0012】また、当該バッファ層を構成する膜の少な
くとも一つに不純物拡散阻止効果が高いWO3 或いはM
oO3 を形成することにより、高エネルギービーム照射
後の多結晶半導体膜への不純物拡散防止効果がより向上
し、多結晶半導体形成基板の品質を更に向上させること
ができる。
Further, WO 3 or M having a high impurity diffusion blocking effect is provided in at least one of the films constituting the buffer layer.
By forming oO 3 , the effect of preventing impurity diffusion into the polycrystalline semiconductor film after irradiation with a high energy beam is further improved, and the quality of the polycrystalline semiconductor formation substrate can be further improved.

【0013】[0013]

【実施例】【Example】

(実施例1)以下、本発明をその実施例を示す図に基づ
いて説明する。図1は、本発明に係る非晶質半導体形成
基板の断面図である。この非晶質半導体形成基板は、低
融点ガラス基板1と、この低融点ガラス基板1上に順次
形成された第1のテンシル膜2a、第1のコンプレッシ
ブ膜3a、第2のテンシル膜2b、第2のコンプレッシ
ブ膜3b、第3のテンシル膜2c、および第3のコンプ
レッシブ膜3cからなるバッファ層4と、このバッファ
層4上に形成された非晶質シリコン(以下、a−Siと
略記する)膜5とから構成される。ここで、上記のテン
シル膜2a〜2cは、例えば、SiO2 から成り、AP
CVD法によって形成される。一方、コンプレッシブ膜
3a〜3cは、例えば、SiO2 から成り、RFスパッ
タ法によって形成されている。
(Embodiment 1) The present invention will be described below with reference to the drawings showing the embodiment. FIG. 1 is a sectional view of an amorphous semiconductor formation substrate according to the present invention. This substrate for forming an amorphous semiconductor includes a low melting point glass substrate 1, a first tensile film 2a, a first compressive film 3a, a second tensile film 2b, which are sequentially formed on the low melting point glass substrate 1. The buffer layer 4 including the second compressive film 3b, the third tensil film 2c, and the third compressive film 3c, and the amorphous silicon (hereinafter referred to as a-Si) formed on the buffer layer 4. (Abbreviated) membrane 5 and. Here, the above-mentioned tencil films 2a to 2c are made of, for example, SiO 2 and
It is formed by the CVD method. On the other hand, the compressive films 3a to 3c are made of, for example, SiO 2 and are formed by the RF sputtering method.

【0014】次に、上記の非晶質半導体形成基板の製造
方法、及びこの非晶質半導体形成基板上から多結晶半導
体形成基板を得て薄膜トランジスタを製造する方法を図
2を用いて説明する。まず、同図(a)に示すように、
低融点ガラス基板1を用意し、次に、同図(b)に示す
ように、この低融点ガラス基板1上に、それぞれSiO
2 膜からなる第1のテンシル膜2a、第1のコンプレッ
シブ膜3a、第2のテンシル膜2b、第2のコンプレッ
シブ膜3b、第3のテンシル膜2c、および第3のコン
プレッシブ膜3cを順次形成して全体で厚み1.5μm
のバッファ層4を得る。
Next, a method for manufacturing the above-mentioned amorphous semiconductor forming substrate and a method for manufacturing a thin film transistor by obtaining a polycrystalline semiconductor forming substrate from this amorphous semiconductor forming substrate will be described with reference to FIG. First, as shown in FIG.
A low-melting-point glass substrate 1 is prepared, and then, as shown in FIG.
First tensile film 2a made of 2 film, a first compressive layer 3a, a second tensile film 2b, a second compressive layer 3b, a third tensile film 2c, and a third compressive film 3c Formed sequentially and the total thickness is 1.5 μm
To obtain the buffer layer 4.

【0015】上記SiO2 膜からなるテンシル膜2a〜
2cは、例えば、APCVD法により形成される。その
形成条件は、シランガス(SiH4 )流量を0.9リッ
トル/min、酸素(O2 )流量を1.5リットル/m
inとし、ガラス基板温度を430℃、成膜速度を10
00Å/minとしている。これにより形成されたテン
シル膜2a〜2cの内部応力は、+1.5〜3.5×1
9 dyn/cm2 となる。
Tensile films 2a to 2a consisting of the above SiO 2 film
2c is formed by, for example, the APCVD method. The formation conditions are as follows: flow rate of silane gas (SiH 4 ) is 0.9 liter / min, flow rate of oxygen (O 2 ) is 1.5 liter / m.
in, glass substrate temperature 430 ° C., film formation rate 10
It is set to 00Å / min. The internal stress of the tensile films 2a to 2c thus formed is +1.5 to 3.5 × 1.
It becomes 0 9 dyn / cm 2 .

【0016】一方、SiO2 膜からなるコンプレッシブ
膜3a〜3cは、例えば、RFスパッタ法により形成さ
れる。その形成条件は、RFパワーを200W、ガラス
基板温度を200℃、チャンバー内圧力を5mTor
r、アルゴン(Ar)ガス注入量を10sccm、成膜
速度を30Å/minとしている。これにより形成され
たコンプレッシブ膜の内部応力は、−1.2〜−1.8
×109 dyn/cm2となる。
On the other hand, the compressive films 3a to 3c made of SiO 2 film are formed by, for example, the RF sputtering method. The formation conditions are RF power of 200 W, glass substrate temperature of 200 ° C., and chamber pressure of 5 mTorr.
r, the amount of argon (Ar) gas injected is 10 sccm, and the film forming rate is 30 Å / min. The internal stress of the compressive film thus formed is -1.2 to -1.8.
It becomes × 10 9 dyn / cm 2 .

【0017】なお、上記のテンシル膜2a〜2cおよび
コンプレッシブ膜3a〜3cは、それら各々の内部応力
があまり大きくならぬよう、膜厚が7000Å程度以下
となるように形成される。
The tensile films 2a to 2c and the compressive films 3a to 3c are formed to have a film thickness of about 7,000 Å or less so that their internal stresses do not become too large.

【0018】次に、同図(c)に示すように、a−Si
膜5をプラズマCVD法により膜厚500Åで形成す
る。これにより、非晶質半導体形成基板が得られる。
Next, as shown in FIG.
The film 5 is formed with a film thickness of 500Å by the plasma CVD method. As a result, an amorphous semiconductor formation substrate is obtained.

【0019】次に、同図(d)に示すように、上記の非
晶質半導体形成基板をヒーター6により400℃に加熱
し、この状態において、同図(e)に示すように、前記
a−Si膜5にエキシマレーザーを300mJ/c
2 ,8shotsの条件で照射する。これにより、粒
径5000Å以上のpoly−Si膜5′がバッファ層
のクラックが入ることなく得られる。上記poly−S
i膜5′が得られたら、同図(f)に示すように、po
ly−Si膜5′のパターニングを行い、更に、不純物
ドーピングによってソースコンタクト領域およびドレイ
ンコンタクト領域を形成すると共に、酸化絶縁膜7、ゲ
ート電極8、ソース電極9、及びドレイン電極10等を
形成し、TFT(薄膜トランジスタ)を形成する。この
TFTにおいて、電界効果移動度200cm2 /V・s
が達成される。
Next, as shown in FIG. 3D, the above amorphous semiconductor formation substrate is heated to 400 ° C. by the heater 6, and in this state, as shown in FIG. -An excimer laser of 300 mJ / c is applied to the Si film 5.
Irradiation is performed under the conditions of m 2 and 8 shots. As a result, a poly-Si film 5'having a grain size of 5000 Å or more can be obtained without cracks in the buffer layer. Above poly-S
When the i film 5'is obtained, as shown in FIG.
The ly-Si film 5'is patterned, and further, the source contact region and the drain contact region are formed by impurity doping, and the oxide insulating film 7, the gate electrode 8, the source electrode 9, the drain electrode 10 and the like are formed. A TFT (thin film transistor) is formed. In this TFT, the field effect mobility is 200 cm 2 / V · s
Is achieved.

【0020】このように、本発明に係る非晶質半導体形
成基板は、そのバッファ層4がテンシルな膜2a〜2c
とコンプレッシブな膜3a〜3cを積層した膜から成る
ため、上記テンシルな膜2a〜2cとコンプレッシブな
膜3a〜3cの相反する方向の内部応力によって、上記
バッファ層4におけるトータル的な応力は小さくなり、
クラックの発生が防止される。そして、このクラックの
発生していない比較的厚膜のバッファ層4を有する上記
の非晶質半導体形成基板を用いることにより、再結晶化
のための加熱およびエキシマレーザーの照射による低融
点ガラス基板1への熱ダメージが低減されると共に、低
融点ガラス基板1から半導体膜への不純物の拡散が防止
される。従って、高移動度poly−Si膜を安価なガ
ラス基板上に、安定して形成することが可能となる。
As described above, in the amorphous semiconductor forming substrate according to the present invention, the buffer layer 4 of the substrate is a tensil film 2a to 2c.
And the compressive films 3a to 3c are laminated, the total stress in the buffer layer 4 is reduced by internal stress in the opposite directions of the tensile films 2a to 2c and the compressive films 3a to 3c. Getting smaller,
Generation of cracks is prevented. Then, by using the above-mentioned amorphous semiconductor formation substrate having the buffer layer 4 of a relatively thick film in which no crack is generated, the low melting point glass substrate 1 by heating for recrystallization and irradiation of excimer laser 1 Heat damage to the semiconductor film is reduced, and diffusion of impurities from the low melting point glass substrate 1 to the semiconductor film is prevented. Therefore, the high mobility poly-Si film can be stably formed on an inexpensive glass substrate.

【0021】なお、本実施例では、テンシルな膜2a〜
2c及びコンプレッシブな膜3a〜3cをSiO2 膜に
て形成したが、その他、SiNx 膜等にて形成してもよ
いものである。SiNx 膜にてテンシルな膜を形成する
ときは、例えば、プラズマCVD法によりSiリッチ膜
を形成する。一方、コンプレッシブな膜を形成するとき
には、例えば、プラズマCVD法によってストイキオメ
トリ膜を形成する。
In this embodiment, the tensile films 2a ...
Although 2c and the compressive films 3a to 3c are formed of SiO 2 films, they may be formed of SiN x film or the like. When forming a tensile film of SiN x film, for example, a Si-rich film is formed by a plasma CVD method. On the other hand, when forming a compressive film, for example, a stoichiometry film is formed by a plasma CVD method.

【0022】また、バッファ層4の最上層の膜をテンシ
ル或いはコンプレッシブのいずれとするかは問わないも
のであるが、最上層の膜をテンシルとした場合は、po
ly−Si膜5′が圧縮の歪みを受け、電子の平均有効
質量が増加し、電子移動度が若干低下する。一方、最上
層の膜をコンプレッシブとした場合は、poly−Si
膜5′が引っ張りの応力を受け、電子の平均有効質量が
減少し、若干電子移動度が増加するようになる。従っ
て、最上層の膜はできることならば、コンプレッシブな
膜にした方が望ましい。
It does not matter whether the uppermost film of the buffer layer 4 is a tensil or a compressive film. However, when the uppermost film is a tensil, po
The ly-Si film 5'is subject to compressive strain, the average effective mass of electrons increases, and the electron mobility slightly decreases. On the other hand, when the uppermost film is made compressive, poly-Si is used.
The film 5'is subjected to tensile stress, the average effective mass of electrons is reduced, and the electron mobility is slightly increased. Therefore, if possible, it is preferable that the uppermost film is a compressive film.

【0023】(実施例2)次に、本発明の他の実施例を
図3を用いて説明する。本実施例の非晶質半導体形成基
板は、低融点ガラス基板1上に、Na+ キラー層12を
含みテンシルな膜2a〜2c及びコンプレッシブな膜3
a〜3cからなるバッファ層4を形成し、このバッファ
層4上にa−Si膜5を形成したものである。Na+
ラー層12は、WO3 或いはMoO3 から成り、蒸着法
若しくはスパッタ法により数百Åの膜厚で形成される。
なお、Na+ キラー層12の応力は、+0.5×109
dyn/cm2 である。
(Embodiment 2) Next, another embodiment of the present invention will be described with reference to FIG. The substrate for forming an amorphous semiconductor of the present embodiment includes a low melting point glass substrate 1, a Tensile film 2a to 2c including a Na + killer layer 12, and a compressive film 3.
The buffer layer 4 made of a to 3c is formed, and the a-Si film 5 is formed on the buffer layer 4. The Na + killer layer 12 is made of WO 3 or MoO 3 and is formed by a vapor deposition method or a sputtering method to have a film thickness of several hundred Å.
The stress of the Na + killer layer 12 is + 0.5 × 10 9
It is dyn / cm 2 .

【0024】上記の構成によれば、バッファ層4におけ
るトータル的な内部応力を小さくしつつ、当該バッファ
層4を構成する膜の一つにNa+ キラー層12を含めて
いるため、Na+ のpoly−Si膜5′への不純物拡
散防止効果がより向上し、多結晶半導体形成基板の品質
を更に向上させることができる。従って、この膜を用い
てTFTを作成した場合、Na+ イオン等可動イオン等
の影響のない、安定な特性を得ることができる。
According to the above structure, the Na + killer layer 12 is included in one of the films constituting the buffer layer 4 while reducing the total internal stress in the buffer layer 4, so that the Na + The effect of preventing impurity diffusion into the poly-Si film 5'is further improved, and the quality of the polycrystalline semiconductor formation substrate can be further improved. Therefore, when a TFT is formed using this film, stable characteristics can be obtained without being affected by mobile ions such as Na + ions.

【0025】[0025]

【発明の効果】以上のように、本発明によれば、テンシ
ルな膜とコンプレッシブな膜の相反する方向の応力によ
り、バッファ層におけるトータル的な内部応力は小さく
なり、当該バッファ層のクラックの発生が防止される。
また、クラックの発生していない比較的厚膜のバッファ
層を有する上記の非晶質半導体形成基板を用いること
で、再結晶化のための加熱および高エネルギービームの
照射によるガラス基板への熱ダメージが低減され再結晶
化後、高品質な多結晶膜を歩留りよく安定に得ることが
できると共に、ガラス基板から半導体膜への不純物の拡
散が防止され、多結晶膜の安定化が図れるという効果も
併せて奏する。
As described above, according to the present invention, the total internal stress in the buffer layer is reduced due to the stress in the opposite directions of the tensile film and the compressive film, and the cracks in the buffer layer are reduced. Occurrence is prevented.
In addition, by using the above-mentioned amorphous semiconductor formation substrate having a relatively thick buffer layer in which cracks are not generated, heat for recrystallization and thermal damage to the glass substrate due to irradiation of a high energy beam After the recrystallization, the high quality polycrystalline film can be stably obtained with high yield, and the diffusion of impurities from the glass substrate to the semiconductor film can be prevented, and the polycrystalline film can be stabilized. Play together.

【0026】更に、バッファ層にWO3 或いはMoO3
を形成することにより、高エネルギービーム照射後の多
結晶半導体膜への不純物拡散防止効果がより向上し、多
結晶半導体形成基板の品質を更に向上させることができ
る。
Further, WO 3 or MoO 3 is added to the buffer layer.
By forming the film, the effect of preventing the diffusion of impurities into the polycrystalline semiconductor film after the high energy beam irradiation is further improved, and the quality of the polycrystalline semiconductor formation substrate can be further improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の非晶質半導体形成基板の縦断面図であ
る。
FIG. 1 is a vertical cross-sectional view of an amorphous semiconductor formation substrate of the present invention.

【図2】本発明の非晶質半導体形成基板を製造する方法
及びこの非晶質半導体形成基板上を用いて多結晶半導体
形成基板を製造し更に薄膜トランジスタを製造する方法
を工程順に示した縦断面図である。
FIG. 2 is a vertical cross-sectional view showing a method of manufacturing an amorphous semiconductor formation substrate of the present invention, a method of manufacturing a polycrystalline semiconductor formation substrate using the amorphous semiconductor formation substrate, and a method of manufacturing a thin film transistor in the order of steps. It is a figure.

【図3】本発明のバッファ層にNa+ キラー層を有した
非晶質半導体形成基板の断面図である。
FIG. 3 is a cross-sectional view of an amorphous semiconductor formation substrate having a Na + killer layer as a buffer layer of the present invention.

【図4】従来の非晶質半導体形成基板の縦断面図であ
る。
FIG. 4 is a vertical sectional view of a conventional amorphous semiconductor formation substrate.

【符号の説明】[Explanation of symbols]

1 低融点ガラス基板 2a〜2c テンシル膜 3a〜3c コンプレッシブ膜 4 バッファ層 5 a−Si膜 5′ poly−Si膜 6 ヒーター 12 Na+ キラー層1 Low melting point glass substrate 2a-2c Tensile film 3a-3c Compressive film 4 Buffer layer 5a-Si film 5'poly-Si film 6 Heater 12 Na + killer layer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/784 21/336 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H01L 29/784 21/336

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 ガラス基板上にバッファ層を介して非晶
質半導体膜を形成して成る非晶質半導体形成基板におい
て、上記バッファ層がテンシルな膜とコンプレッシブな
膜の積層膜から成ることを特徴とする非晶質半導体形成
基板。
1. An amorphous semiconductor forming substrate formed by forming an amorphous semiconductor film on a glass substrate via a buffer layer, wherein the buffer layer comprises a laminated film of a tensil film and a compressive film. An amorphous semiconductor formation substrate characterized by:
【請求項2】 上記のバッファ層を構成する複数の膜の
少なくとも一つは、不純物拡散阻止効果が高いWO3
いはMoO3 膜からなることを特徴とする請求項1に記
載の非晶質半導体形成基板。
2. The amorphous semiconductor according to claim 1, wherein at least one of the plurality of films forming the buffer layer is made of a WO 3 or MoO 3 film having a high impurity diffusion blocking effect. Forming substrate.
【請求項3】 請求項1又は請求項2の非晶質半導体形
成基板を加熱した状態で非晶質半導体膜に高エネルギー
ビームを照射して多結晶半導体膜を形成することを特徴
とする多結晶半導体形成基板の製造方法。
3. A polycrystalline semiconductor film is formed by irradiating the amorphous semiconductor film with a high energy beam in a state where the amorphous semiconductor formation substrate according to claim 1 or 2 is heated. A method for manufacturing a crystalline semiconductor formation substrate.
JP10500393A 1993-04-06 1993-04-06 Method for manufacturing polycrystalline semiconductor Expired - Lifetime JP3332467B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10500393A JP3332467B2 (en) 1993-04-06 1993-04-06 Method for manufacturing polycrystalline semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10500393A JP3332467B2 (en) 1993-04-06 1993-04-06 Method for manufacturing polycrystalline semiconductor

Publications (2)

Publication Number Publication Date
JPH06291039A true JPH06291039A (en) 1994-10-18
JP3332467B2 JP3332467B2 (en) 2002-10-07

Family

ID=14395911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10500393A Expired - Lifetime JP3332467B2 (en) 1993-04-06 1993-04-06 Method for manufacturing polycrystalline semiconductor

Country Status (1)

Country Link
JP (1) JP3332467B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0851480A3 (en) * 1996-12-25 1998-07-29 Canon Sales Co., Inc. Stress-adjusted insulating film forming method, semiconductor device and method of manufacturing the same
JPWO2006011369A1 (en) * 2004-07-29 2008-05-01 日本電気株式会社 Substrate for field effect transistor, field effect transistor, and method for manufacturing the same
JP2011142332A (en) * 2002-10-30 2011-07-21 Semiconductor Energy Lab Co Ltd Light-emitting device and electronic apparatus
JP2013546169A (en) * 2010-10-06 2013-12-26 アプライド マテリアルズ インコーポレイテッド PECVD oxide-nitride stack and oxide-silicon stack for 3D memory application
US9312270B2 (en) 2010-09-14 2016-04-12 Samsung Electronics Co., Ltd. Methods of manufacturing three-dimensional semiconductor memory devices
JP2016076688A (en) * 2014-06-10 2016-05-12 エスピーティーエス テクノロジーズ リミティド substrate

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0851480A3 (en) * 1996-12-25 1998-07-29 Canon Sales Co., Inc. Stress-adjusted insulating film forming method, semiconductor device and method of manufacturing the same
JP2011142332A (en) * 2002-10-30 2011-07-21 Semiconductor Energy Lab Co Ltd Light-emitting device and electronic apparatus
US9224667B2 (en) 2002-10-30 2015-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9508620B2 (en) 2002-10-30 2016-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JPWO2006011369A1 (en) * 2004-07-29 2008-05-01 日本電気株式会社 Substrate for field effect transistor, field effect transistor, and method for manufacturing the same
US9312270B2 (en) 2010-09-14 2016-04-12 Samsung Electronics Co., Ltd. Methods of manufacturing three-dimensional semiconductor memory devices
JP2013546169A (en) * 2010-10-06 2013-12-26 アプライド マテリアルズ インコーポレイテッド PECVD oxide-nitride stack and oxide-silicon stack for 3D memory application
JP2016076688A (en) * 2014-06-10 2016-05-12 エスピーティーエス テクノロジーズ リミティド substrate

Also Published As

Publication number Publication date
JP3332467B2 (en) 2002-10-07

Similar Documents

Publication Publication Date Title
TW515101B (en) Method for fabrication of field-effect transistor
JP2917392B2 (en) Method for manufacturing semiconductor device
JPH02148831A (en) Laser annealing method
JP3332467B2 (en) Method for manufacturing polycrystalline semiconductor
JP2917388B2 (en) Method for manufacturing semiconductor device
JPH05198507A (en) Manufacture of semiconductor
JP2005340827A (en) Polycrystalline silicon film structure and manufacturing method of the same, and mafanucturing method of tft using the same
TW200412673A (en) Buffer layer capable of increasing electron mobility and thin film transistor having the buffer layer
JPS63119576A (en) Thin film transistor
JP4200530B2 (en) Thin film transistor manufacturing method
KR100796607B1 (en) Poly silicon crystallization method and fabricating method for thin film transistor using the same
JP2740275B2 (en) Thin film transistor
US20020197829A1 (en) Method of manufacturing polycrystalline film and semiconductor device
JP2994700B2 (en) Method for manufacturing polycrystalline silicon thin film and semiconductor device
JP2794833B2 (en) Method for manufacturing thin film transistor
JP4211085B2 (en) Thin film transistor manufacturing method
JPH08139331A (en) Method of manufacturing thin film transistor
JPS63292682A (en) Manufacture of thin film semiconductor device
JP3169309B2 (en) Method for manufacturing thin film semiconductor device
JPH04186634A (en) Manufacture of thin film semiconductor device
JPH113887A (en) Manufacture of thin film transistor
JPH0488642A (en) Manufacture of thin film transistor
JPH0845837A (en) Production process of polycrystalline semiconductor film
JP2815997B2 (en) Method for manufacturing thin film semiconductor device
JP2001237430A (en) Method of forming oxynitride film and method of manufacturing thin-film transistor

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080726

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080726

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100726

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20100726

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110726

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120726

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130726

Year of fee payment: 11