JPH04180389A - 時間軸補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ビデオテープレコーダ等の再生信号処理系に
設けられ、再生映像信号をディジタル化して一時的にメ
モリに蓄えることにより、その時間軸を安定したものに
補正する時間軸補正装置に関するものである。

〔従来の技術〕

従来、ビデオテープレコーダ等においては、高画質化に
対する要求が高まるにつれて種々の技術が開発されてい
るが、そのなかでも、回転系の影響等により必然的に生
じていた再生映像信号の時間軸変動を容易に取り除き、
再生画像のゆれや色相のむらをなくす時間軸補正装置の
改良が進められている。以下に、ディジタルメモリを用
いて輝度信号の時間軸補正を行う時間軸補正装置につい
て説明する。

第３図に示すように、この時間軸補正装置において、再
生映像信号から得られた輝度信号は、同期分離回路１１
により同期信号５ＹＮＣが分離される一方、シンクチッ
プクランプ回路１２によってシンクチップレベルが所定
電位に固定された後、その所定電位を変換基準電位とし
てＡ／Ｄ変換器１３によりディジタル（一般に８ビツト
）の輝度データに変換される。このアナログ−ディジタ
ル変換には、書込み制御回路１４で上記同期信号５ＹＮ
Ｃに基づいて輝度信号の時間軸変動に同期して発生する
クロックが、サンプリングクロックとして用いられる。

上記輝度データは、上記クロックに基づいて書込み制御
回路１４で発生した書込みアドレスにより指定されるメ
モリ１５のアドレスに、上記クロックのタイミングで順
次書込まれる。

メモリ１５に一部蓄えられた輝度データは、読出し制御
回路１６で発生する読出しアドレスにより指定されたア
ドレスのものから、同じく読出し制御回路１６で発生す
る周期の安定したクロックで順次読出され、Ｄ／Ａ変換
器１７により同じクロックでアナログの輝度信号に変換
される。この輝度信号は、同期付加回路１８において、
読出し制御回路１６で発生する同期信号５ＹＮＣ’をク
ランプパルスとして、ペデスタルクランプ回路１８１に
よりペデスタル電位が所定電位に固定される。クランプ
された輝度信号は、ブランキング回路１８２で水平帰線
消去期間、等化パルスおよび垂直同期パルスが除去され
、さらに加算器１８３で上記同期信号５ＹＮＣ’が付加
される。

このようにして時間軸補正が施された輝度信号は、Ｙ／
Ｃ混合回路１９で、図示しない別の時間軸補正装置によ
り時間軸補正が施されたクロマ信号と混合され複合カラ
ー映像信号となる。

〔発明が解決しようとする課題〕

上記従来の時間軸補正装置においては、Ａ／Ｄ変換器１
３の変換基準電位が輝度信号のシンクチップレベルに設
定されるので、このシンクチップレベルから白レベル（
１００％）までが全てディジタル化されてメモリ１５に
書込まれることになる。ところが、Ｄ／Ａ変換器１７か
ら出力された輝度信号に新たな同期信号５ＹＮＣ’が付
加されるようになっているので、メモリ１５に書込まれ
た同期信号５ＹＮＣのデータはメモリ１５から読出され
ても使用されることがなくむだになってしまい、メモリ
１５の利用効率が悪くなっていた。

また、８ビツトで処理を行った場合、第４図に示すよう
に、輝度信号が上記の範囲で２５６段階に量子化される
ことから、輝度振幅部分（全振幅の約７２％）の量子化
点が２５６Ｘ０．７２程度となる。このよ゛うに、Ａ／
Ｄ変換器１３が本来有する分解能が全て輝度振幅部分に
割り当てられず、結果として量子化のステップ間隔が広
くなり、再生映像の階調性の劣化を招来していた。

そこで、このような問題を解消するには、同期信号５Ｙ
ＮＣ（同期振幅部分）をメモリ１５に書込ませないよう
にすることが考えられる。しかしながら、この場合、通
常の同期信号５ＹＮＣは、メモリ１５から読出した後に
付加して再現することができるものの、特定の目的で輝
度信号に予め設けられた同期信号５ＹＮＣについては、
メモリ１５の読出し側で発生させることができないため
、再現が不可能となる。

例えば、市販のソフトテープにおいては、その複製テー
プの再生画像の品位を悪くする目的で、第５図（ａ）に
示すように、垂直帰線消去期間の等化期間および垂直同
期期間を除く期間（以降、付加パルス期間と称する）に
、ＡＧＣ応答制御信号が数Ｈ−１０Ｈの範囲で挿入され
ている場合がある。このＡＧＣ応答制御信号は、第５図
（ｂ）に拡大して示すように、ＩＨの間に同期信号５Ｙ
ＮＣとしての疑似同期パルスとその直後に続く輝変転幅
部分とで対をなす信号列が複数設けられて構成されてい
る。

このようなＡＧＣ応答制御信号が記録されたソフトテー
プを複製する場合、複製側のＶＴＲでは、疑似同期パル
スと輝度振幅部分との間にバックポーチが設けられてい
ないために、疑似同期パルスと輝度振幅部分とを合わせ
た全振幅部分が同期振幅部分とみなされる。その結果、
ソフトテープの映像信号は、大きい同期振幅部分を有す
るものであると判別され、ＡＧＣ回路で振幅が大幅に圧
縮される。そして、上記の処理が施された複製テープを
再生すると、再生画像の明るさが大幅に暗くなったり、
モニタによっては再生画像の同期が乱れることもある。

上記のように、ＡＧＣ応答制御信号をソフトテープに記
録しておくことにより、正常な複製を妨害することがで
きるが、このＡＧＣ応答制御信号における疑似同期パル
スは、通常のＶＴＲで発生させることができないため、
前述のように全ての同期振幅部分を全てメモリ１５に書
込ませないようにした場合、キャンセルされてしまう。

それゆえ、ＡＧＣ応答制御信号により複製映像信号の振
幅を抑圧させることができなくなって著作権保護の効果
が得られず、かえって装置の信転性を低下させるという
問題が生じる。

〔課題を解決するための手段〕

本発明に係る時間軸補正装置は、上記の課題を解決する
ために、以下のように構成されていることを特徴として
いる。

すなわち、この時間軸補正装置におけるメモリの書込み
側では、再生映像信号から得られるアナログの輝度信号
を、そのペデスタルレベルを基準として輝度振幅部分の
みディジタルの輝度データに変換するＡ／Ｄ変換手段と
、輝度信号の垂直帰線消去期間における特定期間に、上
記輝度データの最下位ビットを、同期検出手段により検
出された輝度信号の同期振幅部分と入替えるデータ入替
え手段とを備えており、このデータ入替え手段を経た輝
度データを輝度信号の時間軸変動に同期するクロックで
メモリに書込むようになっている。

また、メモリの読出し側では、上記メモリから基準のク
ロックで読出された輝度データをアナログの輝度振幅部
分に変換するＤ／Ａ変換手段と、上記輝度振幅部分に基
準同期信号に基づいて設定される垂直帰線消去期間の特
定期間に上記メモリから読出された輝度データのうちの
同期振幅部分を付加するとともに、それ以外の期間に上
記同期振幅部分とは別に上記基準同期信号に基づいて発
生する同期振幅部分を付加する同期付加手段とを備えて
いる。

〔作　用〕

上記の構成において、輝度信号は、Ａ／Ｄ変換手段によ
りペデスタルレベルを基準として輝度振幅部分が輝度デ
ータに変換される一方、同期振幅部分が同期検出手段に
より検出される。例えば前述のＡＧＣ応答制御信号が設
けられる付加パルス期間を特定期間とした場合、上記輝
度データは、この特定期間の間に、データ入替え手段に
より最下位ビットが上記同期検出手段により検出された
同期振幅部分と入替えられる。そして、データ入替え手
段を経た輝度データは、メモリに輝度信号の時間軸変動
に同期するクロックで書込まれる。

これによって、輝度データは、上記メモリに書込まれた
時点で時間軸が補正されるとともに、上記特定期間の同
期振幅部分の情報を含んだ状態で上メモリに蓄えられる
。

上記メモリ内の輝度データは、基準のクロックで読出さ
れ、Ｄ／Ａ変換手段によりアナログの輝度振幅部分に変
換される。この輝度振幅部分は、同期振幅部分が含まれ
ていないが、同期付加手段により、基準同期信号に基づ
いて設定される垂直帰線消去期間の特定期間（付加パル
ス期間）に、メモリから読出された同期振幅部分が付加
され、さらにそれ以外の期間に、上記同期振幅部分とは
別に上記基準同期信号に基づいて発生する等化パルス、
垂直同期パルスおよび水平同期信号といった同期振幅部
分が新たに付加され、完成した輝度信号となる。

このように、上記の構成によれば、輝度信号は、同期振
幅部分が除かれて輝度振幅部分のみがディジタルに変換
されるので、量子化のステップ間隔が同期振幅部分を含
んでアナログ−ディジタル変換される場合に比べて狭め
られる。このため、輝度振幅部分の分解能が向上し、再
生画像の階調性を改善することができるうえ、メモリの
有効利用も図られる。また、上記の構成によれば、輝度
信号がディジタルに変換される段階で同期振幅部分が除
かれるが、垂直帰線消去期間における特定期間の同期振
幅部分だけが輝度データの一部となって残されるので、
ＡＧＣ応答制御信号等に含まれる同期振幅部分の再現が
可能になる。

〔実施例〕

本発明の一実施例を第１図および第２図に基づいて説明
すれば、以下の通りである。

本実施例に係る時間軸補正装置は、第１図に示すように
、ペデスタルクランプ回路１と、Ａ／Ｄ変換器２は、同
期分離回路３と、選択回路４と、書込み制御回路５と、
メモリ６と、Ｄ／Ａ変換器７と、読出し制御回路８と、
同期付加回路９とを備えている。

ペデスタルクランプ回路１は、輝度信号のベデスクルレ
ベルをＡ／Ｄ変換器２の変換基準電位に固定する回路で
ある。Ａ／Ｄ変換器２は、ペデスタルクランプ回路１を
経た輝度信号の輝度振幅部分のみをディジタルに変換し
、８ビツトの輝度データとする回路であり、ペデスタル
クランプ回路ｌとともにＡ／Ｄ変換手段を構成している
。また、Ａ／Ｄ変換器２は、輝度データの最下位ピント
Ｄ０と上位７ビ７トＤとを別々に出力するようになって
いる。

同期検出手段としての同期分離回路３は、輝度信号から
同期振幅部分として同期信号５ＹＮＣを検出し、これを
正極性で分離する回路である。選択出力手段としての選
択回路４は、２つの接点４ａ・４ｂを有する切換えスイ
ッチにより構成されており、接点４ａに上記最下位ピッ
）Ｄ。が入力される一方、接点４ｂに上記同期信号５Ｙ
ＮＣが入力されて、書込み制御回路５からの選択信号に
より上記両信号を選択して出力するようになっている。

書込み制御回路５は、同期信号５ＹＮＣを遅延させてペ
デスタルクランプ回路１に供給するクランプ用の遅延パ
ルスを発生するとともに、同期信号５ＹＮＣに基づいて
Ａ／Ｄ変換器２およびメモリ６に供給するクロックとメ
モリ６のデータ書込み動作を制御する書込みアドレスと
を発生するようになっている。また、書込み制御回路５
は、同期信号５ＹＮＣから検出される垂直帰線消去期間
における特定期間として、例えば前述のＡＧＣ応答制御
信号が設けられる付加パルス期間にのみ上記選択回路４
の接点４ｂを出力側に接続させるように、選択回路４の
切換え動作を制御する選択信号を出力するようになって
おり、選択制御手段としての機能を有している。

メモリ６は、非同期で書込みと続出しが可能な８ビツト
のラインメモリであり、選択回路４から出力される新た
な最下位ビット００′である最下位ビットＤ０または同
期信号５ＹＮＣと、上位７ビツトＤとを別々に記憶保持
するようになっている。Ｄ／Ａ変換器７は、メモリ６か
ら読出された上記の各データをアナログの輝度振幅部分
に変換し、輝度振幅部分を復元する回路である。

読出し制御回路８は、内部で発生する周期の安定した基
準同期信号に基づいてＤ／Ａ変換器７およびメモリ６に
供給するクロックとメモリ６のデータ読出し動作を制御
する読出しアドレスとを発生するとともに、基準同期信
号に基づいて等化パルス、垂直同期パルスおよび水平同
期信号からなる同期信号５ＹＮＣ’を発生するようにな
っている。また、読出し制御回路８は、上記基準同期信
号に基づいて設定される新たな垂直帰線消去期間の特定
期間（前述の付加パルス期間）の間にハイレヘルとなる
ゲート信号を出力するようになっている。

同期付加手段としての同期付加回路９は、ＮＡＮＤゲー
ト９１、加算器９２、ペデスタルクランプ回路９３およ
び加算器９４により構成されている。ＮＡＮＤゲート９
１は、一方の入力端子にメモリ６から出力される最下位
ビン）Ｄ。′が入力され、他方の入力端子に上記ゲート
信号が入力されるようになっている。加算器９２は、Ｄ
／Ａ変換器７から出力される輝度振幅部分に、上記ゲー
ト信号がハイレベルの間に出力されるＮＡＮＤゲート９
１の出力信号すなわち同期信号５ＹＮＣを付加する回路
である。ペデスタルクランプ回路９３は、加算器９２か
ら出力される輝度振幅部分のペデスタルレベルを同期付
加のための所定電位に固定する回路である。加算器９４
は、ペデスタルクランプ回路９３を経た輝度振幅部分に
読出し制御回路８から供給される上記同期信号５ＹＮＣ
’を付加する回路である。

上記の構成において、垂直帰線消去期間における付加パ
ルス期間にＡＧＣ応答制御信号が設けられている輝度信
号の時間軸補正を行う場合について説明する。

時間軸補正装置に再生映像信号から得られた輝度信号が
入力されると、書込み制御回路５では、同期分離回路３
により輝度信号から分離された正極性の同期信号５ＹＮ
Ｃに基づいて、遅延パルスと、クロックと、書込みアド
レスと、選択信号とが発生する。また、輝度信号は、ペ
デスタルクランプ回路１でディジタルに変換される際の
変換基準電位にクランプされた後、第２図に示すように
、Ａ／Ｄ変換器２で輝度振幅部分のみ２５６段階に量子
化されて８ビツトの輝度データに変換される。この輝度
データは、最下位ビットＤ０が選択回路４の接点４ａに
導かれる一方、上位７ビツトＤがメモリ６に導かれる。

選択回路４では、上記選択信号により、付加パルス期間
に接点４ａが出力側に接続されて同期分離回路３からの
同期信号５ＹＮＣの出力が選択され、それ以外の期間に
上記最下位ピッ）Ｄｏの出力が選択される。すなわち、
付加パルス期間は、輝度データの最下位ビットＤ０が、
ＡＧＣ応答制御信号の疑似同期パルスを含む同期信号５
ＹＮＣと入替えられたことになる。

そして、選択回路４から出力されて新たな最下位ビット
ＤＯ’　となる最下位ビットＤ。または同期信号５ＹＮ
Ｃと上位７ビツトとが、輝度データとしてメモリ６の書
込みアドレスにより指定されたアドレスに、輝度信号の
時間軸変動に同期する前記クロックで順次書込まれ、こ
の時点で、輝度データの時間軸変動が除去される。また
、最下位ピッ）Ｄ、’の同期信号５ＹＮＣは、２値信号
のパ１”としてメモリ６に書込まれる。メモリ６内の輝
度データは、最下位ビットＤＯ’　と上位７ビツトとが
、読出し制御回路８で発生した読出しアドレスにより指
定されたものから、同じく読出し制御回路８で発生した
クロックで順次読出され、Ｄ／Ａ変換器７により輝度振
幅部分に変換される。

一方、メモリ６から読出された最下位ピッ）Ｄ、’は、
別にＮＡＮＤゲート９１にも入力され、ここで、同期信
号５ＹＮＣが読出し制御回路８で発生するゲート信号に
より負極性に反転した状態で出力される。すなわち、付
加パルス期間以外の期間では、上記ゲート信号がローレ
ベルとなるため、ＮＡＮＤゲート９１の出力がハイレベ
ルとなり、付加パルス期間では、上記ゲート信号がハイ
レベルとなるため、ハイレベルとみなせる同期信号５Ｙ
ＮＣが入力されると、ＮＡＮＤゲート９１の出力がロー
レベルとなる。これによって、同期信号５ＹＮＣが元の
輝度信号に設けられていた状態に復元される。

Ｄ／Ａ変換器７からの輝度振幅部分は、加算器９２によ
り、ＮＡＮＤゲート９１で復元された同期信号５ＹＮＣ
が付加されて、ペデスタルクランプ回路９３でペデスタ
ルレベルが所定電位に固定された後、加算器９４により
読出し制御回路８で発生した等化パルス、垂直同期パル
スおよび水平同期信号からなる同期信号５ＹＮＣ’が新
たに付加され、完成した輝度信号として出力される。こ
のようにして、輝度信号は、時間軸が安定化されて、Ｙ
／Ｃ混合回路１０で図示しない別の時間軸補正装置によ
り時間軸補正が施されたクロマ信号と混合され、複合カ
ラー映像信号となる。

本実施例では、輝度信号の輝度振幅部分のみをディジタ
ルに変換してメモリ６に書込むようになっているので、
輝度信号は、アナログ−ディジタル変換における２５６
　（２”　）段階のステップを全て輝度振幅部分に割り
当てることができ、輝度振幅部分がＡ／Ｄ変換器２の最
大の分解能で量子化される。これによって、この輝度振
幅部分がモニタに再現されるときには、８ビツトのディ
ジタル処理を行った場合で最も高い階調性が得られる。

また、不要な同期振幅部分がアナログ−ディジタル変換
の時点で除かれるため、メモリ６の利用効率を向上させ
ることもできる。

一方、上記のように、輝度信号から同期振幅部分を除く
ことにより、ＡＧＣ応答制御信号の一部を構成する疑似
同期パルスも除かれてしまうが、ＡＧＣ応答制御信号が
設けられる付加パルス期間のみ、上記疑似同期パルスを
含む同期振幅部分（同期信号５ＹＮＣ）を輝度データの
最下位ビットＤｏＯ代わりにメモリ６に通過させて復元
することにより、時間軸補正の処理において上記疑似同
期パルスが失われて、ＡＧＣ応答制御信号本来の機能が
損なわれるといった不都合を回避することができる。

ところで、メモリ６に書込まれる前の輝度データは、付
加パルス期間以外では、輝度振幅部分がほぼ忠実にディ
ジタルに変換されたものとなっているが、付加パルス期
間では、最下位ビットＤ０が同期信号５ＹＮＣと入替え
られることにより、その期間の輝度振幅部分すなわちＡ
ＧＣ応答制御信号の輝度振幅部分のデータでなくなる。

このため、付加パルス期間の輝度データがアナログに変
換された輝度振幅部分に誤差が生じることになるが、そ
の誤差は１／２５５であることから、ＡＧＣ応答制御信
号本来の機能が十分保たれ、ＡＧＣ応答制御の動作に影
響を及ぼすこともない。

なお、本発明は、上記の実施例に限定されることなく、
特許請求の範囲において種々の変更が可能であることは
勿論である。例えば、本実施例では、垂直帰線消去期間
における付加パルス期間にＡＧＣ応答制御信号が設けら
れた輝度信号を時間軸補正する場合について説明したが
、上記付加パルス期間に設けられる信号は、ＡＧＣ応答
制御信号に限らず疑似同期パルスのような水平同期信号
以外の同期振幅部分を含むものであればよい。また、本
実施例におけるＡ／Ｄ変換手段は、ディジタルに変換す
る輝度信号の振幅範囲を設定するために、ペデスタルク
ランプ回路ｌにより輝度信号をＡ／、Ｄ変換器２の変換
基準電位に固定するようになっているが、これに限らず
、サンプルホールド回路を用いて輝度信号のペデスタル
レベルを保持し、これをＡ／Ｄ変換器２の変換基準電位
として設定する構成であってもよい。

〔発明の効果〕

本発明に係る時間軸補正装置は、以上のように、再生映
像信号から得られるアナログの輝度信号の同期振幅部分
のみをディジタルの輝度データに変換し、この輝度デー
タを、輝度信号の時間軸変動に同期するクロックでメモ
リに書込むようになっており、メモリに書込む前に、輝
度信号の垂直帰線消去期間における特定期間に、輝度デ
ータの最下位ビットと輝度信号の同期振幅部分とを入替
える。また、この時間軸補正装置は、上記メモリから基
準同期信号に基づくクロックで読出された輝度データを
アナログの輝度振幅部分に変換し、この輝度振幅部分に
、基準同期信号に基づいて設けられる垂直帰線消去期間
の特定期間に、上記メモリから読出された輝度データの
うちの同期振幅部分を付加するとともに、それ以外の期
間に、上記特定同期振幅部分とは別に上記基準同期信号
に基づいて発生する同期振幅部分を付加するようになっ
ている。

これにより、輝度信号は、同期振幅部分が除かれて輝度
振幅部分のみがディジタルに変換されるので、量子化の
ステップ間隔が同期振幅部分を含んでアナログ−ディジ
タル変換を行う場合に比べて狭められる。このため、輝
度振幅部分の分解能が向上するうえ、メモリの利用効率
が高められる。また、同期振幅部分は、上記のように輝
度信号がディジタルに変換される段階で除かれるが、垂
直帰線消去期間の特定期間だけ輝度データの最下位ビッ
トと入替えられて残されるので、ＡＧＣ応答制御信号の
疑似同期パルスのようなものでも再現が可能になる。

したがって、本発明を採用すれば、再生画像の階調性を
改善するとともに、メモリの有効利用を図る一方、特殊
な信号の再現をも可能として時間軸補正装置を備える機
器の信頼性を向上させることができるという効果を奏す
る。

【図面の簡単な説明】

第１図および第２図は本発明の一実施例を示すものであ
る。 第１図は時間軸補正装置の構成を示すプロンク図である
。 第２図は輝度信号を量子化する領域を示す説明図である
。 第３図および第４図は従来例を示すものである。 第３図は時間軸補正装置の構成を示すプロンク図である
。 第４図は輝度信号を量子化する領域を示す説明図である
。 第５図（ａ）はＡＣＣ応答制御信号が設けられた輝度信
号を示す波形図である。 第５図（ｂ）はＡＧＣ応答制御信号を示す第５図（ａ）
の部分拡大図である。 １はペデスタルクランプ回路、２はＡ／Ｄ変換器、３は
同期分離回路（同期検出手段）、４は選択回路（選択出
力手段）、５は書込み制御回路（選択制御手段）、６は
メモリ、７はＤ／Ａ変換器（Ｄ／Ａ変換手段）、８は読
出し制御回路、９は同期付加回路（同期付加手段）であ
る。

Claims (1)

1. 【特許請求の範囲】 １、再生映像信号から得られるアナログの輝度信号をそ
   のペデスタルレベルを基準として輝度振幅部分のみディ
   ジタルの輝度データに変換するＡ／Ｄ変換手段と、 輝度信号の同期振幅部分を検出する同期検出手段と、 輝度信号の垂直帰線消去期間における特定期間に、上記
   Ａ／Ｄ変換手段から出力される輝度データの最下位ビッ
   トを、上記同期検出手段により検出される同期振幅部分
   と入替えるデータ入替え手段と、 このデータ入替え手段を経た輝度データを輝度信号の時
   間軸変動に同期するクロックで書込むとともに基準のク
   ロックで読出すメモリと、 このメモリから読出された上記選択出力手段の出力信号
   および上記上位ビットをアナログの輝度振幅部分に変換
   するＤ／Ａ変換手段と、 このＤ／Ａ変換手段から出力される輝度振幅部分に、上
   記メモリから読出された輝度データのうちの同期振幅部
   分を、基準同期信号に基づいて設定される垂直帰線消去
   期間の特定期間に付加するとともに、この特定期間以外
   の期間に上記同期振幅部分とは別に上記基準同期信号に
   基づいて発生した同期振幅部分を付加する同期付加手段
   とを備えていることを特徴とする時間軸補正装置。