JPH04180128A - Process controller - Google Patents

Process controller

Info

Publication number
JPH04180128A
JPH04180128A JP30925790A JP30925790A JPH04180128A JP H04180128 A JPH04180128 A JP H04180128A JP 30925790 A JP30925790 A JP 30925790A JP 30925790 A JP30925790 A JP 30925790A JP H04180128 A JPH04180128 A JP H04180128A
Authority
JP
Japan
Prior art keywords
notify
signal
notifying
queue
interrupt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30925790A
Other languages
Japanese (ja)
Inventor
Hiroshi Okubo
宏 大久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP30925790A priority Critical patent/JPH04180128A/en
Publication of JPH04180128A publication Critical patent/JPH04180128A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve the throughput of a process controller by counting the generating times of notifying signals in order to notify a process with which a program is over and also to reduce the count value by one unit if the notifying signals are produced after reception of an interruption request in a multi- task system. CONSTITUTION:An interruption detecting part 2 detects the notifying signal received from a CPU with an external interruption request. A state deciding part 4 scans the process of a queue train 3 based on the detected notifying signal and applies the notifying signal to the process which is not kept in a run state. Meanwhile a notifying unable signal is outputted when all processes are kept in the run states. A counter 5 counts these notifying unable signals. When a processing end detecting part 6 detects the end of a process program, a remaining interruption deciding part 7 reduces the count value of the counter 5 by one unit and at the same time notifies again the process whose program has just ended.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はマルチタスクシステムにおけるプロセス制御装
置に関するものであり、特に、プロセスの起動命令(ノ
ーティファイ信号)を確実に受付けてプロセスを起動(
ノーティファイ)させることができるプロセス制御装置
に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a process control device in a multitasking system.
The present invention relates to a process control device that can notify the user.

(従来の技術) マルチタスクシステムにおいて、成る命令を実行中にイ
ンタラブドやフォルト等の割込信号が受付けられると、
キューを構成する複数のプロセスにノーティファイ信号
が発せられ、ストップ(STOP)状態のプロセスの1
つがノーティファイされてレディ (READY)状態
つまり実行可能状態となる。そして、連続して割込が受
は付けられ複数のプロセスがレディ状態になると、レデ
ィ状態となったプロセスのうち、優先度の高いプロセス
から順番に起動されて予定のプログラムを実行する。
(Prior Art) In a multitasking system, when an interrupt signal such as Interrupt or Fault is received while executing instructions,
A notify signal is issued to multiple processes that make up the queue, and one of the processes in the STOP state
is notified and becomes ready (READY), that is, executable. Then, when interrupts are successively accepted and a plurality of processes become ready, the processes in the ready state are activated in order starting from the one with the highest priority to execute the scheduled program.

ところか、用意された複数のプロセスのすべてがレディ
状態になった後、さらに割込要求が入力され、ノーティ
ファイ信号が発せられた場合は、その後に入力された割
込要求に基づくノーティファイ信号をプロセスが受付け
られず、プロセスは割込みが発生したことを認識できな
い。すなわちノーティファイされない。
However, if an interrupt request is further input and a notify signal is issued after all of the prepared processes are in the ready state, the notify signal based on the subsequently input interrupt request The process cannot accept the interrupt, and the process cannot recognize that an interrupt has occurred. In other words, it is not notified.

このような不具合を改善するためには、プロセスの数を
増やせば良いが、メモリ容量に制限があるため、可能な
限りプロセスの数は少ない方が望ましい。
In order to improve this kind of problem, the number of processes can be increased, but since memory capacity is limited, it is desirable to have as few processes as possible.

プロセスの数を増やさずに上記の問題点を解消するため
に、次のような方法が考えられる。
In order to solve the above problems without increasing the number of processes, the following methods can be considered.

マルチタスクシステムにおいては、各種フォルトおよび
インタラブドレベル毎に複数のプロセスが存在し、それ
ぞれがキューを構成している。そして、それぞれのキュ
ーはプロセスを指示するポインタを含むキューヘッダを
有している。このキューヘッダに、前記ポインタのほか
、ノーティファイ記録フラグを設けるのである。
In a multitasking system, a plurality of processes exist for each type of fault and interconnected level, and each process constitutes a queue. Each queue has a queue header containing a pointer to the process. In addition to the pointer, a notify record flag is provided in this queue header.

このようなキューヘッダを有するシステムにおいて、例
えば、成る割込みが発生し、これを処理するプロセスが
すべてノーティファイされてレディ状態となった場合、
CPUはノーティファイ信号を受付けら五るプロセスか
存在しないことを検出して前記ノーティファイ記録フラ
グをセットする。
In a system with such a queue header, for example, if an interrupt occurs and all processes that handle it are notified and become ready,
The CPU detects that there is no process that has received the notify signal and sets the notify record flag.

その結果、実行中のプログラムの処理が終了した時点で
、前記ノーティファイ記録フラグがセットされているの
が認識され、プログラムの処理を終了したプロセスは、
直ちに再度ノーティファイされる。
As a result, when the processing of the program being executed is finished, it is recognized that the notify record flag is set, and the process that has finished processing the program can
You will be notified again immediately.

このように、1ビツトのフラグを設けるだけで、プロセ
スの数が1つ増加したのと同等の効果か得られる。
In this way, by simply providing a 1-bit flag, the same effect as increasing the number of processes by one can be obtained.

(発明が解決しようとする課題) 上記の従来技術には次のような問題点があった。(Problem to be solved by the invention) The above conventional technology has the following problems.

すなわち、上記の技術ではノーティファイ記録フラグに
よって記録できるノーティファイの数は1つのキューに
付き1つだけであるため、多くのノーティファイを記録
できない。
That is, in the above technique, the number of notifications that can be recorded by the notify recording flag is only one per queue, and therefore many notifications cannot be recorded.

したがって、割込要求がさらに連続して多く発生するよ
うなシステムでは、システムの応答か悪く、システムダ
ウンに至ることもあるという問題点があった。
Therefore, in a system in which a large number of interrupt requests occur continuously, there is a problem in that the system response is poor and the system may go down.

本発明の目的は、上記の問題点を解消し、より多くの連
続する割込要求に対しても、これを確実に受付けて予定
のプログラムを実行することができるプロセス制御装置
を提供することにある。
An object of the present invention is to solve the above-mentioned problems and provide a process control device that can reliably accept a larger number of consecutive interrupt requests and execute a scheduled program. be.

(課題を解決するための手段および作用)上記の課題を
解決し、目的を達成するための本発明は、同一割込レベ
ルの割込処理を行う複数のプロセスがすべてレディ状態
で、さらに割込要求が受付けられてノーティファイ信号
が発生した場合、このノーティファイ信号の発生回数を
計数し、この計数値が予定値以上の場合は、プログラム
の処理を終了したプロセスをノーティファイすると共に
、前記計数値を1単位減少させるように構成した点に特
徴がある。
(Means and Effects for Solving the Problems) In order to solve the above problems and achieve the objects, the present invention provides that a plurality of processes that perform interrupt processing of the same interrupt level are all in a ready state, and When a request is accepted and a notify signal is generated, the number of times this notify signal is generated is counted, and if this count is greater than or equal to the expected value, the process that has finished processing the program is notified and the It is distinctive in that it is configured so that the numerical value is decreased by one unit.

上記のように構成された本発明によれば、各割込レベル
毎のプロセスのすべてかノーティファイされた後に割込
要求が受付けられた場合であっても、この割込要求を計
数値として記録しておける。
According to the present invention configured as described above, even if an interrupt request is accepted after all processes for each interrupt level have been notified, this interrupt request is recorded as a count value. I can keep it.

したがって、予定のプログラムを実行し終わった時点て
、CPUは前記計数値に基づいて割込みの発生を検知で
き、プログラムを実行し終わったプロセスを再びノーテ
ィファイすることかできる。
Therefore, when the scheduled program has been executed, the CPU can detect the occurrence of an interrupt based on the count value, and can notify the process that has finished executing the program again.

(実施例) 以下、図面を参照して本発明の詳細な説明する。(Example) Hereinafter, the present invention will be described in detail with reference to the drawings.

第3図は本発明の一実施例を示すマルチタスクシステム
を採用したコンピュータシステムにおけるメモリの要部
構成図であり、第4図はインタラブドAに基づいて予定
のプログラムを実行するプロセスのキュー構造を示すブ
ロック図である。
FIG. 3 is a block diagram of main parts of a memory in a computer system employing a multitasking system showing an embodiment of the present invention, and FIG. FIG.

第3図において、各フォルトおよびインタラブド毎にキ
ューヘッダfl、f2.il、i2が設けられており、
さらにこれらのキューヘッダに対応してノーティファイ
記録カウンタC1〜C4か設けられている。
In FIG. 3, queue headers fl, f2 . il, i2 are provided,
Furthermore, notify recording counters C1 to C4 are provided corresponding to these queue headers.

また、第4図において、各プロセスla、lbはリスト
構造のキューをなしていて、キューヘッダ11のポイン
タはキューの先頭を指している。
Further, in FIG. 4, the processes la and lb form a queue having a list structure, and the pointer of the queue header 11 points to the head of the queue.

このような構成においで、例えばインクラブドAに対す
る割込要求が連続的に発生した場合、インクラブドAの
キューへラダ11が指しているプロセス1aおよびそれ
に続くプロセス1bのいずれかをノーティファイしてレ
ディ状態にする。
In such a configuration, for example, if interrupt requests to Included A occur continuously, either the process 1a pointed to by the ladder 11 or the subsequent process 1b to the queue of Included A is notified and placed in a ready state. Make it.

プロセスla、lbの両方がすてにレディ状態の場合は
、インタラブドAに対応する前記カウンタC3がインク
リメントされる。
If both processes la and lb are already in the ready state, the counter C3 corresponding to interwoven A is incremented.

次に、本実施例のプロセス制御装置の要部機能を説明す
る。
Next, the main functions of the process control device of this embodiment will be explained.

第1図において、キュー列3はインクラブドおよびフォ
ルトレベル毎つまり、同一割込レベル毎の複数のキュー
からなり、さらに各キューはそれぞれ第4図に示したよ
うに複数のプロセスからなる。
In FIG. 1, the queue array 3 consists of a plurality of queues for each included and fault level, that is, for each same interrupt level, and each queue consists of a plurality of processes, as shown in FIG. 4.

割込検出部2は、外部からの割込要求信号に基づいてC
PUから発せられるノーティファイ信号を検出する。そ
して、ノーティファイ信号の検出信号およびノーティフ
ァイ信号の情報はプロセス状態判定部4に供給される。
The interrupt detection unit 2 detects C based on an external interrupt request signal.
Detects the notify signal emitted from the PU. Then, the detection signal of the notify signal and the information of the notify signal are supplied to the process state determination section 4.

ノーティファイ信号の検出信号およびノーティファイ信
号の情報を供給されたプロセス状態判定部4は、前記ノ
ーティファイ信号の情報に基づいてキュー列3のプロセ
スを走査し、その状態を検出する。
The process state determination unit 4, which has been supplied with the notify signal detection signal and the notify signal information, scans the processes in the queue queue 3 based on the notify signal information and detects the state thereof.

プロセス状態判定部4は、プロセスの情報を解析し、レ
ディまたはラン(実行)状態でないプロセスに対して前
記ノーティファイを与えレディ状態にする。
The process state determining unit 4 analyzes process information and gives the notification to a process that is not in a ready or running state to put it in a ready state.

また、プロセス状態判定部4において走査されたすべて
のプロセスがレディまたはラン状態であった場合は、ノ
ーティファイ不能信号を出力する。
Further, if all the processes scanned by the process state determining unit 4 are in the ready or running state, a notify disable signal is output.

カウンタ5はこのノーティファイ不能信号に応答してイ
ンクリメントされる。このカウンタ5は前記ノーティフ
ァイ記録カウンタC1〜C4を集合したものであり、各
割込レベル毎に設けられている。
Counter 5 is incremented in response to this notify disabled signal. This counter 5 is a collection of the notify recording counters C1 to C4, and is provided for each interrupt level.

処理終了検出部6では、プロセスの要求に基づいて起動
された予定のプログラムの処理が終了したことを検出す
る。
The processing end detection unit 6 detects that processing of a program scheduled to be started based on a process request has ended.

プログラムの処理を終了したことが検出されると、残り
割込判断部7は、前記カウンタ5の値を解析して、プロ
セスをノーティファイしなければならない割込要求が残
っているかどうか判断する。
When it is detected that the processing of the program has ended, the remaining interrupt determining unit 7 analyzes the value of the counter 5 and determines whether there are any remaining interrupt requests that require notification of the process.

残り割込判断部7は、受付けられていないノーティファ
イが残っていると判断した場合、カウンタ5にディクリ
メント信号を出力すると共に、キュー列3の中の、今、
プログラムの処理を終了したばかりのプロセスを再びノ
ーティファイしてレディ状態に変化させる。
When the remaining interrupt determination unit 7 determines that there are remaining notifications that have not been accepted, it outputs a decrement signal to the counter 5 and also outputs a decrement signal to the counter 5 and updates the current notifications in the queue queue 3.
Notify the process that has just finished processing the program again and change it to the ready state.

続いて、本実施例の動作つまりノーティファイ制御動作
を説明する。第2図は本実施例の動作を示すフローチャ
ートである。
Next, the operation of this embodiment, that is, the notify control operation will be explained. FIG. 2 is a flowchart showing the operation of this embodiment.

同図において、ステップS1ではCPUから発せられる
ノーティファイ信号の有無によって割込要求の監視を行
い、ノーティファイ信号が検出されたならばステップS
2に進む。
In the same figure, in step S1, an interrupt request is monitored depending on the presence or absence of a notify signal issued from the CPU, and if a notify signal is detected, step S1 is performed.
Proceed to step 2.

ステップS2では、レディ状態でないプロセス、つまり
ノーティファイ信号を受付けられるプロセスがキューに
存在しているか否かを判断し、レディ状態でないプロセ
スがあれば、ステップS3に進んでそのプロセスをノー
ティファイしてレディ状態にする。
In step S2, it is determined whether or not there is a process in the queue that is not in a ready state, that is, a process that can accept a notify signal. If there is a process that is not in a ready state, the process advances to step S3 and the process is notified. Make it ready.

割込要求があったにもかかわらず、ノーティファイでき
るプロセスがない場合は、ステップS2からステップS
4に進む。
If there is no process that can be notified even though there is an interrupt request, step S2 to step S
Proceed to step 4.

ステップS4では、受付けられなかったノーティファイ
信号があったことを記録するカウンタ5のカウンタ値を
インクリメント(+1)する。
In step S4, the counter value of the counter 5, which records that there was a notify signal that was not accepted, is incremented (+1).

ステップS5では、予定のプログラムの処理を終えてキ
ューに戻ってきたプロセス、つまりノーティファイ信号
を受付可能になったプロセスの有無を判断する。
In step S5, it is determined whether there is a process that has returned to the queue after completing the scheduled program processing, that is, a process that can now accept a notify signal.

ステップS5の判断が否定の場合は、1サイクルのノー
ティファイ制御処理を終える。
If the determination in step S5 is negative, one cycle of notify control processing ends.

一方、ステップS5の判断が肯定の場合は、ステップS
6に進んでカウンタ5のカウンタ値が“0”か否か、つ
まり受付けられなかったノーティファイ信号があるか否
かを判別する。
On the other hand, if the determination in step S5 is affirmative, step S
The process proceeds to step 6, where it is determined whether the counter value of the counter 5 is "0", that is, whether there is a notify signal that has not been accepted.

カウンタ値が“0″の場合は、1サイクルのノーティフ
ァイ制御処理を終えるが、カウンタ値か“0°でない場
合はステップS7に進み、前記予定のプログラムの処理
を終えてキューに戻ってきたプロセスをノーティファイ
してレディ状態にする。
If the counter value is "0", one cycle of notify control processing is completed, but if the counter value is not "0°", the process proceeds to step S7, and the process that has finished processing the scheduled program and returned to the queue Notify and make it ready.

ステップS8では、1つのプロセスがノーティファイさ
れたので、カウンタ5のカウンタ値をディクリメント(
−1)する。
In step S8, since one process has been notified, the counter value of counter 5 is decremented (
-1) Do.

なお、ステップS1で割込要求が検出されなかった場合
は、ステップS2.S4をスキップしてステップS5に
移行する。
Note that if no interrupt request is detected in step S1, step S2. Skip S4 and proceed to step S5.

上記の制御動作によってノーティファイされてレディ状
態になったプロセスは、優先順位に従って予定のプログ
ラムを実行する。なお、優先順位はシステムによって任
意に選択される。
A process that is notified and becomes ready by the above control operation executes a scheduled program in accordance with the priority order. Note that the priority order is arbitrarily selected by the system.

(発明の効果) 以上の説明から明らかなように、本発明によれば、受付
けられていないノーティファイ信号の数、つまりプロセ
スのキューに受付けられていない割込要求が残っている
ことをノーティファイ記録カウンタのカウンタ値によっ
て認識できる。
(Effects of the Invention) As is clear from the above description, according to the present invention, the number of unaccepted notify signals, that is, the number of unaccepted interrupt requests remaining in the process queue can be notified. It can be recognized by the counter value of the recording counter.

したがって、ノーティファイ記録カウンタ用に数ビット
のメモリを確保するだけで、プロセスの個数を増やした
のと同等の処理能力向上効果が得られる。
Therefore, by simply securing a few bits of memory for the notify record counter, the same effect of improving processing performance as increasing the number of processes can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例を示すシステムの要部機能ブロ
ック図、第2図は実施例の動作を示すフローチャート、
第3図は本発明の実施例を示すメモリの要部構成図、第
4図はプロセスのキュー構造の一例を示すブロック図で
ある。 la、lb・・・プロセス、2・・・割込検出部、3・
・・キュー列、4・・・プロセス状態判定部、5・・・
カウンタ、6・・・処理終了検出部、7・・・残り割込
判断部 代理人  弁理士 平木通人 外1名 III図 む 第   3   図 第   2   図
FIG. 1 is a functional block diagram of main parts of a system showing an embodiment of the present invention, FIG. 2 is a flowchart showing the operation of the embodiment,
FIG. 3 is a block diagram showing a main part of a memory showing an embodiment of the present invention, and FIG. 4 is a block diagram showing an example of a process queue structure. la, lb...process, 2...interrupt detection unit, 3.
...Queue line, 4...Process state determination section, 5...
Counter, 6...Processing end detection unit, 7...Remaining interrupt judgment unit Agent Patent attorney Michito Hiraki and 1 other person Figure 3 Figure 2

Claims (1)

【特許請求の範囲】[Claims] (1)同一割込レベルの割込処理を行うプロセスが複数
設けられたマルチタスクシステムのプロセス制御装置に
おいて、 前記プロセスを起動させるノーティファイ信号を検出す
る割込検出手段と、 前記複数のプロセスのすべてがレディ状態の時に、前記
ノーティファイ信号が受付けられた場合、ノーティファ
イ不能信号を出力するプロセス状態判定手段と、 前記ノーティファイ不能信号に応答してカウンタ値を1
単位増加することにより、ノーティファイ信号の発生回
数を計数する計数手段と、 前記計数手段に計数値があって、プログラムの処理を終
了したプロセスが発生した場合に、このプロセスをノー
ティファイすると共に、前記計数値を1単位減少させる
手段とを具備したことを特徴とするプロセス制御装置。
(1) In a process control device for a multitasking system in which a plurality of processes that perform interrupt processing of the same interrupt level are provided, an interrupt detection means for detecting a notify signal for activating the process; process state determining means for outputting a notify disabled signal if the notify signal is accepted when everything is in a ready state;
a counting means for counting the number of occurrences of a notify signal by incrementing the number of times a notify signal is generated; and when the counting means has a count value and a process that has finished processing a program occurs, notifies this process; A process control device comprising means for decreasing the count value by one unit.
JP30925790A 1990-11-15 1990-11-15 Process controller Pending JPH04180128A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30925790A JPH04180128A (en) 1990-11-15 1990-11-15 Process controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30925790A JPH04180128A (en) 1990-11-15 1990-11-15 Process controller

Publications (1)

Publication Number Publication Date
JPH04180128A true JPH04180128A (en) 1992-06-26

Family

ID=17990823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30925790A Pending JPH04180128A (en) 1990-11-15 1990-11-15 Process controller

Country Status (1)

Country Link
JP (1) JPH04180128A (en)

Similar Documents

Publication Publication Date Title
US5542076A (en) Method and apparatus for adaptive interrupt servicing in data processing system
CN109918141A (en) Thread execution method, device, terminal and storage medium
US6295602B1 (en) Event-driven serialization of access to shared resources
JPH04180128A (en) Process controller
US5388261A (en) Apparatus and method for handling frame overruns in a digital signal processing system
JP2665380B2 (en) System error detection processing method
JPS62288946A (en) Jump log recording system
JP2689778B2 (en) Runaway detection device for electronic control unit
JP2762817B2 (en) Application program loop / stall monitoring device
JP3308670B2 (en) Event-driven processing equipment failure detection device
JPH08137703A (en) Task switching device
JPH05204867A (en) Timer interruption control system in symmetric multiprocessor system
JPH01158542A (en) Alarm collecting system
JPH07168723A (en) External event detecting method for computer system
JP2764978B2 (en) Information processing device
JPH05197574A (en) Task time waiting controller
JPH0830560A (en) Load control system for computer system
JP3068317B2 (en) Microcomputer
JPH05210515A (en) Instruction interruption priority processor
JPH09134294A (en) Interruption control circuit
JP3405794B2 (en) Multiprocessor system
JPH0374771B2 (en)
JP3538833B2 (en) Dynamic method of idle waiting time
JPH0713883A (en) Bus adapter device
JPH11143824A (en) Bus arbitration system