JPH0418002Y2 - - Google Patents

Description

【考案の詳細な説明】 ［産業上の利用分野］ 本考案はテストモジユールに関し、特にシーケ
ンスコントローラのプログラムのシミユレーシヨ
ンを実施する際にそのシーケンスコントローラに
装着して入力条件を追加し、また出力信号条件を
確認するのに好適なテストモジユールに関する。

シーケンスコントローラはプログラムの内容に
応じて実行処理されるため、使用者は組合せる被
制御システムの動作に適合するようにプログラム
を作成した後に、それを実機シーケンスコントロ
ーラのメモリ部にローデイングして実行させ、正
しくプログラムが作成されて実行処理がなされて
いるか否かを確認する必要がある。これらの確認
作業では一般に被制御システムが小さければ実際
の入出力条件をシーケンスコントローラに直接接
続して実際にシステムを稼動させることによりそ
の確認をし、実システムの稼動に移行することに
ができる。しかしながら、プログラム量が大きく
なると実際にシステムを稼動させて確認すること
は困難となるため、机上でのシミユレーシヨンを
行つてプログラムのデバツクをした後に実システ
ムの稼動に移行している。この机上シミユレーシ
ヨンを実施するに際しては可能な限り実際に適用
される状態で処理されることが望まれる。

第１図はそのような要請に応じて提供された従
来のシーケンスコントローラの一例を示し、ここ
で１はラツク、２は電源、３はCPU（中央処理装
置）、４はメモリユニツトであり、電源２、CPU
３およびメモリユニツト４はラツク１に収納され
ている。５は入力条件または出力条件を与える入
力または出力カードユニツト（以後、入力または
出力カードと称する）であり、プログラムで指示
された入出力配置アドレス位置に当たる入出力カ
ード装着部（スロツト）６にガードレール７に案
内されて着脱自在に適宜収納される。５Ａはカー
ド５の後端に取り付けたバス接触子群であり、入
出力カード装着部６の内部に配設した不図示のコ
ネクタと結合して後述のバス信号線と接続する。

第２図ＡおよびＢはそれぞれ第１図の入力カー
ド５と出力カード５の一例を示し、ここで５Ｂは
入力カード５の前面に設けた外部接続端子台であ
り、複数の接点S₀〜S₇からなる外部入力スイツチ
１１を介してAC100Vの外部信号電源１２と接続
する。５Ｃは出力カード５の出力信号表示灯であ
り、外部接続端子台５Ｄの各端子に対応して配設
され、出力信号の発信に応じて点滅する。表示灯
５Ｃのない出力カードを用いる場合には、別に準
備した出力信号表示灯だけのカード（不図示）も
装着して出力信号の確認を行う。これらのカード
５をラツク１に挿入してセツトした後、入力スイ
ツチ１１により入力信号を供給し、それと対応す
る出力信号が発信するのを出力信号表示灯５Ｃに
より確認し、これによりシミユレーシヨンがなさ
れる。

しかしながら、このような従来装置において
は、第２図のような信号電源１２をシーケンスコ
ントローラの外部装置として設ける必要があり、
また入力カードの個数と等しい個数の複数の入力
スイツチ１１を外部にあらかじめ設けてこの入力
スイツチを信号電源１２とシーケンスコントロー
ラとに接続する必要があるため、その接続構成が
繁雑となり、取扱いも不便であつた。また、入力
カードと出力カード（出力信号表示カードとも称
する）とが別々なため、入力カードやテストモジ
ユールを使用するときは出力カードも別に準備し
なければならなかつた。

本考案の目的は、上述した欠点を除去し、構造
簡潔で取扱い容易、かつ入力信号と出力信号の両
方の確認ができるようにしたシーケンスコントロ
ーラのプログラムのテストモジユールを提供する
ことにある。

すなわち、本考案は、シーケンスコントローラ
に装着してプログラムのシミユレーシヨンを実施
するテストモジユールにおいて、前記シーケンス
コントローラに対する装着条件並びにバス信号線
への適合条件を通常の入力カードおよび出力カー
ドと共通にするとともに、データバスに送出する
入力信号の各ビツトに対応して接点を開閉可能な
入力条件設定用の入力スイツチと、該入力スイツ
チからの入力信号を前記データバスに送出する入
力用、前記シーケンスコントローラからの出力信
号を前記データバスから取り込む出力用に設定す
るための切換スイツチと、前記出力スイツチごと
に設けられ、前記入力スイツチからの入力信号
を、前記切換スイツチの入力用設定信号を前記シ
ーケンスコントローラからのカードセレクト信号
および読み込み信号との論理積条件により前記シ
ーケンスコントローラへ出力する入力回路と、前
記シーケンスコントローラから出力される出力信
号を、前記切換スイツチの出力用設定信号と前記
シーケンスコントローラからのカードセレクト信
号および書き込み信号との論理積条件により取り
込む出力回路と、前記入力回路に接続され前記入
力スイツチからの入力信号に基づいて入力条件を
表示する入力表示手段と、前記出力回路に接続さ
れ前記データバスからの出力信号に基づいて出力
信号を表示する出力表示手段とを具備することを
特徴とするものである。

以下、図面を参照して本考案を説明する。

第３図は本考案に用いるシーケンスコントロー
ラの構成の一例を示す。なお、外形は第１図の従
来例と同様なのでその詳細な説明は省略する。こ
こで、８はバス信号線であり、CPU３と例えば
８枚の入出力カード５とを接続する。このバス信
号線８はデータバス₀〜₇の他に、カードセ
レクト信号₀〜₇、読み取り信号、書き込
み信号およびリセツト信号RSTの制御信号ラ
インを含む。データバス₀〜₇は８ビツトパ
ラレル構成のもので、CPU３と各入出力カード
５間のデータ転送に用いられる。カードセレクト
信号₀〜₇はCPU３から発せられ、その信号
ラインは各カード５毎に個別に接続されている。
読み取り信号は入力カード５からの入力デー
タをCPU３が読み取るタイミングを決める信号
で、CPU３から発せられる。すなわち、対象の
入力カード５からデータバス₀〜₇に送出さ
れた入力データは読み取り信号によりCPU３
に読み込まれる。

書き込み信号WRはCPU３が出力カード５へ出
力データを転送し書き込むタイミングを決める信
号で、CPU３から発せられる。すなわち、CPU
３からデータバス₀〜₇に送出された出力信
号は、引き続いて送出される書き込み信号に
より対象の出力カード５に書き込まれる。リセツ
ト信号RSTは出力カード５等に対し電源投入時
やイニンシヤル（初期設定）処理時に外部の出力
信号をリセツトするのに用いられる信号で、
CPU３から発せられる。なお、リセツト信号
RST以外の上述の信号およびデータは負論理で
扱われる。

第４図は本考案テストモジユールであるテスト
カード２０の外形の一例を示し、ここで２１はデ
ータバス₀〜₇に対応してその入力点数と同
一数設けた入力スイツチ（入力信号スイツチ）、
２２はその入力スイツチ２１のそれぞれに対応し
て設けた入力表示灯（入力信号表示灯）、２３は
データバス₀〜₇に対応してその出力点数と
同一数設けた出力表示灯（出力信号表示灯）であ
り、これらの部品２１〜２３は各テストカード２
０の前面に並設する。また、各テストカード２０
は、その外形寸法を入出力カード５（第３図参
照）と同一寸法にし、かつバス信号線８との接続
関係も入力出力カード５と同一にして置換性をも
たせ、シミユレーシヨン時にその入出力カード５
の代りにシーケンスコントローラ本体に挿入して
使用する。さらに、後述の切換スイツチによりテ
ストカード２０は入力ユニツトとして、または出
力ユニツトとして切換使用できる。

第５図は第４図の本考案テストカード２０の回
路構成例を示し、ここで３１は第３図のバス信号
線８に接続するバス接続部（接続端子部）であ
り、第１図のバス接触子５Ａと同一形状をしてい
る。インバータ３３、Ｄ型ラツチ回路３４、パワ
ー型インバータ３５、出力信号用LED（出力表示
灯）２３、トライステートバツフア３７、入力ス
イツチ２１、および入力信号用LED（入力表示
灯）２２から構成され、データバス₀〜₇の
各ビツト毎に独立して同一の動作をする同一構成
の回路を各データバス₀〜₇の点数に対応し
て８回路分収容したいる。カードセレクト信号
CS、ライト（書き込み）信号、リード（読
み出し）信号およびリセツト信号RSTの各制
御信号は、一対の３入力アンドゲート３２ａおよ
び３２ｂを介して、または直接に上述の８回路に
共通に作用する。

４０は入出力表示切換スイツチであり、接点４
０ａまたは４０ｂ側に切換えることにより、対応
する３入力アンドゲート３２ａまたは３２ｂのい
ずれか一方を有効にし、それにより入力または出
力の一方のみを表示させることができる。接点４
０ａと入力端子の１つが接続する３入力アンドゲ
ート３２ａにはカードセレクト信号とライト
信号が入力し、そのゲート３２ａの出力端子
は各Ｄ型ラツチ回路３４のＣ入力端子と接続して
いる。また、他方の接点４０ｂと入力端子の１つ
が接続する３入力アンドゲート３２ｂにはカード
セレクト信号CSとリード信号RDが入力し、その
ゲート３２ｂの出力端子は各トライステートバツ
フア３７の制御端子と接続している。

切換スイツチ４０が接点４０ａ側にあるとき
は、３入力アンドゲート３２ａが有効となるか
ら、CPU３からデータバス₀〜₇を介して供
給される出力データ（出力信号）はインバータ３
３により反転されて正論理信号に変わり、さらに
Ｄ型ラツチ回路３４に供給されてラツチされ、ア
ンドゲート３２ａからの信号のタイミングでパワ
ー型インバータ３５に送出されて反転された後、
抵抗R₁を通じて出力信号用LED（発光ダイオー
ド）２３に供給される。これにより、CPU３の
データの出力に同期して出力信号用LED２３を
点灯させることができる。一方、切換スイツチ４
０が接点４０ｂ側にあるときは、３入力アンドゲ
ート３２ｂが有効となるから、接点SW₀〜SW₇が
閉じた入力スイツチ２１からの入力データ（入力
信号）をトライステートバツフア３７を介して対
応するデータバス₀〜₇に送出することがで
きる。その際、オン状態の入力スイツチ２１と直
列に接続されている抵抗R₂を通じて、対応する
入力信号用LED２２が点灯する。

なお、切換スイツチ４０による入出力切換操作
が不要の場合は、そのスイツチ４０を取り除き、
接点４０ａまたは４０ｂに接続していたアンドゲ
ート３２ａおよび３２ｂの入力端子を接地すれば
よい（不図示）。このスイツチ４０が不要の場合
とは、１つのスロツト６（第１図参照）におい
て、入力および出力条件が共に存在する場合であ
り、具体的には１つのカードセレクト信号に
対してCPU３が入力として信号を取り込んだり、
かつ信号を送り出したりする場合である。

さらに、第５図の回路の動作を詳細に説明す
る。

まず、入力信号カードとして動作させる場合に
は、上述のように切換スイツチ４０を接点４０ｂ
側にセツトして、３入力アンドゲート３２ｂを有
効にする。次いで、データバス₀〜₇側に送
出する入力信号の各ビツトに対応して入力スイツ
チ２１の各接点SW₀〜SW₇をそれぞれオン（開）
またはオフ（閉）にする。その接点SW₀〜SW₇が
オンとなれば、対応する入力表示灯（入力信号用
LDE）２２が導通状態となつて点灯すると同時
に、その接点を通過する出力はトライステートバ
ツフア３７に供給され、バス側のカードセレクト
信号とリード信号の入力のタイミングで対
応するデータバス₀〜₇に送出される。一
方、オフ状態の接点SW₀〜SW₇に対応する入力表
示灯２２は点灯せず、データバス₀〜₇には
信号が送出されない。従つて、入力スイツチ２１
の各接点SW₀〜SW₇の開閉状態に対応して入力表
示灯２２が点灯すると共に、制御信号および
RDに同期してデータバス₀〜₇に入力スイ
ツチ２１の信号状態が送出される。この入力信号
をCPU３が読み取り、入力条件を判断する。

次に、出力信号表示カードとして動作させる場
合には、切換スイツチ４０を接点４０ａ側に切換
えて、３入力アンドゲート３２ａを有効にする。
次いで、データバス₀〜₇から供給された出
力データはインバータ３３によつて反転されて正
論理信号となりラツチ回路３４のＤ入力端子に供
給される。続いて、あるいは同時に、カードセレ
クト信号が供給されて出力対象のテストカー
ド２０が選択され、引続いて書き込みパルス
が与えられると上述のアンドゲート３２ａのゲー
トが開き、ラツチ回路３４にトリガー入力パルス
が与えられる。これにより、ラツチ回路３４から
インバータ３３の出力状態をラツチした出力がパ
ワー型インバータ３５に送出され、抵抗R₁を通
じて対応する各出力表示灯（出力信号用LED）
２３が点灯する。従つて、８組の出力表示灯２３
はCPU３の出力データの内容により点滅表示す
ることになる。

第６図は第５図の本考案による回路を一部修正
して入力信号表示と出力信号表示とを１種類の表
示灯（入出力信号用LED）４３で兼用するよう
にした要部構成例を示し、その他の構成は第５図
と同様である。ここで、４２は２入力パワーオア
ーゲートであり、その一方の入力端子は入力スイ
ツチ２１の対応の接点SW₀〜SW₇に接続し、他方
の入力端子はＤ型ラツチ回路３４の出力端と接
続し、またそのゲート出力は抵抗R₃を介して表
示灯４３に接続している。このように、パワーオ
アーゲート４２により出力信号条件と入力信号条
件をオアー結合しているので、出力信号の場合に
も入力信号の場合にも表示灯４３を点灯させるこ
とができる。なお、表示灯４３を入出力共用可能
にしているため、切換スイツチ４０を設けて、入
力または出力の一方に定義させ、どちらの信号を
表示しているかを明確にしておく必要がある。ま
た、図示の構成は８組の回路の内１回路のみを図
示してある。

以上説明したように、本考案によれば入出力カ
ードと同一寸法にしてバス信号線の適合も同一に
し、かつ入力スイツチを内蔵させ、出力信号と入
力信号の回路を切換えて使用可能にしたテストモ
ジユールを設けたため、本テストモジユールのみ
で入力信号と出力信号の処理ができると共に、外
部の接続線やスイツチおよび電源類が不要となつ
て構成簡潔になる。また、本考案によれば、切換
スイツチにより入力信号にも出力信号にも切換え
て使用可能なため、シーケンスコントローラのラ
ツクのスロツト内に本テストモジユールを挿入
し、プログラムの定義による入出力の切換を設定
すれば、他の入出力カードは全く必要としないの
で取扱いが容易となる。さらに、本考案によれ
ば、通常の入出力カードと同様に外部に対応でき
るため、従来のテストカードで必要としたフオト
カプラー、フイルタ、パワー回路等が不要にな
り、廉価に提供することができる。

【図面の簡単な説明】

第１図は従来のシーケンスコントローラの構成
の一例を示す斜視図、第２図ＡおよびＢはそれぞ
れ第１図の入力カードと出力カードの外観を示す
正面図、第３図は本考案に用いるシーケンスコン
トローラの構成例を示すブロツク図、第４図は本
考案テストモジユールの外観の一例を示す正面
図、第５図は第４図のテストモジユールの構成例
を示すブロツク図、第６図は第４図のテストモジ
ユールの他の構成例を示す要部ブロツク図であ
る。 １……ラツク、２……電源、３……CPU、４
……メモリユニツト、５……入出力カード、５Ａ
……バス接触子、５Ｂ，５Ｄ……外部接続端子
台、５Ｃ……信号表示灯、６……入出力装着部
（スロツト）、７……ガイドレール、８……バス信
号線、１１……外部入力信号スイツチ、１２……
外部信号電源、２０……テストカード（テストモ
ジユール）、２１……入力信号スイツチ、２２…
…入力信号灯、２３……出力信号灯、３１……バ
ス接続部、３２……３入力アンドゲート、３３…
…インバータ、３４……Ｄ型ラツチ回路、３５…
…パワー型インバータ、３７……トライステート
バツフア、４０……切換スイツチ、４０ａ，４０
ｂ……接点、４２……２入力パワーオアーゲー
ト、４３……入出力共用信号灯、₀〜₇……
データバス、……カードセレクト信号、
……書き込み信号、……読み出し信号、RST
……リセツト信号、SW₀〜SW₇……スイツチ接
点、R₁〜R₃……抵抗。

Claims (1)

1. 【実用新案登録請求の範囲】 シーケンスコントローラに装着してプログラム
   のシミユレーシヨンを実施するテストモジユール
   において、 前記シーケンスコントローラに対する装着条件
   並びにバス信号線への適合条件を通常の入力カー
   ドおよび出力カードと共通にするとともに、 データバスに送出する入力信号の各ビツトに対
   応して接点を開閉可能な入力条件設定用の入力ス
   イツチと、 該入力スイツチからの入力信号を前記データバ
   スに送出する入力用、前記シーケンスコントロー
   ラからの出力信号を前記データバスから取り込む
   出力用に設定するための切換スイツチと、 前記入力スイツチごとに設けられ、前記入力ス
   イツチからの入力信号を、前記切換スイツチの入
   力用設定信号を前記シーケンスコントローラから
   のカードセレクト信号および読み込み信号との論
   理条件により前記シーケンスコントローラへ出力
   する入力回路と、 前記シーケンスコントローラから出力される出
   力信号を、前記切換スイツチの出力用設定信号と
   前記シーケンスコントローラからのカードセレク
   ト信号および書き込み信号との論理条件により取
   り込む出力回路と、 前記入力回路に接続され前記入力スイツチから
   の入力信号に基づいて入力条件を表示する入力表
   示手段と、 前記出力回路に接続され前記データバスからの
   出力信号に基づいて出力信号を表示する出力表示
   手段と を具備することを特徴とするテストモジユール。