JPH04172804A - Amplifier - Google Patents
AmplifierInfo
- Publication number
- JPH04172804A JPH04172804A JP2303696A JP30369690A JPH04172804A JP H04172804 A JPH04172804 A JP H04172804A JP 2303696 A JP2303696 A JP 2303696A JP 30369690 A JP30369690 A JP 30369690A JP H04172804 A JPH04172804 A JP H04172804A
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- amplifier
- offset voltage
- operational amplifier
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 abstract description 6
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ＢＴＬ接続された２つの演算増幅器を備える
増幅装置に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an amplifier device including two operational amplifiers connected in a BTL manner.
（従来の技術）
第２図は、従来の増幅装置の回路図を示し、同図におい
て、２１は第１の演算増幅器、２２は入力抵抗、２３，
２４．２５は各々帰還抵抗、２６は第２の演算増幅器で
ある。(Prior Art) FIG. 2 shows a circuit diagram of a conventional amplifier device, in which 21 is a first operational amplifier, 22 is an input resistor, 23,
24 and 25 are feedback resistors, and 26 is a second operational amplifier.
第１の演算増幅器２１は、その正入力端子が入力抵抗２
２を介して接地されていると共に増幅装置全体の入力端
子２７に設定されており、その出力端子２８が帰還抵抗
２３を介して自らの負入力端子に接続されて非反転増幅
器を構成している。The first operational amplifier 21 has a positive input terminal connected to an input resistor 2
2 and is connected to the input terminal 27 of the entire amplifier, and its output terminal 28 is connected to its own negative input terminal via the feedback resistor 23 to form a non-inverting amplifier. .
また、第１の演算増幅器２１の負入力端子は、帰還抵抗
２４を介して第２の演算増幅器２６の負入力端子に接続
されている。Further, the negative input terminal of the first operational amplifier 21 is connected to the negative input terminal of the second operational amplifier 26 via a feedback resistor 24.
第２の演算増幅器２６は、その出力端子２９が自らの負
入力端子に接続されると共に、その正入力端子が直接接
地されて反転増幅器を構成している。The second operational amplifier 26 has its output terminal 29 connected to its own negative input terminal, and its positive input terminal is directly grounded to form an inverting amplifier.
そして、第１及び第２の演算増幅器２１．２６の出力端
子２８．２９間の電圧が、増幅装置全体の出力になって
いる。The voltage between the output terminals 28 and 29 of the first and second operational amplifiers 21 and 26 is the output of the entire amplifier device.
以下、前記増幅装置の動作を説明する。The operation of the amplifying device will be explained below.
入力端子２７から第１の演算増幅器２１の正入力端子に
入力信号が印加されると、入力信号は第１の演算増幅器
２１により帰還抵抗２３．２４の比で定まる増幅度で増
幅されて出力端子２８に出力される。When an input signal is applied from the input terminal 27 to the positive input terminal of the first operational amplifier 21, the input signal is amplified by the first operational amplifier 21 with an amplification degree determined by the ratio of the feedback resistor 23.24, and is sent to the output terminal. 28.
また、入力信号は、第１の演算増幅器２〕の両入力端子
間のイマジナリショートを通して該第１の演算増幅器２
１の負入力端子にも現われ、該信号が、第２の演算増幅
器２６により帰還抵抗２４゜２５の比で定まる増幅度で
増幅されて出力端子２９に出力される。この結果、両出
力端子２８，２９間から増幅された信号か取り出される
のである。Further, the input signal is transmitted to the first operational amplifier 2 through an imaginary short between both input terminals of the first operational amplifier 2.
The signal also appears at the negative input terminal of No. 1, and the signal is amplified by the second operational amplifier 26 with an amplification degree determined by the ratio of the feedback resistors 24° and 25, and is output to the output terminal 29. As a result, an amplified signal is taken out between both output terminals 28 and 29.
（発明が解決しようとする課題）
しかるに、前記従来の増幅装置では、反転増幅器として
構成された第２の演算増幅器２６の正入力端子が接地さ
れているために、非反転増幅器として構成された第１の
演算増幅器２１の正入力端子及び入力抵抗２２に流れる
電流によって入力端子２７に入力オフセット電圧が発生
し、これか増幅されて出力端子２８．２９間にオフセッ
ト電圧が現われるという問題があった。(Problems to be Solved by the Invention) However, in the conventional amplifier device, since the positive input terminal of the second operational amplifier 26 configured as an inverting amplifier is grounded, the second operational amplifier 26 configured as a non-inverting amplifier There is a problem in that an input offset voltage is generated at the input terminal 27 due to the current flowing through the positive input terminal of the operational amplifier 21 and the input resistor 22, and this is amplified and an offset voltage appears between the output terminals 28 and 29.
前記に鑑みて、本発明は、出力端子間のオフセット電圧
を低減させることを目的とする。In view of the above, an object of the present invention is to reduce offset voltage between output terminals.
（３題を解決するための手段）
前記の目的を達成するため、本発明は、反転増幅器の正
入力端子側にオフセット電圧を発生させ、該オフセット
電圧によって非反転増幅器の正入力端子に発生する入力
オフセット電圧を打消すものである。(Means for Solving the Three Problems) In order to achieve the above object, the present invention generates an offset voltage at the positive input terminal of an inverting amplifier, and generates an offset voltage at the positive input terminal of a non-inverting amplifier by the offset voltage. This cancels the input offset voltage.
具体的に本発明か講じた解決手段は、第１及び第２の演
算増幅器を備え、第１及び第２の演算増幅器の出力端子
は各々抵抗を介して自らの負入力端子に接続され、第１
及び第２の演算増幅器の負入力端子同士は抵抗を介して
互いに接続され、第１の演算増幅器の正入力端子は抵抗
を介して接地され、第２の演算増幅器の正入力端子は抵
抗を介して接地されていると共に定電流源に接続されて
いる構成とするものである。Specifically, the solution taken by the present invention comprises first and second operational amplifiers, the output terminals of the first and second operational amplifiers are respectively connected to their own negative input terminals through resistors, and the first and second operational amplifiers are connected to their own negative input terminals through resistors. 1
The negative input terminals of the first operational amplifier and the second operational amplifier are connected to each other through a resistor, the positive input terminal of the first operational amplifier is grounded through the resistor, and the positive input terminal of the second operational amplifier is connected through the resistor. The structure is such that it is grounded and connected to a constant current source.
（作用）
以上の構成により、第１の演算増幅器が非反転増幅器と
して働き、第２の演算増幅器が反転増幅器として働き、
非反転増幅器として構成された第１の演算増幅器には従
来通り入力オフセット電圧が発生する。(Function) With the above configuration, the first operational amplifier works as a non-inverting amplifier, the second operational amplifier works as an inverting amplifier,
An input offset voltage is conventionally generated in the first operational amplifier, which is configured as a non-inverting amplifier.
ところが、第２の演算増幅器の正入力端子に抵抗と定電
流源とが接続されているため、該抵抗と定電流源との値
を適当に選定することにより、第２の演算増幅器の正入
力端子にオフセット電圧を発生させることができ、該オ
フセット電圧によって第１の演算増幅器に発生する入力
オフセット電圧を打ち消すことができる。このため、第
１の演算増幅器の入力端子に発生する入力オフセット電
圧が増幅され再演算増幅器の出力端子間に現われるとい
うことはなくなる。However, since a resistor and a constant current source are connected to the positive input terminal of the second operational amplifier, by appropriately selecting the values of the resistor and constant current source, the positive input terminal of the second operational amplifier can be connected to the positive input terminal of the second operational amplifier. An offset voltage can be generated at the terminal, and the offset voltage can cancel the input offset voltage generated in the first operational amplifier. Therefore, the input offset voltage generated at the input terminal of the first operational amplifier is not amplified and appears between the output terminals of the second operational amplifier.
（実施例） 以下、本発明の実施例を図面に基づき説明する。(Example) Embodiments of the present invention will be described below based on the drawings.
第１図は、本発明の一実施例に係る増幅装置の回路図で
あって、同図において、ｌは第１の演算増幅器、２は入
力抵抗、３．４．５は各々帰還抵抗、６は第２の演算増
幅器、７は抵抗、８は定電流源である。FIG. 1 is a circuit diagram of an amplifier device according to an embodiment of the present invention, in which l is a first operational amplifier, 2 is an input resistor, 3, 4, and 5 are feedback resistors, 6 is a second operational amplifier, 7 is a resistor, and 8 is a constant current source.
第１の演算増幅器１は、その正入力端子が入力抵抗２を
介して接地されていると共に増幅装置全体の入力端子９
に設定されており、その出力端子１０か帰還抵抗３を介
して自らの負入力端子に接続されて非反転増幅器を構成
している。また、第１の演算増幅器１の負入力端子は、
帰還抵抗４を介して第２の演算増幅器２の買入ツ〕端子
に接続されている。The first operational amplifier 1 has its positive input terminal grounded via an input resistor 2, and the input terminal 9 of the entire amplifier device.
The output terminal 10 is connected to its own negative input terminal via the feedback resistor 3 to form a non-inverting amplifier. Moreover, the negative input terminal of the first operational amplifier 1 is
It is connected to the input terminal of the second operational amplifier 2 via a feedback resistor 4.
第２の演算増幅器６は、その出力端子１１が帰還抵抗５
を介して自らの負入力端子に接続されていると共に、そ
の正入力端子が抵抗７を介して接地されて反転増幅器を
構成している。また、第２の演算増幅器６の正入力端子
に定電流源８が接続されている。The second operational amplifier 6 has an output terminal 11 connected to a feedback resistor 5.
It is connected to its own negative input terminal via a resistor 7, and its positive input terminal is grounded via a resistor 7 to form an inverting amplifier. Further, a constant current source 8 is connected to the positive input terminal of the second operational amplifier 6.
そして、第１及び−第２の演算増幅器１，６の出力端子
１０．ＩＩＩＪφ電圧が、増幅装置全体の出力になって
いる。Output terminals 10 . of the first and -second operational amplifiers 1 and 6 . The IIIJφ voltage is the output of the entire amplifier.
本実施例の増幅装置は以上のように構成されているため
、第１図に示す従来の増幅装置と同様に、入力端子９か
ら第１の演算増幅器１の正入力端子に入力信号が印加さ
れると、入力信号は第１の演算増幅器１により帰還抵抗
３．４の比で定まる増幅度で増幅されて出力端子１０に
出力される。Since the amplifier device of this embodiment is configured as described above, an input signal is applied from the input terminal 9 to the positive input terminal of the first operational amplifier 1, similarly to the conventional amplifier device shown in FIG. Then, the input signal is amplified by the first operational amplifier 1 with an amplification degree determined by the ratio of the feedback resistor 3.4, and is output to the output terminal 10.
また、入力信号は、第１の演算増幅器１の両入力端子間
のイマジナリショートを通して該第１の演算増幅器１の
負入力端子にも現われ、該信号が、第２の演算増幅器６
により帰還抵抗４，５の比で定まる増幅度で増幅されて
出力端子］１に出力される。The input signal also appears at the negative input terminal of the first operational amplifier 1 through an imaginary short between the two input terminals of the first operational amplifier 1, and the signal appears at the negative input terminal of the first operational amplifier 1.
The signal is amplified by the amplification degree determined by the ratio of the feedback resistors 4 and 5, and is output to the output terminal 1.
そして、非反転増幅器として構成された第１の演算増幅
器］の正入力端子及び入力抵抗２に流れる電流によって
入力端子９に入力オフセント電圧か発生するか、反転増
幅器として構成された第２の演算増幅器６の正入力端子
に接続された抵抗７と定電流源８との値を適当に選定す
ることにより、入力端子９に発生する入力オフセット電
圧と同電位のオフセット電圧を抵抗７の両端間に発生さ
せることができる。The input offset voltage is generated at the input terminal 9 by the current flowing through the positive input terminal of the first operational amplifier configured as a non-inverting amplifier and the input resistor 2, or the second operational amplifier configured as an inverting amplifier generates an input offset voltage at the input terminal 9. By appropriately selecting the values of the resistor 7 connected to the positive input terminal of 6 and the constant current source 8, an offset voltage having the same potential as the input offset voltage generated at the input terminal 9 can be generated across the resistor 7. can be done.
このため両オフセット電圧が互いに打消し合うので、入
力端子９に発生する入力オフセット電圧が増幅されて第
１及び第２の演算増幅器］、６の出力端子１０．１１間
にオフセント電圧か現われるということはない。Therefore, since both offset voltages cancel each other out, the input offset voltage generated at the input terminal 9 is amplified, and an offset voltage appears between the output terminals 10 and 11 of the first and second operational amplifiers 6. There isn't.
（発明の効果）
以上説明したように、本発明に係る増幅装置によると、
反転増幅器として働く第２の演算増幅器の正入力端子か
抵抗を介して接地されていると共に定電流源に接続され
ているため、非反転増幅器として働く第１の演算増幅器
に発生する入力オフセット電圧を、第２の演算増幅器に
発生する入力オフセット電圧で打ち消すことができるの
で、両演算増幅器の出力端子間のオフセット電圧は低減
する。(Effects of the Invention) As explained above, according to the amplifier according to the present invention,
Since the positive input terminal of the second operational amplifier, which functions as an inverting amplifier, is grounded via a resistor and connected to a constant current source, the input offset voltage generated in the first operational amplifier, which functions as a non-inverting amplifier, is , can be canceled by the input offset voltage generated in the second operational amplifier, so the offset voltage between the output terminals of both operational amplifiers is reduced.
第１図は本発明の一実施例に係る増幅装置の回路図、第
２図は従来の増幅装置の回路図である。
１・・・第１の演算増幅器
２・・・入力抵抗
３．４．５・・・帰還抵抗
６・・第２の演算増幅器
７・抵抗
８・・・定電流源
９・・・入力端子
１０．１．１・・出力端子
１・・・第１の演算増幅器
２・・・入力抵抗
３．４．５・・・帰還抵抗
６・・・第２の演算増幅器
７・・抵抗
８・・・定電流源
９・・・入力端子
１０．１１・・・出力端子
第２図FIG. 1 is a circuit diagram of an amplifier device according to an embodiment of the present invention, and FIG. 2 is a circuit diagram of a conventional amplifier device. 1... First operational amplifier 2... Input resistor 3.4.5... Feedback resistor 6... Second operational amplifier 7. Resistor 8... Constant current source 9... Input terminal 10 .1.1... Output terminal 1... First operational amplifier 2... Input resistance 3.4.5... Feedback resistor 6... Second operational amplifier 7... Resistor 8... Constant current source 9...Input terminal 10.11...Output terminal Fig. 2
Claims (1)
の演算増幅器の出力端子は各々抵抗を介して自らの負入
力端子に接続され、第１及び第２の演算増幅器の負入力
端子同士は抵抗を介して互いに接続され、第１の演算増
幅器の正入力端子は抵抗を介して接地され、第２の演算
増幅器の正入力端子は抵抗を介して接地されていると共
に定電流源に接続されていることを特徴とする増幅装置
。(1) comprising a first and a second operational amplifier;
The output terminals of the operational amplifiers are each connected to its own negative input terminal via a resistor, the negative input terminals of the first and second operational amplifiers are connected to each other via a resistor, and the positive input terminal of the first operational amplifier is connected to the negative input terminal of the first operational amplifier. An amplifying device characterized in that an input terminal is grounded via a resistor, and a positive input terminal of the second operational amplifier is grounded via a resistor and connected to a constant current source.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2303696A JPH04172804A (en) | 1990-11-07 | 1990-11-07 | Amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2303696A JPH04172804A (en) | 1990-11-07 | 1990-11-07 | Amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04172804A true JPH04172804A (en) | 1992-06-19 |
Family
ID=17924145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2303696A Pending JPH04172804A (en) | 1990-11-07 | 1990-11-07 | Amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04172804A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2856917B2 (en) * | 1995-01-17 | 1999-02-10 | エルディティ ゲーエムベーハー ウント シーオー．レーザー−ディスプレー−テクノロギー カーゲー | amplifier |
-
1990
- 1990-11-07 JP JP2303696A patent/JPH04172804A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2856917B2 (en) * | 1995-01-17 | 1999-02-10 | エルディティ ゲーエムベーハー ウント シーオー．レーザー−ディスプレー−テクノロギー カーゲー | amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2734265B2 (en) | Amplifier circuit for electret condenser microphone | |
| JPS6041882B2 (en) | An amplifier comprising first and second amplification elements | |
| JPH04172804A (en) | Amplifier | |
| JPH04223707A (en) | Differential output stage for electronic device | |
| JPH05283955A (en) | Amplifier for audio signal | |
| JP2993532B2 (en) | Excitation circuit of Wheatstone bridge type load cell | |
| JPH08148950A (en) | Balanced amplifier circuit | |
| JP2001183396A (en) | Differential probe | |
| JPS6325768Y2 (en) | ||
| JPH047124B2 (en) | ||
| JPH05191157A (en) | Balanced input type audio amplifying circuit | |
| JP2507029B2 (en) | amplifier | |
| JPS6329290Y2 (en) | ||
| JPH0495406A (en) | Differential amplifier circuit | |
| JPH04130591A (en) | Addition amplifier having complex weighting factor and interface therewith | |
| JP2609943B2 (en) | Amplifier circuit | |
| JPH08250943A (en) | Balanced amplifier circuit | |
| KR0135461B1 (en) | Amplifying circuit with high input impedance | |
| JPS6340904Y2 (en) | ||
| JPS62270Y2 (en) | ||
| JPS6117618Y2 (en) | ||
| JPH0722900Y2 (en) | amplifier | |
| JPH0983271A (en) | Balanced amplifier circuit | |
| JPS6258565B2 (en) | ||
| JPS6075108A (en) | Amplifier for hall element |