JPH04171762A - 固体撮像装置及びその製造方法 - Google Patents
固体撮像装置及びその製造方法Info
- Publication number
- JPH04171762A JPH04171762A JP2298221A JP29822190A JPH04171762A JP H04171762 A JPH04171762 A JP H04171762A JP 2298221 A JP2298221 A JP 2298221A JP 29822190 A JP29822190 A JP 29822190A JP H04171762 A JPH04171762 A JP H04171762A
- Authority
- JP
- Japan
- Prior art keywords
- region
- oxide film
- solid
- state imaging
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 238000000034 method Methods 0.000 claims abstract description 43
- 230000003647 oxidation Effects 0.000 claims abstract description 37
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 37
- 238000003384 imaging method Methods 0.000 claims description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 11
- 230000000295 complement effect Effects 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 230000007704 transition Effects 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims 2
- 230000008569 process Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 28
- 241000293849 Cordylanthus Species 0.000 description 16
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- 239000012535 impurity Substances 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 7
- 238000009825 accumulation Methods 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910005091 Si3N Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241000894007 species Species 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野〕
本発明は、電荷変調素子（ＣＭ Ｄ ： Ｃｈａｒｇｅ
Ｍｏｄｕｌａｔｉｏｎ Ｄｅｖｉｃｅ）を用いた固体撮
Ｉｇ！装置及びその製造方法に関する。
Ｍｏｄｕｌａｔｉｏｎ Ｄｅｖｉｃｅ）を用いた固体撮
Ｉｇ！装置及びその製造方法に関する。
［従来の技術と課題］
従来、ＭＩＳ型受光・蓄積部を有する受光素子からなる
固体撮像装置は種々のものが知られているが、その中、
ＭＩＳ型受光・蓄積部を有し、かつ内部増幅機能を有す
る受光素子を用いた固体撮像装置がある。その−例とし
て本件発明者が提案したＣＭＤ受光素子を用いた固体撮
像装置があり、特開昭８１−８４０５９号、及び１９８
６年に開催されたＩｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅ
ｃｔｒｏｎ Ｄｅｖｉｃｅ Ｍｅｅｔｉｎｇ （Ｉ
ＥＤＭ）の予稿集 の第３５３３５８項の“Ａ ＮＥＷ
ＭＯ３ＩＭＡＧＥ ５ＥＮＳＯＲ０ＰＥＩ？ＡＴＩＮ
Ｇ ＩＮ Ａ Ｎ０Ｎ−ＤＥＳＴｌ？ＵＣＴＩＶＥＲＥ
ＡＤＯＵＴ ＭＯＤＥ“という題名の論文で、その内容
について開示がなされている。
固体撮像装置は種々のものが知られているが、その中、
ＭＩＳ型受光・蓄積部を有し、かつ内部増幅機能を有す
る受光素子を用いた固体撮像装置がある。その−例とし
て本件発明者が提案したＣＭＤ受光素子を用いた固体撮
像装置があり、特開昭８１−８４０５９号、及び１９８
６年に開催されたＩｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅ
ｃｔｒｏｎ Ｄｅｖｉｃｅ Ｍｅｅｔｉｎｇ （Ｉ
ＥＤＭ）の予稿集 の第３５３３５８項の“Ａ ＮＥＷ
ＭＯ３ＩＭＡＧＥ ５ＥＮＳＯＲ０ＰＥＩ？ＡＴＩＮ
Ｇ ＩＮ Ａ Ｎ０Ｎ−ＤＥＳＴｌ？ＵＣＴＩＶＥＲＥ
ＡＤＯＵＴ ＭＯＤＥ“という題名の論文で、その内容
について開示がなされている。
さらに、本件発明者等によって、ＣＭＤ撮像装置におけ
る。固定パターン雑音（ＦＰＮ）の原因である変調度ば
らつきを低減させるデバイス構造が、１９９０年に開催
されたテレビジョン学会年次大会の予稿集の第５３〜５
４頁の”ＬＯＣＯ８構造ＣＭＤイメージセンサ−”とい
う題名の論文で報告されている。
る。固定パターン雑音（ＦＰＮ）の原因である変調度ば
らつきを低減させるデバイス構造が、１９９０年に開催
されたテレビジョン学会年次大会の予稿集の第５３〜５
４頁の”ＬＯＣＯ８構造ＣＭＤイメージセンサ−”とい
う題名の論文で報告されている。
第７図は、かかるＬＯＣＯ８構造ＣＭＤ受光素子を用い
た固体撮像装置の製造方法を示す図である。
た固体撮像装置の製造方法を示す図である。
まず、基板（図示せず）上にｎ−型のエピタキシャル層
ＩＩを形成する。つづいて、その上に酸化法等を用いて
パッド絶縁膜１２、更にその上にＬＰ−ＣＶＤ法により
Ｓｉ、Ｎ４膜１３が形成し、次いでフォトリソグラフィ
ー法を用いて、ドレイン端を決めるためのネガ（ポジ）
レジストパターン１４を形成する（第７図（Ａ）図示）
。次に、ＲＩＥ法等により、ドレイン部以外の不要のＳ
ｉ３Ｎ４膜１３を除去し、Ｓｉ３Ｎ４膜パターン１３ａ
を形成する（第７図（Ｂ）図示）。更に、ソース部及び
ゲート部となる部分を選択酸化してフィールド酸化膜１
５を形成する（第７図（Ｃ）図示）。
ＩＩを形成する。つづいて、その上に酸化法等を用いて
パッド絶縁膜１２、更にその上にＬＰ−ＣＶＤ法により
Ｓｉ、Ｎ４膜１３が形成し、次いでフォトリソグラフィ
ー法を用いて、ドレイン端を決めるためのネガ（ポジ）
レジストパターン１４を形成する（第７図（Ａ）図示）
。次に、ＲＩＥ法等により、ドレイン部以外の不要のＳ
ｉ３Ｎ４膜１３を除去し、Ｓｉ３Ｎ４膜パターン１３ａ
を形成する（第７図（Ｂ）図示）。更に、ソース部及び
ゲート部となる部分を選択酸化してフィールド酸化膜１
５を形成する（第７図（Ｃ）図示）。
次に、Ｓｉ３’Ｎ４膜パターン１３ａを除去した後、イ
オン注入法によりｎ＋型の不純物層１６を形成する（第
７図（Ｄ）図示）。つづいて、前記パッド絶縁膜１２．
フィールド酸化膜１５を全面除去した後、熱処理を施し
てｎ＋型のドレイン領域ｌｅａを形成するとともに、ゲ
ート絶縁膜１７を形成し、更にゲート電極用膜１８をＬ
Ｐ−ＣＶＤ法により形成する（第７図（Ｅ）図示）。次
に、ネガ（ポジ）レジスト１９を使ったフォトリソグラ
フィー法、ＲＩＥ法等により、ケート電極２０をｎ＋型
のドレイン領域１６にオーバーラツプするように形成す
る（第７図（Ｆ）図示）。次いで、イオン注入法により
ｎ型のソース領域２０を形成し、レジスト１９を除去し
、酸化膜２１を形成して固体撮像装置を製造する（第７
図（Ｇ）図示）。
オン注入法によりｎ＋型の不純物層１６を形成する（第
７図（Ｄ）図示）。つづいて、前記パッド絶縁膜１２．
フィールド酸化膜１５を全面除去した後、熱処理を施し
てｎ＋型のドレイン領域ｌｅａを形成するとともに、ゲ
ート絶縁膜１７を形成し、更にゲート電極用膜１８をＬ
Ｐ−ＣＶＤ法により形成する（第７図（Ｅ）図示）。次
に、ネガ（ポジ）レジスト１９を使ったフォトリソグラ
フィー法、ＲＩＥ法等により、ケート電極２０をｎ＋型
のドレイン領域１６にオーバーラツプするように形成す
る（第７図（Ｆ）図示）。次いで、イオン注入法により
ｎ型のソース領域２０を形成し、レジスト１９を除去し
、酸化膜２１を形成して固体撮像装置を製造する（第７
図（Ｇ）図示）。
こうしたＬＯＣＯ３構造ＣＭ Ｄ受光素子においては、
ドレイン領域はネガ（ポジ）レジストの残しパターンで
形成され、一方、ソース領域はネガ（ポジ）レジストの
抜きパターンで形成されるので、結局ソース領域及びト
レイン領域の一方はネガパターン形成技術で、他方はポ
ジパターン形成技術で形成されることになる。
ドレイン領域はネガ（ポジ）レジストの残しパターンで
形成され、一方、ソース領域はネガ（ポジ）レジストの
抜きパターンで形成されるので、結局ソース領域及びト
レイン領域の一方はネガパターン形成技術で、他方はポ
ジパターン形成技術で形成されることになる。
従って、露光装置の照度ばらつきが存在しても、一定の
実効ゲート長が得られ、変調度ばらつき、即ちＦＰＮを
押さえることかこのＬＯＣＯ３構造ＣＭＤ受光素子ては
可能である。
実効ゲート長が得られ、変調度ばらつき、即ちＦＰＮを
押さえることかこのＬＯＣＯ３構造ＣＭＤ受光素子ては
可能である。
このように、固体撮像装置においては、上述したＣ Ｍ
Ｄ受光素子が縦横に配置構成されている。
Ｄ受光素子が縦横に配置構成されている。
＝ ６−
この場合、各ＣＭＤ受光素子の電気的な分離はドレイン
領域１６に電圧を印加し、ホールに対する電位障壁を形
成することによって行われる。ＬＯＧＯ８構造のＣＭＤ
の場合は、上に述べたようにドレイン領域はＬＯＧＯ３
酸化によるフィールド酸化膜１５をマスクとしたイオン
注入法によ、ってエピタキシャル層１１にｎ型不純物を
導入、拡散することによって形成される。この際、ＬＯ
ＣＯ８酸化のバーズビークの発生により、ドレイン領域
１６は５ｊ３Ｎ４１３よりもソース領域２０に対して離
れる方向に移動する。
領域１６に電圧を印加し、ホールに対する電位障壁を形
成することによって行われる。ＬＯＧＯ８構造のＣＭＤ
の場合は、上に述べたようにドレイン領域はＬＯＧＯ３
酸化によるフィールド酸化膜１５をマスクとしたイオン
注入法によ、ってエピタキシャル層１１にｎ型不純物を
導入、拡散することによって形成される。この際、ＬＯ
ＣＯ８酸化のバーズビークの発生により、ドレイン領域
１６は５ｊ３Ｎ４１３よりもソース領域２０に対して離
れる方向に移動する。
ところで、ＣＭＤ受光素子における受光蓄積領域は、ソ
ース・ドレイン領域の間に設けられたゲート電極領域に
限定される。従って、ＬＯＧＯ８構造のＣＭＤ受光素子
においては、ＬＯＣＯＳバーズビークが形成された領域
が受光蓄積領域に含まれる。このバーズビーク領域の酸
化膜シリコン界面の電気的特性は、Ｇ 、 Ａ 、 Ｈ
ａｗｋｉｎｓらがＩ Ｅ ’ Ｔ ｒａｎｓａｅｔｉ
ｏｎ ｏｎ Ｅ １ｅｃｔｒｏｎ Ｄ ｅｖｉｃｅのＶ
ｏｌ ３２ 、１８０６〜１８１Ｂ頁で報告しているよ
うに、通常の界面特性よりも著しく悪く、受光素子にお
いては重大な暗電流発生領域となる。
ース・ドレイン領域の間に設けられたゲート電極領域に
限定される。従って、ＬＯＧＯ８構造のＣＭＤ受光素子
においては、ＬＯＣＯＳバーズビークが形成された領域
が受光蓄積領域に含まれる。このバーズビーク領域の酸
化膜シリコン界面の電気的特性は、Ｇ 、 Ａ 、 Ｈ
ａｗｋｉｎｓらがＩ Ｅ ’ Ｔ ｒａｎｓａｅｔｉ
ｏｎ ｏｎ Ｅ １ｅｃｔｒｏｎ Ｄ ｅｖｉｃｅのＶ
ｏｌ ３２ 、１８０６〜１８１Ｂ頁で報告しているよ
うに、通常の界面特性よりも著しく悪く、受光素子にお
いては重大な暗電流発生領域となる。
従来技術では、ＣＭＤ受光素子の周辺走査回路を構成す
るＭＯＳトランジスタの電気的な分離を確定するために
、約７０００人の厚さのフィールド酸化膜を成長させて
いる。従って、ＣＭＤ受光素子のゲート蓄積領域に含ま
れる、ＬＯＧＯＳバーズビーク領域の幅は約０．７ μ
ｍにも達する。しかも、高密度化を進め、画素を縮小化
してもＬＯＧＯ３酸化膜厚が同じである限り、バーズビ
ーク領域幅は変わらない。
るＭＯＳトランジスタの電気的な分離を確定するために
、約７０００人の厚さのフィールド酸化膜を成長させて
いる。従って、ＣＭＤ受光素子のゲート蓄積領域に含ま
れる、ＬＯＧＯＳバーズビーク領域の幅は約０．７ μ
ｍにも達する。しかも、高密度化を進め、画素を縮小化
してもＬＯＧＯ３酸化膜厚が同じである限り、バーズビ
ーク領域幅は変わらない。
この場合、現状の１０μｍ素子が７μｍと画素寸法が小
さくなると、受光、蓄積領域に占めるバーズビーク領域
の面積比は４４％から４９％に増加する。
さくなると、受光、蓄積領域に占めるバーズビーク領域
の面積比は４４％から４９％に増加する。
更に、微細化が進むと、バーズビークの占める割合はま
すます高くなる。
すます高くなる。
ところで、固体撮像装置においては、光が入射しない時
に半導体基板及び半導体酸化膜界面で発生する暗電荷が
蓄積部に蓄積時間巾にたまるが、これによる暗電流は固
定パターン雑音、ランダム雑音の原因となる。
に半導体基板及び半導体酸化膜界面で発生する暗電荷が
蓄積部に蓄積時間巾にたまるが、これによる暗電流は固
定パターン雑音、ランダム雑音の原因となる。
このように、ＣＭＤ受光素子においては、ゲート蓄積領
域にバーズビークが存在するために、暗電流が大きく、
しかも微細画素構造になる程、その影響が大になるとい
う問題点を有する。
域にバーズビークが存在するために、暗電流が大きく、
しかも微細画素構造になる程、その影響が大になるとい
う問題点を有する。
そこで、ゲート蓄積領域におけるバーズビークの面積比
を小さくするために、ドレイン領域ｌｅａの拡散深さを
深くシ、バーズビーク領域に侵入するドレイン領域ｌｅ
ａを広くすることによって、相対的にＣＭＤ蓄積領域に
占めるバーズビーク領域の面積を減少させる方法が考え
られる。しかし、この方法では、実効的なゲート長さの
減少によってＣＭＤ受光素子のＩＶ特性がオン方向にず
れ、ブルーミング特性の劣化をもたらす。また、受光蓄
積領域も減少し、感度及びダイナミックレンジも低下す
る。特に、微細画素ＣＭＤ受光素子を有した固体撮像装
置においては、上記欠点は更に増長されることになり、
重大である。
を小さくするために、ドレイン領域ｌｅａの拡散深さを
深くシ、バーズビーク領域に侵入するドレイン領域ｌｅ
ａを広くすることによって、相対的にＣＭＤ蓄積領域に
占めるバーズビーク領域の面積を減少させる方法が考え
られる。しかし、この方法では、実効的なゲート長さの
減少によってＣＭＤ受光素子のＩＶ特性がオン方向にず
れ、ブルーミング特性の劣化をもたらす。また、受光蓄
積領域も減少し、感度及びダイナミックレンジも低下す
る。特に、微細画素ＣＭＤ受光素子を有した固体撮像装
置においては、上記欠点は更に増長されることになり、
重大である。
本発明は上記事情に鑑みてなされたもので、暗電流を低
減するとともに、より微細画素に適したＬＯＣＯ８構造
ＣＭＤ受光素子を用いた固体撮像装置及びその製造方法
を提供することを目的とする。
減するとともに、より微細画素に適したＬＯＣＯ８構造
ＣＭＤ受光素子を用いた固体撮像装置及びその製造方法
を提供することを目的とする。
［課題を解決するための手段］
本願箱１の発明は、電荷変調素子からなる第１領域及び
この電荷変調素子を走査する相補型ＭＯＳトランジスタ
からなる第２領域とを具備する固体撮像装置において、
前記電荷変調素子は絶縁物又は高抵抗基板上に形成され
た半導体層、この半導体層表面に形成されたソース・ド
レイン領域。
この電荷変調素子を走査する相補型ＭＯＳトランジスタ
からなる第２領域とを具備する固体撮像装置において、
前記電荷変調素子は絶縁物又は高抵抗基板上に形成され
た半導体層、この半導体層表面に形成されたソース・ド
レイン領域。
及び前記半導体層上にゲート絶縁膜を介して形成された
ゲート電極からなり、相対向するドレイン拡散端位置と
ソース拡散端位置の少なくとも一方を選択酸化法を利用
して決定し、かつ前記第１領域の選択酸化領域端の非選
択領域への遷移領域の長さが、前記第２領域の選択酸化
領域端の非選択領域への遷移領域の長さよりも短いこと
を特徴とする固体撮像装置である。
ゲート電極からなり、相対向するドレイン拡散端位置と
ソース拡散端位置の少なくとも一方を選択酸化法を利用
して決定し、かつ前記第１領域の選択酸化領域端の非選
択領域への遷移領域の長さが、前記第２領域の選択酸化
領域端の非選択領域への遷移領域の長さよりも短いこと
を特徴とする固体撮像装置である。
本願箱２の発明は、電荷変調素子からなる第１領域及び
この電荷変調素子を走査する相補型ＭＯＳトランジスタ
からなる第２領域とを具備する固体撮像装置を製造する
方法において、選択酸化を行なって第１領域のみに第１
フィールド酸化膜を形成した後、再度選択酸化を行なっ
て第１領域の第１フィールド酸化膜の膜厚を厚＜シ、か
つ第２領域に第２フィールド酸化膜を形成する工程を具
備することを特徴とする固体撮像装置の製造方法である
。
この電荷変調素子を走査する相補型ＭＯＳトランジスタ
からなる第２領域とを具備する固体撮像装置を製造する
方法において、選択酸化を行なって第１領域のみに第１
フィールド酸化膜を形成した後、再度選択酸化を行なっ
て第１領域の第１フィールド酸化膜の膜厚を厚＜シ、か
つ第２領域に第２フィールド酸化膜を形成する工程を具
備することを特徴とする固体撮像装置の製造方法である
。
本願節３の発明は、電荷変調素子からなる第１領域及び
この電荷変調素子を走査する相補型Ｍ○Ｓトランジスタ
からなる第２領域とを具備する固体撮像装置を製造する
方法において、選択酸化を行なって第１領域に第１フィ
ールド酸化膜を形成するとともに第２領域に第２フィー
ルド酸化膜を形成した後、第２領域の第２フィールド酸
化膜のみ目的とする膜厚になるまでエツチングする工程
を具備することを特徴とする固体撮像装置の製造方法で
ある。
この電荷変調素子を走査する相補型Ｍ○Ｓトランジスタ
からなる第２領域とを具備する固体撮像装置を製造する
方法において、選択酸化を行なって第１領域に第１フィ
ールド酸化膜を形成するとともに第２領域に第２フィー
ルド酸化膜を形成した後、第２領域の第２フィールド酸
化膜のみ目的とする膜厚になるまでエツチングする工程
を具備することを特徴とする固体撮像装置の製造方法で
ある。
本願節４の発明は、電荷変調素子からなる第１領域及び
この電荷変調素子を走査する相補型ＭＯ＝ １１− Ｓトランジスタからなる第２領域とを具備する固体撮像
装置を製造する方法において、第１領域及び第２領域の
第１・第２フィールド酸化膜を形成する際、半導体層上
に熱酸化膜を形成し、この熱酸化膜上に選択酸化膜の成
長を小さくした中間層を介して形成された耐酸化性膜パ
ターンをマスクとする工程を具備することを特徴とする
固体撮１象装置の製造方法である。
この電荷変調素子を走査する相補型ＭＯ＝ １１− Ｓトランジスタからなる第２領域とを具備する固体撮像
装置を製造する方法において、第１領域及び第２領域の
第１・第２フィールド酸化膜を形成する際、半導体層上
に熱酸化膜を形成し、この熱酸化膜上に選択酸化膜の成
長を小さくした中間層を介して形成された耐酸化性膜パ
ターンをマスクとする工程を具備することを特徴とする
固体撮１象装置の製造方法である。
本発明によれば、暗電流を低減するとともに、より微細
画素に適したＬＯＣＯ３構造ＣＭＤ受光素子を用いた固
体撮像装置及びその製造方法が得られる。
画素に適したＬＯＣＯ３構造ＣＭＤ受光素子を用いた固
体撮像装置及びその製造方法が得られる。
以下、本発明の実施例について図面を参照して説明する
。
。
［実施例１コ
第１図（Ａ’）〜（Ｅ）及び第２図（Ａ）〜（Ｅ）を参
照する。ここで、第１図はＣＭＤ受光素子領域（以下、
領域Ｘと呼ぶ）を、第２図は周辺走査回路領域（以下、
領域Ｙと呼ぶ）を夫々示し、第２図（Ａ）〜（Ｅ）は夫
々第１図（Ａ）〜（Ｅ）に対応する。また、簡略のため
、ｐチャネルＭＯＳトランジスタの領域については、説
明を省略した。
照する。ここで、第１図はＣＭＤ受光素子領域（以下、
領域Ｘと呼ぶ）を、第２図は周辺走査回路領域（以下、
領域Ｙと呼ぶ）を夫々示し、第２図（Ａ）〜（Ｅ）は夫
々第１図（Ａ）〜（Ｅ）に対応する。また、簡略のため
、ｐチャネルＭＯＳトランジスタの領域については、説
明を省略した。
（１）まず、ｎ−型のシリコンエピタキシャル層３０上
にＰウェル層３１を形成した後、前記エピタキシャル層
３０及びＰウェル層３１上に厚さ１００〜５００人の熱
酸化膜３２を形成した後、この熱酸化膜３２上に厚さ１
０００〜１５００人の ５１３Ｎ４膜３３をＬＰＣＶＤ法により形成した。
にＰウェル層３１を形成した後、前記エピタキシャル層
３０及びＰウェル層３１上に厚さ１００〜５００人の熱
酸化膜３２を形成した後、この熱酸化膜３２上に厚さ１
０００〜１５００人の ５１３Ｎ４膜３３をＬＰＣＶＤ法により形成した。
つづいて、前記Ｓｉ３Ｎ４膜３３上に、領域ＹのＮ１０
Ｓトランジスタの分離領域形成予定部を除く部分にレジ
ストパターン３４を形成した（第１図（Ａ）、第２図（
Ａ）図示）。次いで、前記レジスト膜３４をマスクとし
て前記５ｊｑＮ４膜３３を選択的にエツチング除去し、
５１３Ｎ４膜パターン３３ａを形成した。更に、前記レ
ジスト膜３４を除去した後、前Ｎａ５ｌｓＮａ膜パター
ン３３ａをマスクとしてＬＯＧＯ３酸化（１回目のＬＯ
ＧＯ３酸化）を行い、領域Ｙに第１フィールド酸化膜３
５を形成した。ここで、酸化時間は、（（領域Ｙの酸化
膜厚形成時間）−一 １３ − （ｃ ｈｘ Ｄ ＬＯＣＯ３酸化膜形成時間））（式（
１））行い、例えばＸ領域のフィールド酸化膜を２００
０人、Ｙ領域のフィールド酸化膜を７０００人、夫々
１０００°Ｃウェット雰囲気で行なう場合、１７０分−
３０分−１４０分の酸化を行う。この後、領域ＸのＬＯ
ＣＯ３酸化を行うためにレジストパターン３６をフォト
リソグラフィ法により形成した（第１図（Ｂ）、第２図
（Ｂ）図示）。
Ｓトランジスタの分離領域形成予定部を除く部分にレジ
ストパターン３４を形成した（第１図（Ａ）、第２図（
Ａ）図示）。次いで、前記レジスト膜３４をマスクとし
て前記５ｊｑＮ４膜３３を選択的にエツチング除去し、
５１３Ｎ４膜パターン３３ａを形成した。更に、前記レ
ジスト膜３４を除去した後、前Ｎａ５ｌｓＮａ膜パター
ン３３ａをマスクとしてＬＯＧＯ３酸化（１回目のＬＯ
ＧＯ３酸化）を行い、領域Ｙに第１フィールド酸化膜３
５を形成した。ここで、酸化時間は、（（領域Ｙの酸化
膜厚形成時間）−一 １３ − （ｃ ｈｘ Ｄ ＬＯＣＯ３酸化膜形成時間））（式（
１））行い、例えばＸ領域のフィールド酸化膜を２００
０人、Ｙ領域のフィールド酸化膜を７０００人、夫々
１０００°Ｃウェット雰囲気で行なう場合、１７０分−
３０分−１４０分の酸化を行う。この後、領域ＸのＬＯ
ＣＯ３酸化を行うためにレジストパターン３６をフォト
リソグラフィ法により形成した（第１図（Ｂ）、第２図
（Ｂ）図示）。
（２）次に、前記５１３Ｎ、膜パターン３３ａをマスク
として２回目のＬＯＧＯ３酸化を行ない、領域Ｘに厚さ
２０００人の第２フィールド酸化Ｗ！３７を形成した。
として２回目のＬＯＧＯ３酸化を行ない、領域Ｘに厚さ
２０００人の第２フィールド酸化Ｗ！３７を形成した。
この時、領域Ｙの第１フィールド酸化膜３５の膜厚は７
０００人になった。なお、ここでは領域Ｘのフィールド
酸化膜３７の膜厚を２０００人としたが、１０００Å以
上であれば、ＬＯＣＯ３構造のＣＭ Ｄ受光素子の動作
は可能である。このように、ＬＯＧＯ３酸化温度、雰囲
気によって、１回目のＬＯＧＯ３酸化時間と２回目のＬ
ＯＧＯ８酸化時間を式（１）にしたがって変更すれば、
領域Ｘ１領域Ｙて異なる所望のＬＯＣＯ３酸化膜厚を得
ることが可能である（第１図（Ｃ）第２図（Ｃ）図示）
。
０００人になった。なお、ここでは領域Ｘのフィールド
酸化膜３７の膜厚を２０００人としたが、１０００Å以
上であれば、ＬＯＣＯ３構造のＣＭ Ｄ受光素子の動作
は可能である。このように、ＬＯＧＯ３酸化温度、雰囲
気によって、１回目のＬＯＧＯ３酸化時間と２回目のＬ
ＯＧＯ８酸化時間を式（１）にしたがって変更すれば、
領域Ｘ１領域Ｙて異なる所望のＬＯＣＯ３酸化膜厚を得
ることが可能である（第１図（Ｃ）第２図（Ｃ）図示）
。
（３）次に、前記Ｓｉ３Ｎ４膜パターン３３ａを熱リン
酸洗、ドライエツチング法を用いて除去した。
酸洗、ドライエツチング法を用いて除去した。
つづいて、ＣＭＤ受光素子のドレイン領域を形成するた
めにレジストパターン３８を領域Ｙにフォトリソグラフ
ィ法を用いて形成した。この後、前記第２フィールド酸
化膜をマスクとして、前記領域Ｘ ｉＣｎ型不純物をイ
オンプランテーション法により導入し、ｎ＋型の不純物
層３９を形成した（第１図（Ｄ）、第２図（Ｄ）図示）
。この時の加速エネルギーは、イオン工程が第２フィー
ルド酸化膜３７がマスクとなり、熱酸化膜３２を透過す
る値に設定する。例えば、不純物として３１ｐ＋をイオ
ン注入する場合、４０Ｋ ｅ Ｖに設定する。
めにレジストパターン３８を領域Ｙにフォトリソグラフ
ィ法を用いて形成した。この後、前記第２フィールド酸
化膜をマスクとして、前記領域Ｘ ｉＣｎ型不純物をイ
オンプランテーション法により導入し、ｎ＋型の不純物
層３９を形成した（第１図（Ｄ）、第２図（Ｄ）図示）
。この時の加速エネルギーは、イオン工程が第２フィー
ルド酸化膜３７がマスクとなり、熱酸化膜３２を透過す
る値に設定する。例えば、不純物として３１ｐ＋をイオ
ン注入する場合、４０Ｋ ｅ Ｖに設定する。
（４）次に、第２フィールド酸化膜３７をウェット法で
除去した後、前記レジストパターン３８を除去した。つ
づいて、前記不純物層３９を活性化、拡散を行ない、Ｃ
ＭＤ受光素子のｎ＋型のドレイン領域４０を形成した。
除去した後、前記レジストパターン３８を除去した。つ
づいて、前記不純物層３９を活性化、拡散を行ない、Ｃ
ＭＤ受光素子のｎ＋型のドレイン領域４０を形成した。
次いで、領域Ｘ、Ｙの素子領域に酸化法により厚さ２０
０〜５００人のゲート絶縁膜４１を形成した後、更に厚
さ１５００〜５０００人の多結晶シリコン層をＬＰＣＶ
Ｄ法により堆積した。この後、通常の方法により、領域
Ｘにはゲート電極４２、ｎ＋型のソース領域４３、層間
絶縁膜４４等を形成してＣＭＤ受光素子を構成するとと
もに、領域Ｙにはゲート電極４５、ｎ＋型のソース・ド
レイン領域４６、４７．層間絶縁膜４８′４を形成して
ｎチャネルＭＯＳトランジスタ及びｐチャネルＭＯＳト
ランジスタを構成して、固体撮像装置を製造した。（第
１図（Ｅ）、第２図（Ｅ）図示）。
０〜５００人のゲート絶縁膜４１を形成した後、更に厚
さ１５００〜５０００人の多結晶シリコン層をＬＰＣＶ
Ｄ法により堆積した。この後、通常の方法により、領域
Ｘにはゲート電極４２、ｎ＋型のソース領域４３、層間
絶縁膜４４等を形成してＣＭＤ受光素子を構成するとと
もに、領域Ｙにはゲート電極４５、ｎ＋型のソース・ド
レイン領域４６、４７．層間絶縁膜４８′４を形成して
ｎチャネルＭＯＳトランジスタ及びｐチャネルＭＯＳト
ランジスタを構成して、固体撮像装置を製造した。（第
１図（Ｅ）、第２図（Ｅ）図示）。
上記実施例１によれば、ＣＭＤ受光素子のバーズビーク
幅を従来の〜１／３に縮小することができる。また、第
２フィールド酸化膜３７を薄くすることによってバーズ
ビーク幅を縮小させることが可能である。このように、
第２フィールド酸化膜３７が薄くなることにより、バー
ズビーク下のエピタキシャル層３０中に発生する応力が
小さくなり、これに起因する結晶欠陥の発生を抑制でき
る。更には、従来に比べ、領域Ｘの表面段差を小さくす
ることができるため、フォトリソグラフィー工程が容易
となり、より微細画素製造工程に適するという利点があ
る。
幅を従来の〜１／３に縮小することができる。また、第
２フィールド酸化膜３７を薄くすることによってバーズ
ビーク幅を縮小させることが可能である。このように、
第２フィールド酸化膜３７が薄くなることにより、バー
ズビーク下のエピタキシャル層３０中に発生する応力が
小さくなり、これに起因する結晶欠陥の発生を抑制でき
る。更には、従来に比べ、領域Ｘの表面段差を小さくす
ることができるため、フォトリソグラフィー工程が容易
となり、より微細画素製造工程に適するという利点があ
る。
［実施例２］
第３図（Ａ）〜（Ｄ）及び第４図（Ａ）〜（Ｄ）を参照
する。ここで、第３図はＣＭＤ受光素子領域（以下、領
域Ｘと呼ぶ）を、第４図は周辺走査回路領域（以下、領
域Ｙと呼ぶ）を夫々示し、第４図（Ａ）〜（Ｄ）は夫々
第３図（Ａ）〜（Ｄ）に対応する。
する。ここで、第３図はＣＭＤ受光素子領域（以下、領
域Ｘと呼ぶ）を、第４図は周辺走査回路領域（以下、領
域Ｙと呼ぶ）を夫々示し、第４図（Ａ）〜（Ｄ）は夫々
第３図（Ａ）〜（Ｄ）に対応する。
（１）まず、実施例１と同様に領域Ｘのｎ−シリコンエ
ピタキシャル層３０上、領域ＹのＰウェル３１上に熱酸
化膜３２．Ｓｉ３Ｎ４膜３３を形成した後、領域Ｘ及び
領域Ｙの前記Ｓｉ３Ｎ、膜３３上にレジストパターン５
１を形成した（第３図（Ａ）、第４図（Ａ）図示）。つ
づいて、このレジストパターン５１をマスクとして前記
Ｓｉ３Ｎ４膜３３を選択的にエツチング除去し、Ｓｉ３
Ｎ４膜パターン３３ａを形成した後、前記レジストパタ
ーン５１を除去した（第３図（Ｂ）、第４図（Ｂ）図示
）。次いで、前記Ｓｉ３Ｎ４膜パターン３３ａをマスク
として１．〇ＣＯ３酸化を行ない、領域Ｙに膜厚６００
０〜１００００人の第１フィールド酸化膜５２．領域Ｘ
に第２フィールド酸化膜５３を形成した。更に、前記Ｓ
ｉ３Ｎ４膜パターン３３ａを除去した後、領域Ｙの全面
にレジストパター ン５４をフォトリソグラフィ法によ
り形成した。この後、ウェット法またはＲ’ＩＥ法を用
いて、領域Ｘの第２フィールド酸化膜５３をエッチバッ
クし、膜厚を１０００Å以上に調整した。次に、前記領
域Ｘにｎ型不純物をイオンプランテーション法により導
入し、ｎ“型の不純物層５５を形成した（第３図（Ｃ）
、第４図（Ｃ）図示）。この時の加速エネルギーは、イ
オン種が薄くなった第２フィールド酸化膜５３中に完全
に停る条件で行なった。
ピタキシャル層３０上、領域ＹのＰウェル３１上に熱酸
化膜３２．Ｓｉ３Ｎ４膜３３を形成した後、領域Ｘ及び
領域Ｙの前記Ｓｉ３Ｎ、膜３３上にレジストパターン５
１を形成した（第３図（Ａ）、第４図（Ａ）図示）。つ
づいて、このレジストパターン５１をマスクとして前記
Ｓｉ３Ｎ４膜３３を選択的にエツチング除去し、Ｓｉ３
Ｎ４膜パターン３３ａを形成した後、前記レジストパタ
ーン５１を除去した（第３図（Ｂ）、第４図（Ｂ）図示
）。次いで、前記Ｓｉ３Ｎ４膜パターン３３ａをマスク
として１．〇ＣＯ３酸化を行ない、領域Ｙに膜厚６００
０〜１００００人の第１フィールド酸化膜５２．領域Ｘ
に第２フィールド酸化膜５３を形成した。更に、前記Ｓ
ｉ３Ｎ４膜パターン３３ａを除去した後、領域Ｙの全面
にレジストパター ン５４をフォトリソグラフィ法によ
り形成した。この後、ウェット法またはＲ’ＩＥ法を用
いて、領域Ｘの第２フィールド酸化膜５３をエッチバッ
クし、膜厚を１０００Å以上に調整した。次に、前記領
域Ｘにｎ型不純物をイオンプランテーション法により導
入し、ｎ“型の不純物層５５を形成した（第３図（Ｃ）
、第４図（Ｃ）図示）。この時の加速エネルギーは、イ
オン種が薄くなった第２フィールド酸化膜５３中に完全
に停る条件で行なった。
（２）次に、領域Ｘの第２フィールド酸化膜５３、領域
Ｙのレジストパターン５４を除去した後、熱処理して前
記不純物層５５を品性化、拡散し、ｎ“型のドレイン領
域５６を形成した。つづいて、実施例１と同様に、領域
Ｘ、Ｙの素子領域に厚さ２００〜５００人のゲート絶縁
膜４０を形成し、厚さ１５００〜５゜００人の多結晶シ
リコン層４１をＬＰＣＶＤ法により堆積した（第３図（
Ｄ）、第４図（Ｄ）図示）。
Ｙのレジストパターン５４を除去した後、熱処理して前
記不純物層５５を品性化、拡散し、ｎ“型のドレイン領
域５６を形成した。つづいて、実施例１と同様に、領域
Ｘ、Ｙの素子領域に厚さ２００〜５００人のゲート絶縁
膜４０を形成し、厚さ１５００〜５゜００人の多結晶シ
リコン層４１をＬＰＣＶＤ法により堆積した（第３図（
Ｄ）、第４図（Ｄ）図示）。
この後、実施例１と同様に、ＣＭＤ受光素子及びＭＯ８
Ｉ−ランジスタを形成し、固体撮像装置を製造した。
Ｉ−ランジスタを形成し、固体撮像装置を製造した。
実施例２によれば、従来例と同様、ＬＯＧＯ３酸化は１
回で済み、かつマスク工程も同じで、製造工程が少ない
という利点を有する。
回で済み、かつマスク工程も同じで、製造工程が少ない
という利点を有する。
［実施例３］
第５図（Ａ）〜（Ｄ）及び第６図（Ａ）〜（Ｄ）を参照
する。ここで、第５図はＣＭ Ｄ受光素子領域（以下、
領域Ｘと呼ぶ）を、第６図は周辺走査回路領域（以下、
領域Ｙと呼ぶ）を夫々示し、第６図（Ａ）〜（Ｄ）は夫
々第５図（Ａ）〜（Ｄ）に対応する。
する。ここで、第５図はＣＭ Ｄ受光素子領域（以下、
領域Ｘと呼ぶ）を、第６図は周辺走査回路領域（以下、
領域Ｙと呼ぶ）を夫々示し、第６図（Ａ）〜（Ｄ）は夫
々第５図（Ａ）〜（Ｄ）に対応する。
（１）まず、領域Ｘのｎ−エピタキシャル層３０上。
領域ＹのＰウェル３１上に厚さ１００〜５００人の熱酸
化膜３２を形成した後、この熱酸化膜３２上に厚さ５０
０〜２０００人の多結晶シリコン膜６１．厚さ５００〜
２０００人のＳｉ３Ｎ４膜６２を順次ＬＰＣＶＤ法によ
り形成した（第５図（Ａ〕、第６図（Ａ）図示）。
化膜３２を形成した後、この熱酸化膜３２上に厚さ５０
０〜２０００人の多結晶シリコン膜６１．厚さ５００〜
２０００人のＳｉ３Ｎ４膜６２を順次ＬＰＣＶＤ法によ
り形成した（第５図（Ａ〕、第６図（Ａ）図示）。
つづいて、前記Ｓｉ３Ｎ４膜３３上で、領域Ｘにおける
Ｃ Ｍ Ｄ受光素子ドリン形成予定部と領域Ｙの素子分
離領域を除く部分にレジストパターン（図示せず）を形
成した後、このレジストパターンをマスクとして前記Ｓ
ｉ３Ｎ４膜６２及び多結晶ンリコン膜８１を選択的に除
去し、Ｓｉ３Ｎ、膜パターン６２ａ及び多結晶ンリコン
膜パターン［ｉｌａを形成した。なお、この際、前記多
結晶ンリコン膜６１は完全に除去する必要はない。この
後、前記レジストパターンを除去した（（第５図（Ｂ）
、第６図（Ｂ）図示）。
Ｃ Ｍ Ｄ受光素子ドリン形成予定部と領域Ｙの素子分
離領域を除く部分にレジストパターン（図示せず）を形
成した後、このレジストパターンをマスクとして前記Ｓ
ｉ３Ｎ４膜６２及び多結晶ンリコン膜８１を選択的に除
去し、Ｓｉ３Ｎ、膜パターン６２ａ及び多結晶ンリコン
膜パターン［ｉｌａを形成した。なお、この際、前記多
結晶ンリコン膜６１は完全に除去する必要はない。この
後、前記レジストパターンを除去した（（第５図（Ｂ）
、第６図（Ｂ）図示）。
（２）次に、前記５ｉｘＮ４膜パターン８２ａをマスク
としてＬＯＧＯ３酸化を行ない、膜厚６０００〜１００
００人のフィールド酸化膜６３を形成した。つづいて、
前記Ｓｉ３Ｎ４膜パターン８２ａを熱リン酸もしくはド
ライ法により、多結晶シリコン膜パターンＧ’ｌａをド
ライ法で除去した。次いて、領域Ｙ全面にレジストパタ
ーン６４をフォトリソグラフィ法により形成した後、領
域Ｘにｎ型不純物をイオン注入法により導入し、ｎ＋型
の不純物層６５を形成した（第５図（Ｃ）、第６図（Ｃ
）図示）。この時の加速エネルギーは、イオン種がフィ
ールド酸化膜６３中に完全に停る条件で行なった。この
後、領域Ｘのフィールド酸化膜６３を除去し、ひきつづ
き領域Ｙのレジストパターン６４を除去した後、熱処理
して前記不純物層６５を活性化、拡散し、ｎ′″型のド
レイン領域６６を形成した。更に、領域Ｘ１Ｙの素子領
域にゲート絶縁膜４１を形成し、多結晶ンリコン層５７
をＬＰＣＶＤ法により堆積した（第５図（Ｄ）、第６図
（Ｄ）図示）。この後、実施例１と同様に、Ｃ〜ＩＤ受
光素子及びＭＯＳトランジスタを形成し、固体撮像装置
を製造した。
としてＬＯＧＯ３酸化を行ない、膜厚６０００〜１００
００人のフィールド酸化膜６３を形成した。つづいて、
前記Ｓｉ３Ｎ４膜パターン８２ａを熱リン酸もしくはド
ライ法により、多結晶シリコン膜パターンＧ’ｌａをド
ライ法で除去した。次いて、領域Ｙ全面にレジストパタ
ーン６４をフォトリソグラフィ法により形成した後、領
域Ｘにｎ型不純物をイオン注入法により導入し、ｎ＋型
の不純物層６５を形成した（第５図（Ｃ）、第６図（Ｃ
）図示）。この時の加速エネルギーは、イオン種がフィ
ールド酸化膜６３中に完全に停る条件で行なった。この
後、領域Ｘのフィールド酸化膜６３を除去し、ひきつづ
き領域Ｙのレジストパターン６４を除去した後、熱処理
して前記不純物層６５を活性化、拡散し、ｎ′″型のド
レイン領域６６を形成した。更に、領域Ｘ１Ｙの素子領
域にゲート絶縁膜４１を形成し、多結晶ンリコン層５７
をＬＰＣＶＤ法により堆積した（第５図（Ｄ）、第６図
（Ｄ）図示）。この後、実施例１と同様に、Ｃ〜ＩＤ受
光素子及びＭＯＳトランジスタを形成し、固体撮像装置
を製造した。
上記記実施例３によれば、従来例と同様に、ＬＯＧＯ３
酸化は１回で済み、かつマスク工程も同しで、製造工程
が少ないという利点を有する。また、領域Ｙも微細化さ
れ、ＣＭＤ受光素子全体の微細化に有利である。更に、
上記実施例］、２の方法を実施例３に適用することによ
り、領域ＸのＬ ＯＧ ＯＳバーズビークを更に微少化
可能である。
酸化は１回で済み、かつマスク工程も同しで、製造工程
が少ないという利点を有する。また、領域Ｙも微細化さ
れ、ＣＭＤ受光素子全体の微細化に有利である。更に、
上記実施例］、２の方法を実施例３に適用することによ
り、領域ＸのＬ ＯＧ ＯＳバーズビークを更に微少化
可能である。
なお、上記実施例３のバーズビークの長さは、熱酸化膜
３２．多結晶シリコン膜８１．Ｓｉ３Ｎ４膜６２の夫々
の膜厚と、ＬＯＣＯ３酸化の酸化膜厚に依存するが、最
適化することによって通常のＬＯＣＯ３酸化膜厚の１／
４の長さにすることか可能である。
３２．多結晶シリコン膜８１．Ｓｉ３Ｎ４膜６２の夫々
の膜厚と、ＬＯＣＯ３酸化の酸化膜厚に依存するが、最
適化することによって通常のＬＯＣＯ３酸化膜厚の１／
４の長さにすることか可能である。
なお、上記各実施例では、ｎチャネル型のＣＬｉＤ受光
素子に適用した場合について述べたが、これに限らず、
ｐチャネル型のＣｌｖＩ Ｄ受光素子についても適用可
能である。また、光学特性を向上させるために、ゲート
受光領域にＳｉ３Ｎ４膜を使用した多層構造ＣＭ Ｄ受
光素子においても適用できる。更に、ＣＭ Ｄ受光素子
のソース・ゲート領域をＬＯＣＯ３酸化しているが、ソ
ース領域に選択酸化膜マスクを施し、ケート・ドレイン
領域をＬＯＧＯ３酸化する構造も可能であり、同様な効
果が期待できる。
素子に適用した場合について述べたが、これに限らず、
ｐチャネル型のＣｌｖＩ Ｄ受光素子についても適用可
能である。また、光学特性を向上させるために、ゲート
受光領域にＳｉ３Ｎ４膜を使用した多層構造ＣＭ Ｄ受
光素子においても適用できる。更に、ＣＭ Ｄ受光素子
のソース・ゲート領域をＬＯＣＯ３酸化しているが、ソ
ース領域に選択酸化膜マスクを施し、ケート・ドレイン
領域をＬＯＧＯ３酸化する構造も可能であり、同様な効
果が期待できる。
［発明の効果］
以上詳述したように本発明によれば、暗電流を低減する
とともに、より微細画素に適したＬＯＣＯ８構造ＣＭＤ
受光素子を用いた固体撮像装置及びその製造方法を提供
できる。
とともに、より微細画素に適したＬＯＣＯ８構造ＣＭＤ
受光素子を用いた固体撮像装置及びその製造方法を提供
できる。
第１図（Ａ）〜（Ｅ）及び第２図（Ａ）〜（Ｅ）は本発
明の実施例１に係る固体撮像装置の製造方法を工程順に
示す断面図、第３図（Ａ）〜（Ｄ）及び第４図（Ａ）〜
（Ｄ）は本発明の実施例２に係る固体撮像装置の製造方
法を工程順に示す断面図、第５図（Ａ）〜（Ｄ）及び第
６図（Ａ）〜（Ｄ）は本発明の実施例３に係る固体撮像
装置の製造方法を工程順に示す断面図、第７図（Ａ）〜
（Ｇ）は従来の固体撮像装置の製造方法を工程順に示す
断面図である。 ３０・・・ｎ−エピタキシャル層、３１・・・Ｐウェル
層、３２・・・熱酸化膜、３３．６２・・・５ｉ３）Ｊ
４膜、３５．３７゜５３、６３・・フィールド酸化膜、
３９．４０．５０．５Ｂ、 ８５゜６６・・・ドレイン
領域、４１・・・ゲート絶縁膜、４２・・・ゲート電極
、４３・・・ソース領域、４４．４８・・・層間絶縁膜
、４５・・・ゲート電極、５７．６１・・・多結晶シリ
コン層。 出願人代理人 弁理士 坪井 淳 第１図 第２図 ＪＪＪＪＪ 第３図 第４図 ２ａ 第５図 Ｖ→ 第６図
明の実施例１に係る固体撮像装置の製造方法を工程順に
示す断面図、第３図（Ａ）〜（Ｄ）及び第４図（Ａ）〜
（Ｄ）は本発明の実施例２に係る固体撮像装置の製造方
法を工程順に示す断面図、第５図（Ａ）〜（Ｄ）及び第
６図（Ａ）〜（Ｄ）は本発明の実施例３に係る固体撮像
装置の製造方法を工程順に示す断面図、第７図（Ａ）〜
（Ｇ）は従来の固体撮像装置の製造方法を工程順に示す
断面図である。 ３０・・・ｎ−エピタキシャル層、３１・・・Ｐウェル
層、３２・・・熱酸化膜、３３．６２・・・５ｉ３）Ｊ
４膜、３５．３７゜５３、６３・・フィールド酸化膜、
３９．４０．５０．５Ｂ、 ８５゜６６・・・ドレイン
領域、４１・・・ゲート絶縁膜、４２・・・ゲート電極
、４３・・・ソース領域、４４．４８・・・層間絶縁膜
、４５・・・ゲート電極、５７．６１・・・多結晶シリ
コン層。 出願人代理人 弁理士 坪井 淳 第１図 第２図 ＪＪＪＪＪ 第３図 第４図 ２ａ 第５図 Ｖ→ 第６図
Claims (6)
- （１）電荷変調素子からなる第１領域及びこの電荷変調
素子を走査する相補型ＭＯＳトランジスタからなる第２
領域とを具備する固体撮像装置において、前記電荷変調
素子は絶縁物又は高抵抗基板上に形成された半導体層、
この半導体層表面に形成されたソース・ドレイン領域、
及び前記半導体層上にゲート絶縁膜を介して形成された
ゲート電極からなり、相対向するドレイン拡散端位置と
ソース拡散端位置の少なくとも一方を選択酸化法を利用
して決定し、かつ前記第１領域の選択酸化領域端の非選
択領域への遷移領域の長さが、前記第２領域の選択酸化
領域端の非選択領域への遷移領域の長さよりも短いこと
を特徴とする固体撮像装置。 - （２）電荷変調素子からなる第１領域及びこの電荷変調
素子を走査する相補型ＭＯＳトランジスタからなる第２
領域とを具備する固体撮像装置を製造する方法において
、選択酸化を行なって第１領域のみに第１フィールド酸
化膜を形成した後、再度選択酸化を行なって第１領域の
第１フィールド酸化膜の膜厚を厚くし、かつ第２領域に
第２フィールド酸化膜を形成する工程を具備することを
特徴とする固体撮像装置の製造方法。 - （３）電荷変調素子からなる第１領域及びこの電荷変調
素子を走査する相補型ＭＯＳトランジスタからなる第２
領域とを具備する固体撮像装置を製造する方法において
、選択酸化を行なって第１領域に第１フィールド酸化膜
を形成するとともに第２領域に第２フィールド酸化膜を
形成した後、第２領域の第２フィールド酸化膜のみ目的
とする膜厚になるまでエッチングする工程とを具備する
ことを特徴とする固体撮像装置の製造方法。 - （４）前記第２領域の第２フィールド酸化膜の膜厚が、
１０００Å以上になるまでエッチングする請求項３記載
の固体撮像装置の製造方法。 - （５）電荷変調素子からなる第１領域及びこの電荷変調
素子を走査する相補型ＭＯＳトランジスタからなる第２
領域とを具備する固体撮像装置を製造する方法において
、第１領域及び第２領域の第１・第２フィールド酸化膜
を形成する際、半導体層上に熱酸化膜を形成し、この熱
酸化膜上に選択酸化膜の非選択酸化領域への横方向の成
長を小さくした中間層を介して形成された耐酸化性膜パ
ターンをマスクとする工程とを具備することを特徴とす
る固体撮像装置の製造方法。 - （６）前記中間層が多結晶シリコン層であり、前記耐酸
化性膜パターンがＳｉ＿３Ｎ＿４膜パターンである請求
５記載の固体撮像装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2298221A JPH04171762A (ja) | 1990-11-02 | 1990-11-02 | 固体撮像装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2298221A JPH04171762A (ja) | 1990-11-02 | 1990-11-02 | 固体撮像装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04171762A true JPH04171762A (ja) | 1992-06-18 |
Family
ID=17856794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2298221A Pending JPH04171762A (ja) | 1990-11-02 | 1990-11-02 | 固体撮像装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04171762A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008060497A (ja) * | 2006-09-04 | 2008-03-13 | Sony Corp | 半導体装置および半導体装置の製造方法 |
| JP2008260772A (ja) * | 1997-05-14 | 2008-10-30 | Asahi Kasei Corp | 新規な分化抑制剤 |
-
1990
- 1990-11-02 JP JP2298221A patent/JPH04171762A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008260772A (ja) * | 1997-05-14 | 2008-10-30 | Asahi Kasei Corp | 新規な分化抑制剤 |
| JP2008060497A (ja) * | 2006-09-04 | 2008-03-13 | Sony Corp | 半導体装置および半導体装置の製造方法 |
| US7605424B2 (en) | 2006-09-04 | 2009-10-20 | Sony Corporation | Semiconductor device and method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100597124B1 (ko) | 고체 촬상 장치 및 그 제조 방법 | |
| US7994552B2 (en) | Photoelectric conversion device, method for manufacturing the same and image pickup system | |
| US7737519B2 (en) | Photoelectric conversion device and manufacturing method thereof | |
| US7595210B2 (en) | Method of manufacturing complementary metal oxide semiconductor image sensor | |
| US8878263B2 (en) | Semiconductor device, method for manufacturing same, and solid-state image sensing device | |
| US20050064620A1 (en) | CMOS image sensor and method for manufacturing the same | |
| EP1309008B1 (en) | Surface passivation to reduce dark current in a CMOS image sensor | |
| US20150008482A1 (en) | Semiconductor device and manufacturing method thereof | |
| TW202203445A (zh) | 增加有效通道寬度之電晶體 | |
| EP1667232A2 (en) | Image sensor pixel having photodiode with indium pinning layer | |
| CN113451340A (zh) | 具有增加的有效沟道宽度的晶体管 | |
| KR100562668B1 (ko) | 암신호 감소를 위한 이미지센서 제조 방법 | |
| US6410359B2 (en) | Reduced leakage trench isolation | |
| JPH04171762A (ja) | 固体撮像装置及びその製造方法 | |
| US7387952B2 (en) | Semiconductor substrate for solid-state image pickup device and producing method therefor | |
| KR100776151B1 (ko) | 고집적 이미지센서 제조 방법 | |
| TWI836198B (zh) | 影像感測器及用於形成其之方法 | |
| KR100841208B1 (ko) | 암신호 감소를 위한 이미지센서 제조 방법 | |
| KR100664467B1 (ko) | 고체 촬상 장치의 제조 방법 | |
| JPH04167469A (ja) | 固体撮像装置の製造方法 | |
| JP3026834B2 (ja) | 固体撮像装置 | |
| CN115377218A (zh) | 金字塔形晶体管 | |
| JPH04192469A (ja) | 固体撮像装置の製造方法 | |
| JP2004079657A (ja) | 固体撮像素子の製造方法 | |
| JPH10257394A (ja) | 固体撮像装置及びその製造方法 |