JPH10257394A - 固体撮像装置及びその製造方法 - Google Patents
固体撮像装置及びその製造方法Info
- Publication number
- JPH10257394A JPH10257394A JP9059244A JP5924497A JPH10257394A JP H10257394 A JPH10257394 A JP H10257394A JP 9059244 A JP9059244 A JP 9059244A JP 5924497 A JP5924497 A JP 5924497A JP H10257394 A JPH10257394 A JP H10257394A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- transistor
- solid
- imaging device
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】フォトダイオードの暗時のリーク電流が小さ
く、ダイナミックレンジの大きい固体撮像装置及びその
製造方法を提供すること。 【解決手段】本発明の固体撮像装置は、半導体基板の上
に形成されたｐ型半導体層１と、上記ｐ型半導体層１の
表面に形成されたｎ型半導体層２、ｎ型半導体層３と、
上記ｐ型半導体層１の表面に酸化膜４を挟んで堆積され
たゲート電極５とを有し、上記ｐ型半導体層１とｎ型半
導体層２によりダイオードを形成し、上記半導体層１乃
至３によりトランジスタを形成し、当該トランジスタの
ドレインに相当するｎ型半導体層３を深く形成し、当該
ドレインに拡散電流を集めることを特徴とするものであ
る。
く、ダイナミックレンジの大きい固体撮像装置及びその
製造方法を提供すること。 【解決手段】本発明の固体撮像装置は、半導体基板の上
に形成されたｐ型半導体層１と、上記ｐ型半導体層１の
表面に形成されたｎ型半導体層２、ｎ型半導体層３と、
上記ｐ型半導体層１の表面に酸化膜４を挟んで堆積され
たゲート電極５とを有し、上記ｐ型半導体層１とｎ型半
導体層２によりダイオードを形成し、上記半導体層１乃
至３によりトランジスタを形成し、当該トランジスタの
ドレインに相当するｎ型半導体層３を深く形成し、当該
ドレインに拡散電流を集めることを特徴とするものであ
る。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、固体撮像装置に係
り、特に増幅機能を有する増幅型の固体撮像装置及びそ
の製造方法に関するものである。
り、特に増幅機能を有する増幅型の固体撮像装置及びそ
の製造方法に関するものである。
【０００２】
【従来の技術】従来、画素の内部に増幅機能を有する所
謂増幅型固体撮像装置に関する種々の技術が提案されて
いる。かかる増幅型固体撮像装置は、画素数の増加やイ
メージサイズの縮小による画素サイズの縮小に適したも
のとして期待されている。
謂増幅型固体撮像装置に関する種々の技術が提案されて
いる。かかる増幅型固体撮像装置は、画素数の増加やイ
メージサイズの縮小による画素サイズの縮小に適したも
のとして期待されている。
【０００３】ここで、図６には、上記従来技術に係る固
体撮像装置の概略構成を示し説明する。同図に示される
ように、この固体撮像装置は、多画素化されており、同
一基板上に、光電変換素子とトランジスタが並設された
構成がとられている。そして、光電変換素子による光電
変換により発生した信号電荷で信号電荷蓄積部の電位を
変調して、その電位により画素内部の増幅トランジスタ
を変調することで画素内部に増幅機能を持たせている。
体撮像装置の概略構成を示し説明する。同図に示される
ように、この固体撮像装置は、多画素化されており、同
一基板上に、光電変換素子とトランジスタが並設された
構成がとられている。そして、光電変換素子による光電
変換により発生した信号電荷で信号電荷蓄積部の電位を
変調して、その電位により画素内部の増幅トランジスタ
を変調することで画素内部に増幅機能を持たせている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記し
た増幅型固体撮像装置のように、多画素化してくると、
１画素に対応する光電変換素子の面積が小さくなるた
め、当該光電変換素子からの出力が小さくなる。この画
素の面積の減少比に伴う出力の減少を改善する方法とし
ては、フォトダイオードの空乏層を広げるべく基板の不
純物濃度を減少させる事が考えられるが、かかる基板の
不純物濃度の減少は、基板の拡散電流を増やすといった
問題を発生させてしまう。
た増幅型固体撮像装置のように、多画素化してくると、
１画素に対応する光電変換素子の面積が小さくなるた
め、当該光電変換素子からの出力が小さくなる。この画
素の面積の減少比に伴う出力の減少を改善する方法とし
ては、フォトダイオードの空乏層を広げるべく基板の不
純物濃度を減少させる事が考えられるが、かかる基板の
不純物濃度の減少は、基板の拡散電流を増やすといった
問題を発生させてしまう。
【０００５】即ち、従来技術に係る固体撮像装置では、
図７に示されるように、低濃度のｐ型半導体層２０１に
ｎ型半導体層２０２、ｎ型半導体層２０３が形成されて
おり、更に当該半導体層２０１の所定位置にシリコン酸
化膜２０４、ゲート電極２０５が堆積されている。この
ような構成では、フォトダイオードの空乏層２０６が基
板の深さ方向にたどり着く深さにて、拡散電流を吸収し
てしまう。従って、フォトダイオードに拡散電流が集ま
り、フォトダイオードの暗時のリーク電流も増加させ、
その結果としてダイナミックレンジを下げてしまう。
図７に示されるように、低濃度のｐ型半導体層２０１に
ｎ型半導体層２０２、ｎ型半導体層２０３が形成されて
おり、更に当該半導体層２０１の所定位置にシリコン酸
化膜２０４、ゲート電極２０５が堆積されている。この
ような構成では、フォトダイオードの空乏層２０６が基
板の深さ方向にたどり着く深さにて、拡散電流を吸収し
てしまう。従って、フォトダイオードに拡散電流が集ま
り、フォトダイオードの暗時のリーク電流も増加させ、
その結果としてダイナミックレンジを下げてしまう。
【０００６】本発明は、上記問題に鑑みてなされたもの
で、その目的とするところは、半導体基板からの拡散電
流の影響を減少させ、フォトダイオードの暗時のリーク
電流が小さく、ダイナミックレンジの大きい固体撮像装
置及びその製造方法を提供することにある。
で、その目的とするところは、半導体基板からの拡散電
流の影響を減少させ、フォトダイオードの暗時のリーク
電流が小さく、ダイナミックレンジの大きい固体撮像装
置及びその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、光を電荷に変換する光電変換素子と、ト
ランジスタとを有する固体撮像装置において、半導体基
板の上に形成された第１の半導体層と、上記第１の半導
体層の表面に形成された第２及び第３の半導体層と、上
記第１の半導体層の表面に酸化膜を挟んで堆積された転
送電極層と、を有し、上記第１及び第２の半導体層によ
り上記光電変換素子を形成し、上記第１乃至第３半導体
層により上記トランジスタを形成し、当該トランジスタ
のドレインに相当する上記第３の半導体層を溝により形
成し、当該ドレインに第１の半導体層の拡散電流を集め
ることを特徴とする。
に、本発明は、光を電荷に変換する光電変換素子と、ト
ランジスタとを有する固体撮像装置において、半導体基
板の上に形成された第１の半導体層と、上記第１の半導
体層の表面に形成された第２及び第３の半導体層と、上
記第１の半導体層の表面に酸化膜を挟んで堆積された転
送電極層と、を有し、上記第１及び第２の半導体層によ
り上記光電変換素子を形成し、上記第１乃至第３半導体
層により上記トランジスタを形成し、当該トランジスタ
のドレインに相当する上記第３の半導体層を溝により形
成し、当該ドレインに第１の半導体層の拡散電流を集め
ることを特徴とする。
【０００８】即ち、本発明の固体撮像装置によれば、上
記光電変換素子たるフォトダイオードの周囲の空乏層が
基板の深さ方向にたどり着く深さよりも深い位置にて、
拡散電流を上記トランジスタのドレインに相当する第３
の半導体層に吸収できる作用を奏する。さらに、当該第
３の半導体層の先が尖っていれば、電界の効果が相乗さ
れ、より大きな作用をもたらす。
記光電変換素子たるフォトダイオードの周囲の空乏層が
基板の深さ方向にたどり着く深さよりも深い位置にて、
拡散電流を上記トランジスタのドレインに相当する第３
の半導体層に吸収できる作用を奏する。さらに、当該第
３の半導体層の先が尖っていれば、電界の効果が相乗さ
れ、より大きな作用をもたらす。
【０００９】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態について説明する。図１には、一実施の形態
に係る固体撮像装置の断面図を示し説明する。同図に示
されるように、本固体撮像装置では、低濃度のｐ型半導
体層１の表面にｎ型半導体層２、ｎ型半導体層３が形成
されており、更に所定領域にシリコン酸化膜４を介し
て、ゲート電極５が堆積された構造となっている。そし
て、上記ｐ型半導体層１とｎ型半導体層２によりフォト
ダイオードが形成され、上記ｐ型半導体層１と上記ｎ型
半導体層２、ｎ型半導体層３、ゲート電極５によってリ
セットトランジスタが形成されている。
実施の形態について説明する。図１には、一実施の形態
に係る固体撮像装置の断面図を示し説明する。同図に示
されるように、本固体撮像装置では、低濃度のｐ型半導
体層１の表面にｎ型半導体層２、ｎ型半導体層３が形成
されており、更に所定領域にシリコン酸化膜４を介し
て、ゲート電極５が堆積された構造となっている。そし
て、上記ｐ型半導体層１とｎ型半導体層２によりフォト
ダイオードが形成され、上記ｐ型半導体層１と上記ｎ型
半導体層２、ｎ型半導体層３、ゲート電極５によってリ
セットトランジスタが形成されている。
【００１０】このように、本固体撮像装置は、フォトダ
イオードの近傍にリセットトランジスタを配設した構造
となっている。本実施の形態の場合には、低濃度のｐ型
半導体層１にフォトダイオードの空乏層６が広がってお
り、固体撮像装置の感度の向上に寄与している。尚、こ
のフォトダイオードを、低濃度のｎ型半導体層とｐ型半
導体層により構成しても、同様の効果が得られる。
イオードの近傍にリセットトランジスタを配設した構造
となっている。本実施の形態の場合には、低濃度のｐ型
半導体層１にフォトダイオードの空乏層６が広がってお
り、固体撮像装置の感度の向上に寄与している。尚、こ
のフォトダイオードを、低濃度のｎ型半導体層とｐ型半
導体層により構成しても、同様の効果が得られる。
【００１１】更に、この実施の形態では、フォトダイオ
ードのリーク電流の低減と、画素の分離性能を向上させ
るべく、フォトダイオードの空乏層６の深さよりも深い
位置まで、上記高濃度のｎ型半導体層３を形成してい
る。この高濃度のｎ型半導体層３は、上記リセットトラ
ンジスタがｐ型のＭＯＳトランジスタである場合には、
ｐ型であっても、十分な撮像機能を発揮することができ
る。
ードのリーク電流の低減と、画素の分離性能を向上させ
るべく、フォトダイオードの空乏層６の深さよりも深い
位置まで、上記高濃度のｎ型半導体層３を形成してい
る。この高濃度のｎ型半導体層３は、上記リセットトラ
ンジスタがｐ型のＭＯＳトランジスタである場合には、
ｐ型であっても、十分な撮像機能を発揮することができ
る。
【００１２】このような構成によれば、図２に示される
ように、フォトダイオードの空乏層６が基板の深さ方向
にたどり着く深さよりも深い位置にて、拡散電流７をリ
セットトランジスタのドレインに相当するｎ型半導体層
３に吸収できる。図２では、概略的に矢印で拡散電流７
の流れを示したが、本発明によれば、フォトダイオード
に拡散電流７が集まる割合が減少し、固体撮像装置のダ
イナミックレンジが向上する。尚、上記ドレイン溝の先
が尖っていれば、電界の効果が相乗され、さらに上記し
た効果が増すことは勿論である。
ように、フォトダイオードの空乏層６が基板の深さ方向
にたどり着く深さよりも深い位置にて、拡散電流７をリ
セットトランジスタのドレインに相当するｎ型半導体層
３に吸収できる。図２では、概略的に矢印で拡散電流７
の流れを示したが、本発明によれば、フォトダイオード
に拡散電流７が集まる割合が減少し、固体撮像装置のダ
イナミックレンジが向上する。尚、上記ドレイン溝の先
が尖っていれば、電界の効果が相乗され、さらに上記し
た効果が増すことは勿論である。
【００１３】以上、リセットトランジスタのドレインに
拡散電流を集めることを特徴とする実施の形態に係る固
体撮像装置を説明したが、例えば上記フォトダイオード
とリセットトランジスタを図３に示すようにレイアウト
することが考えられる。
拡散電流を集めることを特徴とする実施の形態に係る固
体撮像装置を説明したが、例えば上記フォトダイオード
とリセットトランジスタを図３に示すようにレイアウト
することが考えられる。
【００１４】即ち、同図に示されるように、この固体撮
像装置は、ｐ型シリコン半導体基板の表面層にｐ層（素
子分離領域）２０、ｎ層（フォトダイオード）１５ａ乃
至１５ｃを形成する。そして、読み出しトランジスタ１
８ａ乃至１８ｃ、リセットトランジスタ１６ａ乃至１６
ｃを形成する領域にｎ層を形成する。この後、表面を酸
化膜で覆い、更に電極配線材料を堆積する。
像装置は、ｐ型シリコン半導体基板の表面層にｐ層（素
子分離領域）２０、ｎ層（フォトダイオード）１５ａ乃
至１５ｃを形成する。そして、読み出しトランジスタ１
８ａ乃至１８ｃ、リセットトランジスタ１６ａ乃至１６
ｃを形成する領域にｎ層を形成する。この後、表面を酸
化膜で覆い、更に電極配線材料を堆積する。
【００１５】そして、読み出しトランジスタ１８ａ乃至
１８ｃ、読み出し／リセット線１３ａ乃至１３ｃ、リセ
ットトランジスタ１６ａ乃至１６ｃのゲート及びリセッ
ト線を形成するために、電極配線材料を所望の形状に加
工して読み出し線とリセットトランジスタの配線を形成
する。このとき、読み出し線とリセット線は兼用するた
め、一度にパターニングして読み出し／リセット線１３
ａ乃至１３ｃを形成することができる。この後、固体撮
像装置の素子部分を形成した後、信号電流を読み出すた
めの配線（信号線１）と信号を排出するための配線（ド
レイン線２）を配線する。
１８ｃ、読み出し／リセット線１３ａ乃至１３ｃ、リセ
ットトランジスタ１６ａ乃至１６ｃのゲート及びリセッ
ト線を形成するために、電極配線材料を所望の形状に加
工して読み出し線とリセットトランジスタの配線を形成
する。このとき、読み出し線とリセット線は兼用するた
め、一度にパターニングして読み出し／リセット線１３
ａ乃至１３ｃを形成することができる。この後、固体撮
像装置の素子部分を形成した後、信号電流を読み出すた
めの配線（信号線１）と信号を排出するための配線（ド
レイン線２）を配線する。
【００１６】このような構成では、先に図１で示したよ
うなリセットトランジスタとフォトダイオードの位置関
係とはならないが、少なくとも１つのリセットトランジ
スタのドレインがフォトダイオードの空乏層より深けれ
ば、上述したような本発明の効果は同様に得られる。概
して、拡散長は、数十ミクロンオーダーであるから、基
板の深さ方で数十ミクロンのオーダーからフォトダイオ
ードに向けての拡散電流が流れる事になる。これは、現
状の画素の数倍から数十倍の寸法であることから考えて
も、基板表面で、フォトダイオードと拡散電流を吸収す
るドレインの位置が離れても問題とはならないことは明
らかである。
うなリセットトランジスタとフォトダイオードの位置関
係とはならないが、少なくとも１つのリセットトランジ
スタのドレインがフォトダイオードの空乏層より深けれ
ば、上述したような本発明の効果は同様に得られる。概
して、拡散長は、数十ミクロンオーダーであるから、基
板の深さ方で数十ミクロンのオーダーからフォトダイオ
ードに向けての拡散電流が流れる事になる。これは、現
状の画素の数倍から数十倍の寸法であることから考えて
も、基板表面で、フォトダイオードと拡散電流を吸収す
るドレインの位置が離れても問題とはならないことは明
らかである。
【００１７】尚、上記した図３の固体撮像装置の単位セ
ルの構成は図４に示される。図４は、３つの単位セルの
構成を示しており、１画素１単位セル構成の固体撮像装
置を想定している。また、この図には、３つの単位セル
のみを示したが、この固体撮像装置は、かかる単位セル
が２次元的に配列されているものとする。
ルの構成は図４に示される。図４は、３つの単位セルの
構成を示しており、１画素１単位セル構成の固体撮像装
置を想定している。また、この図には、３つの単位セル
のみを示したが、この固体撮像装置は、かかる単位セル
が２次元的に配列されているものとする。
【００１８】同図に示すように、単位セル２２は、光を
電荷に変換するフォトダイオード１５ａ、フォトダイオ
ード１５ａに蓄積された電荷を検出部２３ａに読み出す
読み出しトランジスタ１８ａ、信号電荷を読み出すライ
ンを選択するアドレス容量１９ａ、フォトダイオードの
検出信号を増幅して信号線１に出力する増幅トランジス
タ１４ａ、検出部２３ａに蓄積された電荷をリセットす
るリセットトランジスタ１６ａを備えた構成となってい
る。
電荷に変換するフォトダイオード１５ａ、フォトダイオ
ード１５ａに蓄積された電荷を検出部２３ａに読み出す
読み出しトランジスタ１８ａ、信号電荷を読み出すライ
ンを選択するアドレス容量１９ａ、フォトダイオードの
検出信号を増幅して信号線１に出力する増幅トランジス
タ１４ａ、検出部２３ａに蓄積された電荷をリセットす
るリセットトランジスタ１６ａを備えた構成となってい
る。
【００１９】以下、図５を参照して、先に図１に示した
実施の形態に係る撮像装置の作成方法の一例を説明す
る。尚、ここでは、本発明の特徴となる拡散電流を吸収
するドレインの作成方法を中心に説明する。
実施の形態に係る撮像装置の作成方法の一例を説明す
る。尚、ここでは、本発明の特徴となる拡散電流を吸収
するドレインの作成方法を中心に説明する。
【００２０】先ず、低濃度のｐ型半導体層１にリセット
トランジスタのドレインとなる部分だけ開口したパター
ンのレジスト８を形成する。この後、例えば反応性イオ
ンエッチング法（RIE ；Reactive Ion Etching）等を
用いて、上記ドレインとなる部分をエッチングして、ト
レンチを形成する（図６（ａ）参照）。
トランジスタのドレインとなる部分だけ開口したパター
ンのレジスト８を形成する。この後、例えば反応性イオ
ンエッチング法（RIE ；Reactive Ion Etching）等を
用いて、上記ドレインとなる部分をエッチングして、ト
レンチを形成する（図６（ａ）参照）。
【００２１】次いで、例えばアッチャー等を用いてレジ
スト８を除去する。この後、トレンチに対してカバーレ
ージの良い条件でｎ型ポリシリコン９を形成する。この
方法としては、アモルファスシリコンを用いて、後に再
加熱してポリシリコンとする方法を用いることもできる
（図６（ｂ）参照）。
スト８を除去する。この後、トレンチに対してカバーレ
ージの良い条件でｎ型ポリシリコン９を形成する。この
方法としては、アモルファスシリコンを用いて、後に再
加熱してポリシリコンとする方法を用いることもできる
（図６（ｂ）参照）。
【００２２】この後、例えば平坦化のためのＣＭＰやエ
ッチング技術等の方法を用いて、表面を研磨し、トレン
チの部分のみにｎ型半導体層３を形成する（図６（ｃ）
参照）。この後、シリコン酸化膜４、ゲート電極５をｐ
型半導体層１の所定領域に堆積する（図６（ｄ）参
照）。
ッチング技術等の方法を用いて、表面を研磨し、トレン
チの部分のみにｎ型半導体層３を形成する（図６（ｃ）
参照）。この後、シリコン酸化膜４、ゲート電極５をｐ
型半導体層１の所定領域に堆積する（図６（ｄ）参
照）。
【００２３】このような一連の工程により、本発明の特
徴となる拡散電流を吸収するドレインに相当するｎ型半
導体層３を形成することができる。以上、本発明の実施
の形態について説明したが、本発明はこれに限定される
ことなく、その主旨を逸脱しない範囲で種々の改良・変
更が可能であることは勿論である。例えば、上記実施の
形態では、ドレインを基板深くに形成する方法としてト
レンチ技術を例に挙げて説明したが、これに限定される
ことなく、加速されたイオンをシリコン基板などに打ち
込むイオン注入法（ion implantation ）を採用するこ
ともできることは勿論である。また、２段、３段打ちに
より、ｎ型半導体層の先端を鋭利形状にすると本発明の
効果をより一層高めることができる。
徴となる拡散電流を吸収するドレインに相当するｎ型半
導体層３を形成することができる。以上、本発明の実施
の形態について説明したが、本発明はこれに限定される
ことなく、その主旨を逸脱しない範囲で種々の改良・変
更が可能であることは勿論である。例えば、上記実施の
形態では、ドレインを基板深くに形成する方法としてト
レンチ技術を例に挙げて説明したが、これに限定される
ことなく、加速されたイオンをシリコン基板などに打ち
込むイオン注入法（ion implantation ）を採用するこ
ともできることは勿論である。また、２段、３段打ちに
より、ｎ型半導体層の先端を鋭利形状にすると本発明の
効果をより一層高めることができる。
【００２４】
【発明の効果】以上詳述したように、本発明によれば、
半導体基板からの拡散電流の影響を減少させ、フォトダ
イオードの暗時のリーク電流が小さく、ダイナミックレ
ンジの大きい固体撮像装置及びその製造方法を提供する
ことができる。
半導体基板からの拡散電流の影響を減少させ、フォトダ
イオードの暗時のリーク電流が小さく、ダイナミックレ
ンジの大きい固体撮像装置及びその製造方法を提供する
ことができる。
【図１】本発明の実施の形態に係る固体撮像装置の構成
を示す図である。
を示す図である。
【図２】図１の装置における拡散電流の流れを説明する
ための図である。
ための図である。
【図３】実施の形態に係る固体撮像装置のフォトダイオ
ード、リセットトランジスタのレイアウトの一例を示す
図である。
ード、リセットトランジスタのレイアウトの一例を示す
図である。
【図４】図３に対応する回路構成を示す図である。
【図５】実施の形態に係る固体撮像装置のドレインの作
成方法の一例を示す図である。
成方法の一例を示す図である。
【図６】従来技術に係る固体撮像装置のレイアウトの一
例を示す図である。
例を示す図である。
【図７】従来技術に係る固体撮像装置の拡散電流の流れ
を説明するための図である。
を説明するための図である。
１ 低濃度のｐ型半導体層 ２ ｎ型半導体層 ３ ｎ型半導体層 ４ シリコン酸化膜 ５ ゲート電極 ６ 空乏層 ７ 拡散電流
Claims (7)
- 【請求項１】 光を電荷に変換する光電変換素子と、ト
ランジスタとを有する固体撮像装置において、 半導体基板の上に形成された第１の半導体層と、 上記第１の半導体層の表面に形成された第２及び第３の
半導体層と、 上記第１の半導体層の表面に酸化膜を挟んで堆積された
転送電極層と、を有し、 上記第１及び第２の半導体層により上記光電変換素子を
形成し、上記第１乃至第３半導体層及び上記転送電極層
により上記トランジスタを形成し、当該トランジスタの
ドレインに相当する上記第３の半導体層を溝により形成
し、当該ドレインに第１の半導体層の拡散電流を集める
ことを特徴とする固体撮像装置。 - 【請求項２】 上記トランジスタのドレインに相当する
上記第３の半導体層の溝の深さが、上記光電変換素子を
形成する第２の半導体層の深さよりも深いことを特徴と
する請求項１に記載の固体撮像装置。 - 【請求項３】 上記トランジスタのドレインに相当する
上記第３の半導体層の先が鋭利形状であることを特徴と
する請求項１に記載の固体撮像装置。 - 【請求項４】 光電変換素子とトランジスタからなる固
体撮像装置において、上記トランジスタのドレインが光
電変換素子であるフォトダイオードが形成する空乏層の
深さより深いことを特徴とする固体撮像装置。 - 【請求項５】 光を電荷に変換する光電変換素子と、ト
ランジスタとを有する固体撮像装置の製造方法であっ
て、 半導体基板の上に第１の半導体層を堆積する第１の工程
と、上記第１の半導体層の表面に第２及び第３の半導体
層を形成する第２の工程と、上記第１の半導体層の表面
に酸化膜を挟んで転送電極層を堆積する第３の工程と、
を有し、 上記第１及び第２の半導体層により上記光電変換素子を
形成し、上記第１乃至第３半導体層及び上記転送電極層
により上記トランジスタを形成し、当該トランジスタの
ドレインに相当する上記第３の半導体層を上記光電変換
素子を形成する第２の半導体層より深く形成することを
特徴とする固体撮像装置の製造方法。 - 【請求項６】 上記トランジスタのドレインに相当する
上記第３の半導体層を、イオン注入法の加速電圧を変え
ることにより、上記光電変換素子を形成する第２の半導
体層の深さよりも深く形成することを特徴とする請求項
５に記載の固体撮像装置の製造方法。 - 【請求項７】 上記トランジスタのドレインに相当する
上記第３の半導体層を、数回のイオン注入法により形成
することで、上記第３の半導体層の先を鋭利な形状とす
ることを特徴とする請求項５に記載の固体撮像装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5924497A JP3597663B2 (ja) | 1997-03-13 | 1997-03-13 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5924497A JP3597663B2 (ja) | 1997-03-13 | 1997-03-13 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10257394A true JPH10257394A (ja) | 1998-09-25 |
| JP3597663B2 JP3597663B2 (ja) | 2004-12-08 |
Family
ID=13107789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5924497A Expired - Fee Related JP3597663B2 (ja) | 1997-03-13 | 1997-03-13 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3597663B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7166828B2 (en) | 2004-03-26 | 2007-01-23 | Kabushiki Kaisha Toshiba | Solid-state image sensing device and cellphone having image processing function |
-
1997
- 1997-03-13 JP JP5924497A patent/JP3597663B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7166828B2 (en) | 2004-03-26 | 2007-01-23 | Kabushiki Kaisha Toshiba | Solid-state image sensing device and cellphone having image processing function |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3597663B2 (ja) | 2004-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3584196B2 (ja) | 受光素子及びそれを有する光電変換装置 | |
| JP4224036B2 (ja) | フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法 | |
| US7355229B2 (en) | Masked spacer etching for imagers | |
| EP1028470B1 (en) | Solid-state image-sensing device and method for producing the same | |
| US6649951B2 (en) | Light-receiving element and photoelectric conversion device | |
| CN105895650B (zh) | 固体摄像装置以及电子设备 | |
| US8357984B2 (en) | Image sensor with low electrical cross-talk | |
| US7928485B2 (en) | Solid-state imaging apparatus and method for producing the same | |
| US8669135B2 (en) | System and method for fabricating a 3D image sensor structure | |
| US8754458B2 (en) | Semiconductor device, manufacturing method thereof, solid-state imaging device, manufacturing method thereof, and electronic unit | |
| JPH11284168A (ja) | 固体撮像装置 | |
| JP2002043557A (ja) | 固体撮像素子を有する半導体装置およびその製造方法 | |
| JP2002280538A (ja) | ｋＴＣノイズを伴わずに完全なピクセルリセットが可能なＣＭＯＳ画像センサ | |
| JP2003234496A (ja) | 固体撮像装置およびその製造方法 | |
| JP4241527B2 (ja) | 光電変換素子 | |
| JP5453968B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
| JP3621273B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP3597663B2 (ja) | 固体撮像装置 | |
| US20080182354A1 (en) | Methods of fabricating cmos image sensors | |
| JP2010028143A (ja) | 固体撮像装置及びその製造方法 | |
| JP5241883B2 (ja) | 固体撮像装置及びこれを用いたカメラ | |
| KR20100076413A (ko) | 이미지센서의 단위픽셀 및 그 제조방법 | |
| US20080157149A1 (en) | CMOS image sensor and method for manufacturing the same | |
| JPH04340275A (ja) | 固体撮像装置 | |
| JP2002289827A (ja) | 固体撮像装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040729 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040909 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070917 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |