JPH04171730A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、特にＭＯ３型電界効果トランジスタ（以下
、ＭＯＳＦＥＴという）の耐圧向上ならびにゲート長制
御をはかった半導体装置に関するものである。

〔従来の技術〕

第２図は従来の横型ｎチャネルＭ　ＯＳ　Ｆ’Ｅ　Ｔの
製造において、ゲート電極をマスクとして、不純物を注
入する工程を説明する断面図である。この図において、
１はｐ型半導体基板、２はゲーＩ・酸化膜、３はゲート
電極、９はこのゲート電極３の直下に不純物層を形成す
るために、ｐ型半導体基板１の法線方向に対し角度θ３
を持った回転注入の入射方向を示すものである。１０は
前記ｐ型半導体基板１の法線方向とほぼ平行に不純物を
注入する平行注入の入射方向を示すものである。８ｂ。

１１ｂは前記ｐ型半導体基板１中にｎ型不純物を入射方
向９から回転注入を行い、アニールすることで形成され
たドレインｎ−層とソースｎ−層である。６ｂ、７ｂは
前記ｐ型半導体基板１中にｎ型不純物を前記ドレインｎ
−層８ｂ、ソースｎ−層１１ｂより高濃度に入射方向１
０から平行注入を行い、アニールすることで形成された
ドレインｎ−層とソースｎ−層である。

次に、従来の横型ｎチャネルＭＯＳＦＥＴのドレイン・
ソース間耐圧について説明する。

第２図中、ドレイン側（図中りと表示）に正の電圧を印
加し、ソース側（図中Ｓと表示）を接地した場合、最も
高電界になるのはドレインｎ−層８ｂとｐ型半導体基板
１のｐ領域の境界である。１この時、空乏層は主にドロ
イノｎ−層ｓｂ領域に広がる乙とて、ドレイン・ソース
間のバノヂスルー降伏を抑制している。

また、従来の横型のｎチャネルＭＯ３ＦＥＴのゲート電
極３直下のチャネル長はドレインｎ−８ｂとソースｎ−
層１１ｂの距離で決定され、これら不純物拡散層を形成
する回転注入の注入角θ３と注入エネルギーによって制
御することが可能である。

〔発明が解決しようとする課題〕

従来の横型ｎチャネルＭＯ３ＦＥＴは、以上のように構
成されているのて、ドＬ・イノｎ−層８ｂとソースｎ−
層１１ｂは同時に形成されてしまう。

シカシ、・ノースｎ−［７１ｂはドレイ、・ソース間耐
圧に寄与するより、むしろソース抵抗の増加をもたらす
可能性もあるので、さらに濃度の濃い拡散層に変更した
方が良い。また、ドレイン・ソース間耐圧の寄与の大き
いドし・イノｎ−層８ｂとドレインｎ　−Ｍ６　ｂをゲ
ー）〜電極３近傍より遠ざけた方がより耐圧が向上する
が、回転注入と平行注入の組合せにおいては前述した問
題点とともに、製造工程は繁雑になるばかりで解決は困
難である。

この発明は、上記のような問題点を解消するためになさ
れたもので、ドし・イノ・ソース間耐圧の向上と、チャ
ネル長の制御、さらに高周波動作を可能とする半導体装
置を得る乙とを目的とする。

〔課題を解決するための手段〕

この発明に係る半導体装置は、デー１〜電極直下より離
れた位置にドレイン電極を形成するとともに、ゲート電
極とドし・イン電極の間に、このドし・イノ電極より低
濃度の不純物拡散層を形成し、ソース電極をゲート電極
直下の一部に分布せしめて形成したものである。

〔作用〕

この発明においては、ゲート・ドレイン間に低濃度拡散
層を形成し、ゲート・ソース間にやや高濃度の拡散層を
形成することにより、高耐圧化。

高周波化が図れ、チャネル長は傾斜角注入の角度とエネ
ルギーにより制御される。

〔実施例〕

以下、この発明の一実施例を図面について説明する。

第１図はこの発明の半導体装置の一実施例を示す断面図
である。この図において、１はｎ型半導体基板、２ばゲ
−）・酸化膜、３ばゲー）・電極である。４はこのデー
１−電極３をマスクとしてｎ型不純物をｐ型半導体基板
１の法線方向に対し傾斜角θ□を設けて注入する入射方
向を示す第１の傾斜角注入であり、５は乙の第１の傾斜
角注入４の傾斜角のＰ型半導体基板１の法線力向に対し
対称方向に傾斜角θ２を設けてｎ型不純物を矢印方向に
注入する第２の傾斜角注入である。６ａ、７ａは前記第
１の傾斜角注入４によｊＪｎ型不純物を注入し、アニー
ルを行って形成されたドレインｎ−層と′ノースｎ−層
である。、８ａは前記第２の傾斜角注入５によりドレイ
ノｎ＠６ａ、ソースｎ−層７ａより少ない不純物濃度で
注入し、アニールを行ったドレインｎ−層である。

次に、この発明の半導体装置の形成工程について説明す
る。

第１図に示すように、ｐ型半導体基板１上にゲート酸化
膜２とデー１−電極３を形成し、デー１〜電極３をマス
クとしてｐ型半導体基板１の法線方向に対しドレイン側
（図中りと表記）に傾斜角θ１を設けて、ｎ型不純物の
第１の傾斜角注入４を行う。この注入による不純物層が
アニールされた状態がドレインｎ−層６ａである。この
ドレインｎ−層６ａば、ゲーｊ−電極３が第１の傾斜角
注入４のマスクとなることより、ゲート電極３直下より
離れた所に形成される。一方、ソースｎ−層７ａはデー
１〜電極３直下まで分布している。次に、第１の傾斜角
注入４の傾斜角とｐ型半導体基板１の法線に対し対称方
向に傾斜角θ２を設けて第１の傾斜角注入４より低濃度
のｎ型不純物の第２の傾斜角注入５を行う。この注入に
よる不純物層をアニールすることにより、ドしイノｎ−
層６ａとゲー１・電極３のドレイン側直下にドレインｎ
−層８ａが形成される。なお、第１の傾斜角注入４．第
２の傾斜角注入５によるｎ型不純物のアニールは通常は
同時に行う。

第１図において、ドレイン側（ＤＪに正の電圧を印加し
、ソース側（図中にＳと表記）を接地した場合、最も高
電界になるのは、ドレインｎ−層８ａとｐ型半導体基板
１の境界である。ドレインｎ−−層８ａの不純物濃度は
ｐ型半導体基板１の不純物濃度より低いのて、空乏層は
主としてドレインｎ−層８ａに広がる。

第１図に示すように、第１の傾斜角注入４により、注入
されたドレインｎ−層６ａと第２の傾斜角注入５により
注入されたドレインｎ−層８ａとの境界は、ゲート電極
３直下より離れた位置に存在するので、ドレインｎ−層
８ａ中の空乏層の広がる範囲が従来より広くなり、ドレ
イン・ソース間の耐圧の向上が図れる。さらに、ソース
側ゲート電極３直下にはソースｎ−層７ａが存在し、低
濃度拡散層が存在していないことから、ソース残留抵抗
の低減が図れ、より高周波動作が可能となる。

また、ゲート電極３直下のソースｎ−層７ａとドレイン
ｎ−層８ａの距離により設定されるチャネル長は、第１
の傾斜角注入４の傾斜角θ１と第２の傾斜角注入５の傾
斜角θ２と各注入エネルギーの変更により制御すること
が可能である。

なお、上記実施例では横型ｎチャネルＭＯＳＦＥＴにつ
いて説明したが、横型ｐチャネルＭＯ３ＦＥＴについて
も同等の効果を奏する。また、ゲ−ｌ−電極３の材料と
しては、イオン注入に対しマスク効果を有し、その後の
不純物アニール処理が可能であれば、ポリシリコン、高
融点金属シリサイド、高融点金属、その他のいずれでも
構わない。

また、傾斜角注入の仕様２回数はさらに増やしてもよい
。

〔発明の効果〕

以上説明したように、この発明は、ゲート電極直下より
離れた位置にドレイン電極を形成するとともに、ゲート
電極とドレイン電極の間に、このドレイン電極より低濃
度の不純物拡散層を形成し、ソース電極をゲ−）・電極
直下の一部に分布せしめて形成したので、ＭＯＳＦＥＴ
の耐圧向上が図れるとともに、高周波動作化が可能とな
り、チャネル長の制御が容易となる効果が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す半導体装置の断面図
、第２図は従来の半導体装置の断面図である。 図において、１はｐ型半導体基板、２はゲート酸化膜、
３はゲート電極、４は第１の傾斜角注入、５は第２の傾
斜角注入、６ａはドレインｎ−層、７ａはソースｎ−層
、８ａはドレインｎ−層である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人　大　岩　増　雄　　　（外２名）手続補正書（
自発） １．事件の表示　　特願平２−２９８６７５号２、発明
の名称　　半導体装置 ３、補正をする者 事件との関係　特許出願人 住　所　　　　東京都千代田区丸の内二丁目２番３号名
　称　　（６０１）三菱電機株式会社代表者志岐守哉 ４、代理人 住　所　　　　東京都千代田区丸の内二丁目２番３号５
、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 明細書の第８頁１６行の「でもよい。」を、「でもよい
。さらに、上記の傾斜角注入に回転を加えても同等の効
果を秦する。」と補正する。 以　　上

Claims (1)

【特許請求の範囲】
1. 　ゲート電極をマスクとして、半導体基板内に不純物を
   注入してドレインおよびソース電極を形成したＭＯＳ型
   電界効果トランジスタにおいて、前記ゲート電極直下よ
   り離れた位置に前記ドレイン電極を形成するとともに、
   前記ゲート電極とドレイン電極の間に、このドレイン電
   極より低濃度の不純物拡散層を形成し、前記ソース電極
   を前記ゲート電極直下の一部に分布せしめて形成したこ
   とを特徴とする半導体装置。