JPH04170026A - Dry etching - Google Patents

Dry etching

Info

Publication number
JPH04170026A
JPH04170026A JP29522590A JP29522590A JPH04170026A JP H04170026 A JPH04170026 A JP H04170026A JP 29522590 A JP29522590 A JP 29522590A JP 29522590 A JP29522590 A JP 29522590A JP H04170026 A JPH04170026 A JP H04170026A
Authority
JP
Japan
Prior art keywords
etching
substrate
gas
selectivity
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29522590A
Other languages
Japanese (ja)
Inventor
Toshiharu Yanagida
敏治 柳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP29522590A priority Critical patent/JPH04170026A/en
Publication of JPH04170026A publication Critical patent/JPH04170026A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE:To make such dry etching possible as has excellent counter-resist selectivity and counter-silicon substrate selectivity, a high-speed performance and fewer particle contamination by using unsaturated fluorocarbon gas and by specifying the temperature of an etched substrate. CONSTITUTION:A layer-to-layer insulated film 3 is formed on a single-crystal silicon substrate 1. Then, a resist pattern 4 having an opening 4a is formed on the layer-to-layer insulated film 3 as an etching mask for the film 3. Nextly, the substrate is set in a magnetically enhanced microwave plasma etching device which is equipped with a cooling mechanism by which the temperature of an etched substrate is controlled. Then, the substrate is etched and then a contact hole 5 having a good anisotropic shape is formed rapidly. In the etching, an etching gas which contains fluorocarbon gas having at least one unsaturated bond among molecules is used and the temperature of the etched substrate 15 kept to 50 deg.C or lower. Consequently, a silicon compound layer can be subjected to such etching as has excellent counter resist selectivity and counter- silicon substrate selectivity, a high-speed performance and fewer particle contamination.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はドライエツチング方法に関し、特に対レジスト
選択性および対シリコン下地選択性に優れ、しかも高速
でパーティクル汚染が少ないシリコン化合物層のドライ
エツチング方法に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a dry etching method, and particularly to a dry etching method for a silicon compound layer that has excellent resist selectivity and silicon substrate selectivity, is fast, and has little particle contamination. Regarding.

〔発明の概要〕[Summary of the invention]

本発明は、基板上に形成されたシリコン化合物層のエツ
チングを行うドライエツチング方法において、分子内に
少なくとも1個の不飽和結合を有するフルオロカーボン
系ガスを含むエッチング・ガスを用いて被エツチング基
体の温度を50℃以下に制御しながらエツチングを行う
ことにより、プラズマ中における炭素系ポリマーの重合
を促進して対レジスト選択性および対シリコン下地選択
性の向上を図るものである。
The present invention is a dry etching method for etching a silicon compound layer formed on a substrate, using an etching gas containing a fluorocarbon gas having at least one unsaturated bond in the molecule to reduce the temperature of the substrate to be etched. By performing etching while controlling the temperature at 50° C. or lower, the polymerization of the carbon-based polymer in plasma is promoted and the resist selectivity and silicon base selectivity are improved.

さらに本発明は上述のプロセスによりシリコン化合物層
を実質的に下地基板との界面の直前までエツチングした
後、残余部を上述のエッチング・ガスに炭化水素系のガ
スを添加してエツチングを行うことにより、堆積物の生
成を促進して特に対シリコン下地選択性の顕著な向上を
図るものである。
Furthermore, the present invention etches the silicon compound layer to substantially just before the interface with the base substrate by the above-described process, and then etches the remaining portion by adding a hydrocarbon gas to the above-described etching gas. , which promotes the formation of deposits and particularly improves the selectivity to silicon substrates.

〔従来の技術〕[Conventional technology]

VLS 1.ULS I等の半導体装置にみられるよう
に高度な微細化および集積化が進行するに伴い、酸化シ
リコン等のシリコン化合物層をエツチングする方法につ
いても技術的要求がますます厳しくなってきている。
VLS 1. As semiconductor devices such as ULSI devices become more advanced in miniaturization and integration, technical requirements for etching silicon compound layers such as silicon oxide are becoming increasingly strict.

まず、高集積化によりデバイス・チップの面積が拡大し
ウェハが大口径化している一方、形成すべきパターンは
微細化しているので、エツチングのウェハ面゛内均−性
を確保するためにドライエツチング装置の主流は従来の
バッチ式から枚葉式に移行しようとしている。この際、
従来と同等の生産性を維持するためには、大幅なエツチ
ング速度の向上が必須となる。
First, as devices and chips become more highly integrated, the areas of devices and chips are expanding and wafers are becoming larger in diameter, while the patterns to be formed are also becoming finer. The mainstream of equipment is about to shift from the conventional batch type to the single wafer type. On this occasion,
In order to maintain the same productivity as before, it is essential to significantly improve the etching speed.

また、≠バイスの高速化や微細化を図るために不純物拡
散領域の接合深さが浅(なり、また各種の堆積膜も薄く
なっている状況下では、従来以上に対下地選択性に優れ
ダメージの少ないエツチング技術が要求される。たとえ
ば、半導体基板内に形成された不純物拡散領域や、SR
AMの抵抗負荷素子として用いられるPMO3トランジ
スタのソース・ドレイン領域等にコンタクトを形成しよ
うとする場合等に、シリコン基板や多結晶シリコン層を
下地として行われる酸化シリコン層間絶縁膜のエツチン
グ等がその例である。
In addition, in order to increase the speed and miniaturization of vises, the junction depth of the impurity diffusion region has become shallow (and various deposited films have become thinner). For example, etching techniques for impurity diffusion regions formed in semiconductor substrates and SR etching techniques are required.
An example of this is etching of a silicon oxide interlayer insulating film using a silicon substrate or polycrystalline silicon layer as a base when forming contacts in the source/drain regions of PMO3 transistors used as resistive load elements in AM. It is.

しかし、高速性、高選択性、低ダメージといった特性は
互いに取捨選択される関係にあり、すべてを満足できる
エツチング・プロセスを確立することは極めて困難であ
る。
However, characteristics such as high speed, high selectivity, and low damage are mutually selected, and it is extremely difficult to establish an etching process that satisfies all of them.

従来、シリコン系材料層に対して高い選択比を保ちなが
ら酸化シリコン等のシリコン化合物層をドライエツチン
グするには、CHF3ガス、CF。
Conventionally, CHF3 gas and CF have been used to dry-etch a silicon compound layer such as silicon oxide while maintaining a high selectivity with respect to a silicon-based material layer.

/H,混合ガス、C!F@/CHF、混合ガス等がエッ
チング・ガスとして代表的に使用されている。
/H, mixed gas, C! F@/CHF, mixed gas, etc. are typically used as the etching gas.

これらは、いずれもF/C比(分子内のフッ素原子数と
炭素原子数の比)が4以下のフルオロカーボン系ガスを
主体としている。これは、(a)フルオロカーボン系ガ
スに含まれるCが酸化シリコン層の表面でC−0を結合
を生成し、5i−0結合を切断したり弱めたりする働き
がある、(b)酸化シリコン層の主なエツチング種であ
るCF−(特にCF、つを生成し得る、さらに(C)プ
ラズマ中で相対的に炭素に富む状態が作り出されるので
、酸化シリコン中の酸素がCOまたはCO2の形で除去
される一方、ガス系に含まれるC、 H,F等の寄与に
よりシリコン系材料層の表面では炭素系のポリマーが堆
積してエツチング速度が低下し、シリコン系材料層に対
する高選択比が得られる、等の理由にもとづいている。
All of these are mainly fluorocarbon gases with an F/C ratio (ratio of the number of fluorine atoms to the number of carbon atoms in a molecule) of 4 or less. This is because (a) C contained in the fluorocarbon gas creates C-0 bonds on the surface of the silicon oxide layer, and has the effect of cutting or weakening the 5i-0 bonds; (b) the silicon oxide layer CF, which is the main etching species of silicon oxide (especially CF), can be produced; furthermore, relatively carbon-rich conditions are created in the (C) plasma, so that the oxygen in the silicon oxide is not present in the form of CO or CO2. On the other hand, carbon-based polymers are deposited on the surface of the silicon-based material layer due to the contribution of C, H, F, etc. contained in the gas system, reducing the etching rate and achieving a high selectivity with respect to the silicon-based material layer. This is based on reasons such as:

これに対し、本願出願人は先に特願平2−75828号
明細書において、炭素数2以上の飽和ないし不飽和高次
フルオロカーボン・ガスを使用してシリコン化合物層の
ドライエツチング方法を提案している。これは、C!F
 a、CsF *−C4F +。、04F8等の高次フ
ルオロカーボン・ガスを使用することによりCFl等の
イオンを効率良く生成させ、エツチングの高速化を図っ
たものである。ただし、高次フルオロカーボン・ガスを
単独で使用するのでは、対レジスト選択比および対シリ
コン下地選択比を十分に大きくとることができない。た
とえばC*Fsをエッチング・ガスとしてシリコン基板
上の酸化シリコン層をエツチングした場合、高速性は達
成されるものの、対レジスト選択比が1.3程度と低く
、エツチング耐性が不足する他、パターン・エツジの後
退による寸法変換差が発生してしまう。また、対シリコ
ン選択比も4.1程度であるので、オーバーエツチング
耐性に問題が残る。
In response, the applicant of the present application previously proposed in Japanese Patent Application No. 2-75828 a method for dry etching a silicon compound layer using a saturated or unsaturated higher order fluorocarbon gas having 2 or more carbon atoms. There is. This is C! F
a, CsF*-C4F+. By using a high-order fluorocarbon gas such as , 04F8, etc., ions such as CFL are efficiently generated and etching speed is increased. However, if high-order fluorocarbon gas is used alone, it is not possible to obtain a sufficiently large selectivity to resist and selectivity to silicon substrate. For example, when etching a silicon oxide layer on a silicon substrate using C*Fs as an etching gas, high speed is achieved, but the selectivity to resist is as low as 1.3, and etching resistance is insufficient. A dimensional conversion difference occurs due to edge recession. Furthermore, since the selectivity to silicon is about 4.1, there remains a problem in overetching resistance.

そこで、これらの問題を解決するために上記の先行技術
では高次フルオロカーボン・ガス単独によるエツチング
は下地が露出する直前で停止し、シリコン化合物層の残
余部をエツチングする際には炭素系ポリマーの堆積を促
進するためにこのガスにさらに炭化水素系ガスを添加す
るという、2段階エツチングが行われている。
Therefore, in order to solve these problems, in the above-mentioned prior art, etching using high-order fluorocarbon gas alone is stopped just before the underlying layer is exposed, and when etching the remaining part of the silicon compound layer, the etching is performed using a carbon-based polymer. A two-step etching process is performed in which a hydrocarbon-based gas is further added to this gas to promote etching.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、半導体装置のデザイン・ルールが高度に
微細化されている現状では、既にエツチング・マスクと
の寸法変換差がほとんど許容できなくなりつつあり、上
述のような2段階エツチングを行うにしても、1段目の
エツチングにおける選択比をさらに向上させることが必
要となる。また、今後のより一層の微細化の進行に伴い
、炭素系ポリマーによるパーティクル汚染の影響が深刻
化することも考えられるので、2段目のエツチングにお
ける炭化水素系ガス等の堆積性ガスの使用量もできるだ
け低減させたいところである。
However, in the current situation where the design rules of semiconductor devices are becoming highly miniaturized, the difference in dimension conversion between the etching mask and the etching mask is becoming almost intolerable. It is necessary to further improve the selectivity in the etching steps. In addition, with the progress of further miniaturization in the future, the influence of particle contamination due to carbon-based polymers may become more serious, so the amount of deposition gas such as hydrocarbon-based gas used in the second stage etching should be We also want to reduce this as much as possible.

そこで本発明は、対レジスト選択性および対シリコン下
地選択性に優れ、パーティクル汚染が少なく高速でシリ
コン化合物層のエツチングが行える方法を提供すること
を目的とする。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a method that has excellent resist selectivity and silicon underlayer selectivity, and allows high-speed etching of a silicon compound layer with less particle contamination.

〔課題を解決するための手段〕[Means to solve the problem]

本発明者は、上述の目的を達成するために鋭意検討を行
ったところ、シリコン化合物層のエツチングにおいて分
子内に少なくとも1個の不飽和結合を有するフルオロカ
ーボン系ガスを含むエッチング・ガスを用い、かつエツ
チング中の被エツチング基板の温度を50″C以下に制
御することにより、堆積性のガスを使用しなくとも、あ
るいはその使用量が極めて少なくとも優れた対レジスト
選択性および対シリコン下地選択性が達成され、またパ
ーティクルの発生も抑制されることを見出しfL。
In order to achieve the above object, the present inventor conducted intensive studies and found that an etching gas containing a fluorocarbon gas having at least one unsaturated bond in the molecule is used for etching a silicon compound layer, and By controlling the temperature of the substrate to be etched to 50"C or less during etching, excellent resist selectivity and silicon substrate selectivity can be achieved without using a deposition gas, or at least with a very small amount of deposition gas. It was found that the generation of particles was also suppressed.

本発明は上述の知見にもとづいて提案されるものである
The present invention is proposed based on the above findings.

すなわち、本発明の第1の発明にかかるドライエツチン
グ方法は、分子内に少なくとも1個の不飽和結合を有す
るフルオロカーボン系ガスを含むエッチング・ガスを用
いて被エツチング基体の温度を50℃以下に制御しなが
ら基板上に形成されたシリコン化合物層のエツチングを
行うことを特徴とするものである。
That is, the dry etching method according to the first aspect of the present invention uses an etching gas containing a fluorocarbon gas having at least one unsaturated bond in the molecule to control the temperature of the substrate to be etched to 50°C or less. This method is characterized in that the silicon compound layer formed on the substrate is etched at the same time.

また、本発明の第2の発明にかかるドライエツチング方
法は、上述の第1の発明によりシリコン化合物層を実質
的にその層厚を越えない深さにエツチングした後、前記
エッチング・ガスに少なくとも炭素と水素とを構成元素
として含むガスを添加して前記シリコン系材料層の残余
部をエツチングすることを特徴とするものである。
Further, the dry etching method according to the second invention of the present invention includes etching the silicon compound layer to a depth that does not substantially exceed the thickness of the silicon compound layer according to the first invention, and then adding at least carbon to the etching gas. The remaining portion of the silicon-based material layer is etched by adding a gas containing hydrogen and hydrogen as constituent elements.

〔作用〕[Effect]

本発明では、シリコン化合物層のエツチングにおいて、
分子内に少なくとも1個の不飽和結合を有するフルオロ
カーボン系ガスを含むエッチング・ガスが使用される。
In the present invention, in etching a silicon compound layer,
An etching gas containing a fluorocarbon gas having at least one unsaturated bond in its molecule is used.

このようなガスは、当然のことながら1分子内の炭素数
が2以上であるから、本願出願人が先に提案した高次フ
ルオロカーボン・ガスと同様に1分子からのCF、+の
生成量が多くなる。したがって、エツチングの高速化が
可能となる。また、かかるガスがプラズマ放電により解
離されると、モノラジカル、あるいは場合によってはカ
ルベン等の高活性なビラジカル(二端遊離基)も生成し
、これらが不飽和結合中のπ電子系を攻撃することによ
り炭素系ポリマーの重合か促進される。この炭素系ポリ
マーは、単結晶シリコンや多結晶シリコン等のシリコン
系材料層の表面やレジスト・パターンの表面に堆積する
と、イオン衝撃等によっても容易には除去されないか、
酸化シリコン等のシリコン化合物層の表面では層内に含
まれる酸素がスパッタ・アウトされて炭素系ポリマーの
分解に寄与するため容易に除去される。したがって、炭
素系ポリマーの堆積が増加すれば、対レジスト選択性お
よび対シリコン下地選択性が向上する。
Since such a gas naturally has two or more carbon atoms in one molecule, the amount of CF and + produced from one molecule is similar to the higher-order fluorocarbon gas proposed earlier by the applicant. There will be more. Therefore, it is possible to speed up etching. In addition, when such gases are dissociated by plasma discharge, monoradicals or, in some cases, highly active biradicals (two-terminal free radicals) such as carbene are also generated, which attack the π electron system in the unsaturated bond. This accelerates the polymerization of carbon-based polymers. When this carbon-based polymer is deposited on the surface of a silicon-based material layer such as single crystal silicon or polycrystalline silicon or on the surface of a resist pattern, it may not be easily removed even by ion bombardment, etc.
At the surface of a silicon compound layer such as silicon oxide, oxygen contained in the layer is sputtered out and contributes to the decomposition of the carbon-based polymer, so it is easily removed. Therefore, increased deposition of carbon-based polymer improves resist selectivity and silicon underlayer selectivity.

さらに本発明では、エツチング中の被エツチング基板の
温度を50℃以下に制御する。この温度制御は室温域で
も、あるいは近年ドライエツチングの分野において注目
されている低温エツチングのごとく0℃以下の温度域で
行っても良い。通常、ドライエツチングの過程では冷却
を特に行わなければ被エツチング基板の温度は200℃
程度にも上昇する。しかし、温度を50℃以下に制御す
れば、炭化水素系ガス等の堆積性ガスを使用しないかあ
るいはその使用量を極めて少なくしても、蒸気圧の低下
により効率良く炭素系ポリマーを堆積させることができ
、上述のように選択性を向上させることができる。また
、このことにより堆積性ガスの添加量を低減できるので
、パーティクル汚染の虞れも少なくなる。本発明の第1
の発明は、堆積性のガスを使用せずにかかる効果を達成
するものであり、第2の発明はシリコン化合物層のうち
下地との界面付近をエツチングする際のみに堆積性ガス
を添加して効果の一層の向上を図るものである。
Further, in the present invention, the temperature of the substrate to be etched during etching is controlled to 50° C. or less. This temperature control may be performed in the room temperature range or in the temperature range of 0° C. or lower, as in low-temperature etching, which has recently attracted attention in the field of dry etching. Normally, during the dry etching process, the temperature of the substrate to be etched is 200°C unless special cooling is performed.
It also increases in degree. However, if the temperature is controlled to 50°C or less, carbon-based polymers can be deposited efficiently due to the decrease in vapor pressure even if a deposition gas such as a hydrocarbon-based gas is not used or the amount used is extremely small. , and the selectivity can be improved as described above. Furthermore, since the amount of deposition gas added can be reduced by this, the risk of particle contamination is also reduced. The first aspect of the present invention
The second invention achieves this effect without using a deposition gas, and the second invention adds a deposition gas only when etching the silicon compound layer near the interface with the underlying layer. This aims to further improve the effectiveness.

また、本発明において特に被エツチング基板を0℃以下
に冷却して低温エツチングを行えば、選択性の向上は一
層顧著となる。レジスト材料やシリコン系材料層のエツ
チングはF”  (フッ素ラジカル)による化学反応を
主体として進行するので、反・1系の温度が低下してラ
ジカルの運動が抑制されるとエツチング速度も低下する
。これに対し、酸化シリコン等のシリコン化合物層のエ
ツチングはイオンによるスパッタリングを主体として物
理的に進行するので、冷却によるエツチング速度の低下
はレジスト材料やシリコン系材料はど顕著ではない。し
たがって、低温域では選択比の一層の向上が期待できる
わけである。
Further, in the present invention, if low-temperature etching is performed by cooling the substrate to be etched to 0° C. or lower, the selectivity will be further improved. Etching of a resist material or a silicon-based material layer proceeds mainly through a chemical reaction by F'' (fluorine radicals), so when the temperature of the anti-1 system decreases and the movement of radicals is suppressed, the etching rate also decreases. On the other hand, etching of silicon compound layers such as silicon oxide proceeds physically, mainly through sputtering by ions, so the decrease in etching rate due to cooling is not as noticeable for resist materials or silicon-based materials. Therefore, a further improvement in the selection ratio can be expected.

〔実施例〕〔Example〕

以下、本発明の好適な実施例について図面を参照しなが
ら説明する。
Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.

実施例1 本実施例は、本発明の第1の発明を適用し、C4F、ガ
スを用いて酸化シリコンからなる層間絶縁膜のエツチン
グを行うことにより、シリコン基板中に形成された不純
物拡散層に臨むコンタクト・ホールを形成した例である
。これを第1図(A)および第1図(B)を参照しなが
ら説明する。
Example 1 This example applies the first aspect of the present invention and etches an interlayer insulating film made of silicon oxide using C4F gas, thereby etching an impurity diffusion layer formed in a silicon substrate. This is an example in which a facing contact hole is formed. This will be explained with reference to FIG. 1(A) and FIG. 1(B).

まず第1図(A)に示されるように、不純物拡散層(2
)が形成された単結晶シリコン基板(1)上に層間絶縁
膜(3)を形成し、さらに該層間絶縁膜(3)のエツチ
ング用マスクとして所定のパターニングにより開口部(
4a)を有するレジスト・パターン(4)を形成した。
First, as shown in FIG. 1(A), an impurity diffusion layer (2
An interlayer insulating film (3) is formed on the single crystal silicon substrate (1) on which the interlayer insulating film (3) is formed, and openings (
4a) was formed.

次に、被エツチング基板(ウェハ)を0℃以下に温度制
御できる冷却機構を備えてなる有磁場マイクロ波プラズ
マ・エツチング装置に上述の基体をセットし、チラーと
エタノール冷媒を使用して被エツチング基板を約−50
℃に冷却した。この状態で、C4°F、ガス流量46 
SCCM、ガス圧1.3Pa(#10 mTorr)、
  マイクロ波パワー850W、 RFバイアス・パワ
ー400 Wの条件でエツチングを行った。基板温度は
、エツチング中も一50℃に維持した。このエツチング
過程では、レジスト・パターン(4)の表面において炭
素系ポリマー(図示せず。)が効率良く堆積したが、上
記開口部(4a)内に露出する層間絶縁膜(3)の表面
では自身のエツチング除去に伴って炭素系ポリマーも除
去された。
Next, the substrate described above is set in a magnetic field microwave plasma etching apparatus equipped with a cooling mechanism that can control the temperature of the substrate (wafer) to below 0°C, and the substrate to be etched is etched using a chiller and ethanol coolant. about -50
Cooled to ℃. In this state, C4°F, gas flow rate 46
SCCM, gas pressure 1.3 Pa (#10 mTorr),
Etching was performed under the conditions of microwave power of 850 W and RF bias power of 400 W. The substrate temperature was maintained at -50° C. during etching. In this etching process, the carbon-based polymer (not shown) was efficiently deposited on the surface of the resist pattern (4), but the carbon-based polymer (not shown) was deposited on the surface of the interlayer insulating film (3) exposed in the opening (4a). The carbon-based polymer was also removed along with the etching removal.

その結果、ガス系に炭化水素系ガス等の堆積性ガスが添
加されていないにもかかわらず、第1図(B)に示され
るように良好な異方性形状を有するコンタクト・ホール
(5)が高速に形成され、しかもレジスト・パターン(
4)の膜厚の大幅な減少やパターン・エツジの後退、オ
ーバーエツチングによる浅い接合の破壊等は認められな
かった。このときの対シリコン選択比は約lO1対レジ
スト選択比は約4であった。
As a result, a contact hole (5) with a good anisotropic shape as shown in FIG. is formed at high speed, and the resist pattern (
4) No significant decrease in film thickness, recession of pattern edges, or destruction of shallow junctions due to overetching were observed. At this time, the silicon selectivity was about 1O1 and the resist selectivity was about 4.

実施例2 本実施例は、本発明の第1の発明を適用し、C4F、ガ
スを用いて酸化シリコンからなる層間絶縁膜のエツチン
グを行うことにより、シリコン基板中に形成された不純
物拡散層に臨むコンタクト・ホールを形成した例である
Example 2 This example applies the first aspect of the present invention and etches an interlayer insulating film made of silicon oxide using C4F gas, thereby etching an impurity diffusion layer formed in a silicon substrate. This is an example in which a facing contact hole is formed.

すなわち、前述の第1図(A)に示される状態の基体を
マグネトロンRIE (反応性イオン・エツチング装置
)にセットし、C,F、ガス流量46SCCM、ガス圧
2 P a (,15mTorr)、 RFパワー密度
2.0W/ c m t、  磁場強度150 Gau
ss、エツチング中の基板温度−50℃の条件でエツチ
ングを行った。かかるエツチングによっても第1図(B
)に示されるような良好な異方性形状を有するコンタク
ト・ホール(5)が高速に形成され、このときの対シリ
コン選択比は約12、対レジスト選択比は約5であった
That is, the substrate in the state shown in FIG. 1(A) described above was set in a magnetron RIE (reactive ion etching apparatus), and C, F, gas flow rate 46 SCCM, gas pressure 2 Pa (,15 mTorr), RF Power density 2.0W/cm t, magnetic field strength 150 Gau
Etching was performed under conditions where the substrate temperature during etching was -50°C. Such etching also results in the image shown in Figure 1 (B
) A contact hole (5) having a good anisotropic shape was formed at high speed, and the selectivity to silicon was about 12 and the selectivity to resist was about 5.

本実施例および前述の実施例1では、簡単な冷却設備に
より若干の冷却を行うことにより、ガス系の切り換えを
行うことなく単独ステップでエツチングが行えることが
大きなメリットとなる。
In this embodiment and the above-mentioned embodiment 1, a great advantage is that etching can be performed in a single step without switching the gas system by slightly cooling with a simple cooling equipment.

実施例3 本実施例は、本発明の第2の発明を適用し、04F、ガ
スを用いて酸化シリコンからなる層間絶縁膜のエツチン
グを下地との界面直前まで行い、残余部のエツチングを
行う際にガス系にC,H,ガスを添加した例である。こ
れを前述の第1図(A)および第1図(B)に加え、第
2図を参照しなから説明する。
Example 3 In this example, the second aspect of the present invention was applied, and an interlayer insulating film made of silicon oxide was etched using 04F gas up to just before the interface with the underlying layer, and the remaining portion was etched. This is an example in which C, H, and gases are added to the gas system. This will be explained with reference to FIG. 2 in addition to the above-described FIGS. 1(A) and 1(B).

すなわち、前述の第1図(A)に示される状態の基体を
マグネトロンRIE装置にセットし、04F、ガス流量
463CCM、ガス圧2 P a (= 15 mTo
rr)。
That is, the substrate in the state shown in FIG.
rr).

RFパワー密度2.0W/cm”、  被エツチング基
板上における磁場強度150 Gauss、エツチング
中の基板温度50℃の条件て、層間絶縁膜(3)を実質
的にその層厚を越えない深さにエツチングした。
Under the conditions of RF power density of 2.0 W/cm", magnetic field strength of 150 Gauss on the substrate to be etched, and substrate temperature of 50° C. during etching, the interlayer insulating film (3) was deposited to a depth that did not substantially exceed its layer thickness. Etched.

この場合、エツチングの終点は発光スペクトルのモニタ
において483.5nmにおけるC01の発光が減少し
始める点をもって判定した。この時の基体の状態は、第
2図に示されるとおりであり、コンタクト・ホール(5
)が中途部まで形成され、その底部に層間絶縁膜(3)
の残余部(3a)がわずかに残された状態となった。
In this case, the end point of etching was determined by monitoring the emission spectrum at the point at which the C01 emission at 483.5 nm began to decrease. The state of the substrate at this time is as shown in Figure 2, with contact holes (5
) is formed up to the middle part, and an interlayer insulating film (3) is formed at the bottom.
A small amount of the remaining portion (3a) remained.

次に、C,F、ガス流量を46 SCCM、 CtH4
ガス流量を3 SCCMとした他は同様の条件により、
上記残余部(3a)のエツチングを行ったところ、第1
図(B)に示されるように、下地の不純物拡散層(2)
にダメージを与えることなく、良好な異方性形状を有す
るコンタクト・ホール(5)が形成された。
Next, C, F, gas flow rate is 46 SCCM, CtH4
Under the same conditions except that the gas flow rate was 3 SCCM,
When the remaining portion (3a) was etched, the first
As shown in Figure (B), the underlying impurity diffusion layer (2)
A contact hole (5) having a good anisotropic shape was formed without causing any damage.

本実施例では、0℃以下に及ぶ被エツチング基板の冷却
は行っていないが、不飽和フルオロカーボン系ガスが使
用されることにより高異方性と高選択性とが達成された
。また、上記残余部(3a)のエツチングを行う際に炭
化水素系ガスが添加されているが、その添加量は実用上
望ましい10以上の選択比を確保するために従来必要と
されている量の1/3程度で済んでいる。したがって、
エツチング室内におけるパーティクル汚染の発生が抑制
される。
In this example, although the substrate to be etched was not cooled to a temperature below 0° C., high anisotropy and high selectivity were achieved by using an unsaturated fluorocarbon gas. Furthermore, when etching the remaining portion (3a), a hydrocarbon gas is added, but the amount added is lower than the amount conventionally required to ensure a practically desirable selectivity of 10 or more. It only takes about 1/3 of the time. therefore,
Generation of particle contamination in the etching chamber is suppressed.

ここで、下地のダメージ防止を一層徹底させるためには
、層間絶縁膜(3)の大部分のエツチングを行う間は相
対的に高いRFパワーを印加して実用的なエツチング速
度を維持し、残余部(3a)のエツチングを行う際には
相対的に低いRFパワーに切り換えてイオンの入射エネ
ルギーを低減させると効果的である。
Here, in order to further prevent damage to the underlying layer, a relatively high RF power is applied while etching most of the interlayer insulating film (3) to maintain a practical etching speed, and the remaining When etching the portion (3a), it is effective to switch to a relatively low RF power to reduce the incident energy of ions.

なお、以上の三実施例では、フルオロカーボン系ガスと
して分子内に1僧の二重結合を有する04F、およびC
sF*を使用したが、本発明ではこれらに限られず、二
重結合を2個以上有する化合物、三重結合を1個または
2個以上有する化合物、二重結合と三重結合の双方を有
する化合物の中から広く選択することができる。−例を
示せば、C2F4.  C,F、、  C,F、、  
C,F、、  C,F、等である。
In the above three examples, 04F, which has one double bond in the molecule, and C
Although sF* was used, the present invention is not limited to these, and among compounds having two or more double bonds, compounds having one or two or more triple bonds, and compounds having both double bonds and triple bonds. You can choose from a wide range of options. - For example, C2F4. C,F,, C,F,,
C, F, C, F, etc.

少なくとも炭素と水素とを構成元素として含むガスも上
述のC,H,に限られるものではなく、飽和炭化水素、
不飽和炭化水素、あるいは酸素等の他の元素を含有する
化合物等の中から広く選択することができる。−例を示
せば、エチレン、アセチレン、メタン、エタン、メタノ
ール等である。
Gases containing at least carbon and hydrogen as constituent elements are not limited to the above-mentioned C, H, but also saturated hydrocarbons,
It can be selected from a wide range of compounds, such as unsaturated hydrocarbons or compounds containing other elements such as oxygen. - Examples include ethylene, acetylene, methane, ethane, methanol, etc.

ただし、重合による炭素系ポリマーの生成を促進する観
点からは、分子内に炭素間多重結合を含む化合物が特に
好ましい。
However, from the viewpoint of promoting the production of a carbon-based polymer through polymerization, compounds containing carbon-carbon multiple bonds in the molecule are particularly preferred.

上述のガス系において、エツチング速度を制御するため
にさらに0.ガス等を添加しても良く、またスパッタリ
ング効果、希釈効果、冷却効果等を期待する意味でHe
、Ar等の希ガスを適宜添加しても良い。
In the above gas system, an additional 0.0% was added to control the etching rate. Gas, etc. may be added, and He
, Ar, and other rare gases may be added as appropriate.

さらに、被エツチング材料層は上述の酸化シリコンに限
られるものではなく、PSG、BSG。
Furthermore, the material layer to be etched is not limited to the above-mentioned silicon oxide, but may also include PSG and BSG.

BPSG、As5G、AsPSG、AsBSG。BPSG, As5G, AsPSG, AsBSG.

SiN等であっても良い。It may also be made of SiN or the like.

〔発明の効果〕〔Effect of the invention〕

以上の説明からも明らかなように、本発明では不飽和フ
ルオロカーボン系ガスを使用し、被エツチング基板温度
を50℃以下に制御することにより、堆積性ガスを使用
しないかあるいは極めて少ない添加量にて使用するのみ
で高い対レジスト選択比と対シリコン下地選択比とが達
成され、これに伴ってパーティクル汚染も低減される。
As is clear from the above explanation, in the present invention, by using an unsaturated fluorocarbon gas and controlling the temperature of the substrate to be etched to 50°C or less, a deposition gas is not used or a very small amount is added. A high selectivity to resist and a high selectivity to silicon underlayer can be achieved just by using this, and particle contamination is also reduced accordingly.

したかって本発明は、高性能、高集積度、および微細パ
ターンを有する半導体装置の製造に極めて有効である。
Therefore, the present invention is extremely effective in manufacturing semiconductor devices with high performance, high degree of integration, and fine patterns.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(A)および第1図(B)は本発明の第1の発明
を眉間絶縁膜にコンタクト・ホールを開口するためのエ
ツチングに適用した一例をその工程順にしたがって説明
する概略断面図であり、第1図(A)はエツチング開始
前、第1図(B)はエツチング終了時の状態をそれぞれ
表す。第2図は本発明の第2の発明において、層間絶縁
膜のエツチングが途中まで進行した状態を示す概略断面
図である。 1   ・・・単結晶シリコン基板 2   ・・・不純物拡散層 3   ・・・層間絶縁膜 3a    ・・・(層間絶縁膜の)残余部4    
・・・レジスト・パターン 4a   ・・・開口部 5   ・・・コンタクト・ホール 特許出願人   ソニー株式会社 代理人 弁理士   小 池  見 間   田村榮− 同   佐原 勝
FIG. 1(A) and FIG. 1(B) are schematic cross-sectional views illustrating an example in which the first aspect of the present invention is applied to etching for opening a contact hole in an insulating film between the eyebrows according to the process order. 1(A) shows the state before the start of etching, and FIG. 1(B) shows the state at the end of etching. FIG. 2 is a schematic cross-sectional view showing a state in which etching of the interlayer insulating film has progressed halfway in the second aspect of the present invention. 1...Single crystal silicon substrate 2...Impurity diffusion layer 3...Interlayer insulating film 3a...Remaining part (of interlayer insulating film) 4
...Resist pattern 4a ...Opening 5 ...Contact hole patent applicant Sony Corporation representative Patent attorney Koike Mima Sakae Tamura - same Masaru Sahara

Claims (2)

【特許請求の範囲】[Claims] (1)分子内に少なくとも1個の不飽和結合を有するフ
ルオロカーボン系ガスを含むエッチング・ガスを用いて
被エッチング基体の温度を50℃以下に制御しながら基
板上に形成されたシリコン化合物層のエッチングを行う
ことを特徴とするドライエッチング方法。
(1) Etching of a silicon compound layer formed on a substrate while controlling the temperature of the substrate to be etched to 50°C or less using an etching gas containing a fluorocarbon gas having at least one unsaturated bond in the molecule. A dry etching method characterized by performing.
(2)分子内に少なくとも1個の不飽和結合を有するフ
ルオロカーボン系ガスを含むエッチング・ガスを用いて
被エッチング基体の温度を50℃以下に制御しながら基
板上に形成されたシリコン化合物層を実質的にその層厚
を越えない深さにエッチングする工程と、 前記エッチング・ガスに少なくとも炭素と水素とを構成
元素として含むガスを添加して前記シリコン系材料層の
残余部をエッチングする工程とを有することを特徴とす
るドライエッチング方法。
(2) Using an etching gas containing a fluorocarbon gas having at least one unsaturated bond in the molecule, the silicon compound layer formed on the substrate is substantially etched while controlling the temperature of the substrate to be etched to 50°C or less. a step of etching to a depth not exceeding the layer thickness; and a step of etching the remaining portion of the silicon-based material layer by adding a gas containing at least carbon and hydrogen as constituent elements to the etching gas. A dry etching method comprising:
JP29522590A 1990-11-02 1990-11-02 Dry etching Pending JPH04170026A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29522590A JPH04170026A (en) 1990-11-02 1990-11-02 Dry etching

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29522590A JPH04170026A (en) 1990-11-02 1990-11-02 Dry etching

Publications (1)

Publication Number Publication Date
JPH04170026A true JPH04170026A (en) 1992-06-17

Family

ID=17817834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29522590A Pending JPH04170026A (en) 1990-11-02 1990-11-02 Dry etching

Country Status (1)

Country Link
JP (1) JPH04170026A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376234A (en) * 1992-06-29 1994-12-27 Sony Corporation Dry etching method
US5376228A (en) * 1992-06-29 1994-12-27 Sony Corporation Dry etching method
US5972799A (en) * 1997-01-08 1999-10-26 Tokyo Electron Limited Dry etching method
WO2001027987A1 (en) * 1999-10-13 2001-04-19 Daikin Industries, Ltd. Dry etching gas
JP2006128587A (en) * 2004-10-29 2006-05-18 Hynix Semiconductor Inc Method for forming element isolation film in semiconductor element
USRE39895E1 (en) 1994-06-13 2007-10-23 Renesas Technology Corp. Semiconductor integrated circuit arrangement fabrication method
US8003976B2 (en) 2003-12-17 2011-08-23 Sumitomo Chemical Company, Limited Organic light-light conversion device
WO2012133401A1 (en) * 2011-03-29 2012-10-04 日本ゼオン株式会社 Plasma etching gas and plasma etching method
JP2015159308A (en) * 2000-09-07 2015-09-03 ダイキン工業株式会社 dry etching gas and dry etching method
US10529582B2 (en) 2017-09-11 2020-01-07 Toshiba Memory Corporation Plasma etching method and method of fabricating semiconductor device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376234A (en) * 1992-06-29 1994-12-27 Sony Corporation Dry etching method
US5376228A (en) * 1992-06-29 1994-12-27 Sony Corporation Dry etching method
USRE39895E1 (en) 1994-06-13 2007-10-23 Renesas Technology Corp. Semiconductor integrated circuit arrangement fabrication method
US5972799A (en) * 1997-01-08 1999-10-26 Tokyo Electron Limited Dry etching method
WO2001027987A1 (en) * 1999-10-13 2001-04-19 Daikin Industries, Ltd. Dry etching gas
JP2015159308A (en) * 2000-09-07 2015-09-03 ダイキン工業株式会社 dry etching gas and dry etching method
US8003976B2 (en) 2003-12-17 2011-08-23 Sumitomo Chemical Company, Limited Organic light-light conversion device
JP4781819B2 (en) * 2003-12-17 2011-09-28 住友化学株式会社 Organic light-to-light conversion device
JP2006128587A (en) * 2004-10-29 2006-05-18 Hynix Semiconductor Inc Method for forming element isolation film in semiconductor element
WO2012133401A1 (en) * 2011-03-29 2012-10-04 日本ゼオン株式会社 Plasma etching gas and plasma etching method
KR20140016912A (en) * 2011-03-29 2014-02-10 제온 코포레이션 Plasma etching gas and plasma etching method
US9296947B2 (en) 2011-03-29 2016-03-29 Zeon Corporation Plasma etching gas and plasma etching method
TWI559401B (en) * 2011-03-29 2016-11-21 日本瑞翁股份有限公司 Plasma etching gas and method of plasma etching
US10529582B2 (en) 2017-09-11 2020-01-07 Toshiba Memory Corporation Plasma etching method and method of fabricating semiconductor device

Similar Documents

Publication Publication Date Title
JP3038950B2 (en) Dry etching method
KR100778260B1 (en) Process for the post etch stripping of photoresist with hydrogen
KR100801771B1 (en) Method of reducing rie lag for deep trench silicon etching
KR100854609B1 (en) A method of etching a feature
US5445712A (en) Dry etching method
KR100255405B1 (en) Dry etching method
CN1524287B (en) Unique process chemistry for etching organic low-K materials
JPS6365625A (en) Etching
WO1999016110A2 (en) Plasma process for selectively etching oxide using fluoropropane or fluoropropylene
JP3154128B2 (en) Dry etching method
JPH04170026A (en) Dry etching
JP3198538B2 (en) Dry etching method
JP3160961B2 (en) Dry etching method
US5968278A (en) High aspect ratio contact
JP2687787B2 (en) Dry etching method
JP3094470B2 (en) Dry etching method
JPH06163476A (en) Dry etching method
WO2002049089A1 (en) Method of etching porous insulating film, dual damascene process, and semiconductor device
JP3380947B2 (en) Plasma etching method for low dielectric constant silicon oxide based insulating film
JPH10177992A (en) Taper etching method of micro contact hole
JPH04170027A (en) Dry etching
JP2000150465A (en) Dry etching method
JP3116421B2 (en) Dry etching method
JP3104388B2 (en) Dry etching method
JP2811880B2 (en) Dry etching method