JPH0416816B2 - - Google Patents
Info
- Publication number
- JPH0416816B2 JPH0416816B2 JP60010934A JP1093485A JPH0416816B2 JP H0416816 B2 JPH0416816 B2 JP H0416816B2 JP 60010934 A JP60010934 A JP 60010934A JP 1093485 A JP1093485 A JP 1093485A JP H0416816 B2 JPH0416816 B2 JP H0416816B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- computers
- transmission
- computer
- arithmetic processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 85
- 238000013500 data storage Methods 0.000 claims description 20
- 238000010168 coupling process Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 4
- 230000006870 function Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、多重化計算機システムにおける計算
機の結合方式に係り、特に、マイクロコンピユー
タなど処理能力が限定された計算機を用いた多重
化計算機システムに適した計算機の結合方式に関
する。[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a method for coupling computers in a multiplexed computer system, and is particularly suitable for a multiplexed computer system using computers with limited processing power such as microcomputers. Concerning the connection method of computers.
計算機を用いたシステムでは、信頼性を高める
ため複数の計算機を結合してなる多重化計算機シ
ステムとする場合が多い。
In systems using computers, a multiplexed computer system is often constructed by combining multiple computers to increase reliability.
ところで、このような多重化計算機システムで
は、多重化された個々の計算機内で生じた異常が
他の計算機に波及したのでは、多重化のメリツト
が保てないから、多重化すべき計算機間の結合は
電気的には極力、疎なものにしておく必要があ
る。 By the way, in such a multiplexed computer system, if an abnormality that occurs in each multiplexed computer spreads to other computers, the benefits of multiplexing cannot be maintained. must be electrically as sparse as possible.
一方、多重化のメリツトは、多重化された計算
機相互間での、それぞれの制御状態情報などの情
報交換が充分に行なわれない限り得られないか
ら、上記したように、各計算機を電気的に疎な結
合状態に保つためには、各計算機間にかなり伝送
能力の大きなデータ伝送機能を必要とする。 On the other hand, the benefits of multiplexing cannot be obtained unless information such as control status information is sufficiently exchanged between multiplexed computers. In order to maintain a loosely coupled state, a data transmission function with considerably large transmission capacity is required between each computer.
ところで、従来の、このような多重化計算機シ
ステムでは、上記した各計算機間での結合に必要
なデータ交換のためのデータ伝送処理も、それぞ
れの計算機の演算処理装置によつて行なうように
なつていた。 By the way, in conventional multiplexed computer systems like this, the data transmission process for data exchange necessary for connection between the computers mentioned above is also performed by the arithmetic processing unit of each computer. Ta.
しかして、この結果、従来の多重化計算機シス
テムでは、マイクロコンピユータなどの処理能力
の低い計算機を用いた場合には、電気的に疎な結
合状態を充分に保とうとすると計算機相互間での
データ交換に必要な処理に計算機の処理能力が大
きく喰われてしまい、本来必要とする、制御対象
の制御に必要な処理能力に不足をきたしてしまう
ことになり、充分に多重化のメリツトを保つこと
ができないという欠点があつた。 As a result, in conventional multiplexed computer systems, when computers with low processing power such as microcomputers are used, data exchange between the computers is difficult in order to maintain sufficiently loose electrical coupling. The processing power required for the control will take up a large amount of the computer's processing power, resulting in a lack of processing power necessary to control the control target, which is necessary, and it will not be possible to fully maintain the benefits of multiplexing. The drawback was that I couldn't do it.
本発明の目的は、上記した従来技術の欠点を除
き、各計算機間での物理的な結合を充分疎に保つ
て多重化のメリツトが充分に得られるようにした
場合でも、計算機本来の処理能力を必要な制御対
象の制御に充分利用でき、高い信頼性を容易に保
つことができるようにした計算機の結合方式を提
供するにある。
The purpose of the present invention is to eliminate the drawbacks of the prior art described above, and to maintain the inherent processing power of computers even when the physical coupling between each computer is kept sufficiently loose and the merits of multiplexing can be fully obtained. The object of the present invention is to provide a computer coupling method that allows sufficient use of the information to control necessary control objects and easily maintains high reliability.
この目的を達成するため、本発明は、計算機の
演算処理装置と記憶装置を結ぶ信号線から計算機
間での結合のための信号線を分離し、データの各
計算機間での交換のためには、演算処理装置とは
非同期で独立して動作する伝送制御装置を設け、
これにより計算機の演算処理装置に計算機の結合
に伴なう負荷が掛らないようにした点を特徴とす
る。
In order to achieve this object, the present invention separates a signal line for connection between computers from a signal line that connects a computer's arithmetic processing unit and storage device, and separates a signal line for connection between computers, and for exchanging data between each computer. , a transmission control device that operates asynchronously and independently of the arithmetic processing device is provided,
This is characterized in that the load associated with the connection of computers is not placed on the arithmetic processing unit of the computer.
以下、本発明による計算機の結合方式につい
て、図示の実施例により詳細に説明する。
Hereinafter, the computer coupling method according to the present invention will be explained in detail with reference to illustrated embodiments.
第１図は本発明を２重化計算機システムに適用
した場合の一実施例で、図において、１，２は共
に同じハードウエア構成の計算機で、２重系のそ
れぞれの計算機となるものを表わし、３はデータ
伝送線で、２台の計算機１，２間で必要なデータ
の伝送を行ない、これらを機能的に結合させる働
きをするものである。 Figure 1 shows an example in which the present invention is applied to a duplex computer system. In the figure, 1 and 2 are computers with the same hardware configuration, and represent the respective computers of the duplex system. , 3 are data transmission lines, which serve to transmit necessary data between the two computers 1 and 2 and to functionally connect them.
１１１，２１１はデータ伝送装置で、２台の計
算機１，２間で行なわれるデータ交換を制御する
働きをする。なお、これらのデータ伝送装置１１
１，２１１はデータ伝送線３で結合されるが、互
に電気的なアイソレーシヨンが保たれるように、
フオトカプラなど周知の素子を用いた光結合によ
るインターフエースを備えているものである。 Reference numerals 111 and 211 denote data transmission devices, which function to control data exchange between the two computers 1 and 2. Note that these data transmission devices 11
1 and 211 are connected by the data transmission line 3, but in order to maintain electrical isolation from each other,
It is equipped with an optical coupling interface using a well-known element such as a photocoupler.
１１２，２１２は伝送データ記憶装置で、デー
タ伝送装置１１１，２１１を介して送受信され、
２台の計算機１，２間で交換されるべきデータを
保持する働きをする。 112, 212 are transmission data storage devices, which are transmitted and received via the data transmission devices 111, 211;
It functions to hold data to be exchanged between two computers 1 and 2.
１１３，２１３は伝送制御装置で、データ伝送
装置１１１，２１１と伝送データ記憶装置１１
２，２１２との間で直接行なわれるデータの授受
を制御する働きをする。 113, 213 is a transmission control device, which includes data transmission devices 111, 211 and transmission data storage device 11;
2 and 212.
１１４，１１５，１１６及び２１４，２１５，
２１６はそれぞれアドレスバス信号線、データバ
ス信号線、制御信号線で、それぞれデータ伝送装
置１１１，２１１と、伝送データ記憶装置１１
２，２１２と、それに伝送制御装置１１３，２１
３とを結合する働きをする。 114, 115, 116 and 214, 215,
Reference numerals 216 denote an address bus signal line, a data bus signal line, and a control signal line, which respectively connect the data transmission devices 111 and 211 and the transmission data storage device 11.
2, 212, and transmission control devices 113, 21
It functions to connect 3.
１２１，２２１は演算処理装置で、各計算機
１，２における演算処理の中枢をなすものであ
る。 121 and 221 are arithmetic processing units, which form the center of arithmetic processing in each computer 1 and 2;
１２２，２２２は記憶装置で、計算機本来の動
作に必要な制御プログラムや制御データを格納し
ておく働きをするものである。 Reference numerals 122 and 222 are storage devices that serve to store control programs and control data necessary for the original operation of the computer.
１２３，２２３は入出力制御装置で、外部機器
との間でのデータのやりとりをする働きをするも
のである。 Reference numerals 123 and 223 are input/output control devices that function to exchange data with external devices.
１２４，１２５，１２６及び２２４，２２５，
２２６はそれぞれアドレスバイ信号線、データバ
ス信号線、制御信号線で、演算処理装置１２１，
２２１と、記憶装置１２２，２２２と、それに入
出力制御装置１２３，２２３とを結合する働きを
する。 124, 125, 126 and 224, 225,
226 are an address by signal line, a data bus signal line, and a control signal line, respectively, and the arithmetic processing units 121,
221, the storage devices 122, 222, and the input/output control devices 123, 223 thereto.
１３０，２３０はバス制御装置で、各信号線１
１４〜１１６と１２４〜１２６間、又は各信号線
２１４〜２１６と２２４〜２２６間のインターフ
エース制御を行なう働きをする。なお、この結
果、各演算処理装置１２１，２２１は、それぞれ
バス制御装置１３０、又は２３０を介してそれぞ
れのデータ伝送装置１１１，２１１、伝送データ
記憶装置１１２，２１２、及び伝送制御装置１１
３，２１３のいずれにもアクセスでき、従つて、
これらのデータ伝送装置１１１，２１１や伝送制
御装置１１３，２１３は各演算装置１２１，２２
１とは非同期で独立に動作するように構成されて
いるにもかかわらず、それらは各演算処理装置１
２１，２２１による制御が可能である。 130, 230 are bus control devices, each signal line 1
It functions to perform interface control between signal lines 14-116 and 124-126, or between signal lines 214-216 and 224-226. Note that, as a result, each arithmetic processing unit 121, 221 connects to each data transmission device 111, 211, transmission data storage device 112, 212, and transmission control device 11 via the bus control device 130 or 230, respectively.
3,213, therefore,
These data transmission devices 111, 211 and transmission control devices 113, 213 are connected to each arithmetic device 121, 22.
Although they are configured to operate asynchronously and independently from each processing unit 1,
21, 221 is possible.
そして、このときの、バス制御装置１３０，２
３０を介して行なわれる各演算処理装置１２１，
２２１による伝送制御装置１１３，２１３のアク
セスは、これら伝送制御装置の動作クロツクの半
サイクル期間を利用し、その動作を中断させない
で行なわれ、この間、各演算処理装置はアクセス
が終了するまで動作を停止しているように構成さ
れている。 At this time, the bus control devices 130, 2
Each arithmetic processing device 121,
Access to the transmission control devices 113 and 213 by the 221 is performed without interrupting the operation of these transmission control devices using a half-cycle period of their operating clocks.During this period, each arithmetic processing device continues to operate until the access is completed. It is configured to be stopped.
次に、バス制御装置１３０，２３０の動作につ
いてさらに詳しく説明する。 Next, the operation of the bus control devices 130, 230 will be explained in more detail.
これらのバス制御装置１３０，２３０はそれぞ
れの伝送制御装置１１３，２１３と演算処理装置
１２１，２２１との間で発生する計算機間データ
伝送制御用信号線群１Ａ，２Ａ（アドレスバス信
号線１１４，２１４とデータバス信号線１１５，
２１５、それに制御信号線１１６，２１６のそれ
ぞれの群を指す）の使用権に対する競合、つまり
信号線群１Ａ，２Ａに接続されているデータ伝送
装置１１１，２１１と伝送データ記憶装置１１
２，２１２に対する伝送制御装置１１３，２１３
からのアクセスと、演算処理装置１２１，２２１
からのアクセスの競合を以下のようにして制御す
る。 These bus control devices 130, 230 are connected to signal line groups 1A, 2A (address bus signal lines 114, 214) for controlling intercomputer data transmission generated between respective transmission control devices 113, 213 and arithmetic processing units 121, 221. and data bus signal line 115,
215 and the respective groups of control signal lines 116 and 216), that is, the data transmission devices 111 and 211 connected to the signal line groups 1A and 2A and the transmission data storage device 11.
Transmission control device 113, 213 for 2, 212
access from and arithmetic processing units 121, 221
Control access conflicts from:
(1) 演算処理装置１２１，２２１からデータ伝送
制御用信号線群１Ａ，２Ａに接続されている各
装置（１１１〜１１３、２１１〜２１３）に対
するアクセスが行なわれていないときには、こ
の信号線群１Ａ，２Ａの使用権は伝送制御装置
１１３，２１３に与えられる。(1) When the arithmetic processing units 121 and 221 are not accessing each device (111 to 113, 211 to 213) connected to the data transmission control signal line groups 1A and 2A, this signal line group 1A , 2A is given to the transmission control device 113, 213.
(2) 演算処理装置１２１，２２１からデータ伝送
制御用信号線群１Ａ，２Ａに接続されている各
装置（１１１〜１１３、２１１〜２１３）への
アクセスが行なわれたときには、演算処理制御
用信号線群１Ｂ，２Ｂ（アドレスバス信号線１
２４，２２４、データバス信号線１２５，２２
５、それに制御信号線１２６，２２６のそれぞ
れの群を指す）をデータ伝送制御信号線群１
Ａ，２Ａに接続し、これら信号線群１Ａ，２Ａ
の使用権は演算処理装置１２１，２２１に与え
られる。(2) When each device (111-113, 211-213) connected to the data transmission control signal line groups 1A, 2A is accessed from the arithmetic processing device 121, 221, the arithmetic processing control signal Line group 1B, 2B (address bus signal line 1
24, 224, data bus signal lines 125, 22
5, and each group of control signal lines 126 and 226) is connected to data transmission control signal line group 1.
A, 2A, these signal line groups 1A, 2A
The right to use is given to the processing units 121 and 221.
この結果、各演算処理装置１２１，２２１によ
るデータ伝送制御信号線群１Ａ，２Ａに接続され
ている装置へのアクセスが行なわれていないとき
には、各信号線群１Ａ，２Ａと１Ｂ，２Ｂとはバ
ス制御装置１３０，２３０によりそれぞれ分離さ
れているから、このときには伝送制御装置１１
３，２１３と演算処理装置１２１，２２１とは完
全に独立し、並行した動作が可能になり、従つ
て、各計算機間でのデータ交換処理と各計算機内
での演算処理とは、相互に、全く影響を及ぼすこ
となく進行することになる。 As a result, when the respective arithmetic processing units 121, 221 are not accessing the devices connected to the data transmission control signal line groups 1A, 2A, the respective signal line groups 1A, 2A and 1B, 2B are connected to the bus Since they are separated by the control devices 130 and 230, at this time the transmission control device 11
3,213 and the arithmetic processing units 121, 221 are completely independent and can operate in parallel. Therefore, data exchange processing between each computer and arithmetic processing within each computer are mutually It will proceed without any impact.
ここで、第２図のタイムチヤートによりバス制
御装置１３０，２３０によるデータ伝送制御用信
号線群１Ａ，２Ａの使用権制御動作をさらに具体
的に説明する。 Here, the operation of controlling the right to use the data transmission control signal line groups 1A and 2A by the bus control devices 130 and 230 will be explained in more detail with reference to the time chart shown in FIG.
この実施例では、伝送データ記憶装置１１２，
２１２におけるデータの書込み、読出しは第２図
の基本制御クロツク２ψ2の一周期内で行なわれ
るように構成されている。なお、この一周期を１
サイクルという。また、データ伝送制御用信号線
群１Ａ，２Ａの使用権は信号線占有信号ψ2によ
つて行なうようになつており、信号ψ2がレベル
“１”のときには伝送制御装置１１３，２１３に
信号線群１Ａ，２Ａの使用権を与え、信号ψ2の
レベルが“０”のときには演算処理装置１２１，
２２１に信号線群１Ａ，２Ａの使用権を与える。 In this embodiment, transmission data storage 112,
Writing and reading of data at 212 is configured to be performed within one cycle of the basic control clock 2ψ2 shown in FIG. Note that this one cycle is 1
It's called a cycle. Further, the right to use the data transmission control signal line groups 1A and 2A is determined by the signal line occupation signal ψ 2 , and when the signal ψ 2 is at level “1”, a signal is sent to the transmission control devices 113 and 213. It gives the right to use the line groups 1A and 2A, and when the level of the signal ψ 2 is "0", the arithmetic processing unit 121,
221 is given the right to use the signal line groups 1A and 2A.
一方、この信号ψ2は演算装置１２１，２２１
によるデータ伝送制御信号線群１Ａ，２Ａに接続
された装置へのアクセス信号SELによつて発生さ
れる。即ち、演算処理装置１２１，２２１による
アクセスが行なわれ、信号SELがレベル“１”か
ら“０”に変つたときで、伝送制御装置１１３，
２１３による信号線群１Ａ，２Ａを使用したデー
タ伝送処理が終了した信号２ψ2のサイクルの先
頭で信号ψ2はレベルが“１”から“０”に変り、
演算処理装置１２１，２２１に信号線群１Ａ，２
Ａの使用権が与えられることになる。そして、こ
の信号ψ2は、そのレベルが“０”になつたあと
は１サイクル期間だけ保存され、次のサイクルの
始まりでレベル“１”に戻り、ここで再び伝送制
御装置１１３，２１３に信号線群１Ａ，２Ａの使
用権が与えられる。これにより、伝送制御装置１
１３，２１３と演算処理装置１２１，２２１のア
クセスに競合を生じたときでのデータ伝送速度の
最低値を保証することができる。 On the other hand, this signal ψ 2 is
is generated by the access signal SEL to devices connected to the data transmission control signal line groups 1A and 2A. That is, when the arithmetic processing units 121, 221 perform an access and the signal SEL changes from level "1" to "0", the transmission control devices 113,
At the beginning of the cycle of signal 2ψ 2 when data transmission processing using signal line groups 1A and 2A by 213 is completed, the level of signal ψ 2 changes from “1” to “0”.
The signal line groups 1A and 2 are connected to the arithmetic processing units 121 and 221.
The right to use A will be granted. After the level of this signal ψ 2 becomes "0", it is stored for only one cycle period, returns to level "1" at the start of the next cycle, and then the signal is sent to the transmission control devices 113 and 213 again. The right to use line groups 1A and 2A is granted. As a result, transmission control device 1
The lowest value of the data transmission rate can be guaranteed when there is contention between the access between the processing units 13 and 213 and the processing units 121 and 221.
また、この結果、演算処理装置１２１，２２１
は、データ伝送制御用信号線群１Ａ，２Ａに接続
された装置を、伝送制御装置１１３，２１３も含
めて、演算制御用信号線群１Ｂ，２Ｂに接続され
ている装置と全く同様にアクセスできることにな
り、この為、演算処理装置１２１，２２１からみ
た場合、信号線群１Ａ，２Ａに接続されている装
置も、信号線群１Ｂ，２Ｂに接続されている装置
と同一アドレス空間に割付けて考えることができ
る。なお、このときのアドレス空間の割付けの一
実施例を第３図に示す。 Moreover, as a result, the arithmetic processing units 121, 221
The devices connected to the data transmission control signal line groups 1A and 2A, including the transmission control devices 113 and 213, can be accessed in exactly the same way as the devices connected to the arithmetic control signal line groups 1B and 2B. Therefore, when viewed from the processing units 121 and 221, the devices connected to the signal line groups 1A and 2A are also allocated to the same address space as the devices connected to the signal line groups 1B and 2B. be able to. An example of address space allocation at this time is shown in FIG.
次に、各計算機間でのデータ交換動作について
説明する。なお、この場合、いずれか一方の計算
機から他方の計算機へのデータ伝送について説明
すれば充分であると考えられるので、ここでは計
算機１から計算機２へのデータ伝送を例にとつて
説明する。 Next, the data exchange operation between each computer will be explained. In this case, it is considered sufficient to explain data transmission from one of the computers to the other computer, so data transmission from computer 1 to computer 2 will be explained here as an example.
いま、計算機１内での処理の結果として、伝送
データ記憶装置１１２内のデータ内容が変化した
とする。そうすると、演算処理装置１２１はバス
制御装置１３０を介して伝送制御装置１１３にア
クセスし、そこに伝送データ記憶装置１１２内の
指定アドレスからのデータ送出命令を書込む。こ
れに伴つて、伝送制御装置１１３は伝送データ記
憶装置１１２内のデータを指定されたアドレスか
ら読出し、それをデータ伝送装置１１１に順次書
き込み、これによりデータの送出を行なわせる。 Suppose now that the data content in the transmission data storage device 112 has changed as a result of processing within the computer 1. Then, the arithmetic processing unit 121 accesses the transmission control device 113 via the bus control device 130 and writes therein a command to send data from the designated address in the transmission data storage device 112. In conjunction with this, the transmission control device 113 reads data in the transmission data storage device 112 from the designated address, sequentially writes the data into the data transmission device 111, and thereby causes the data to be sent.
このときのデータ送出処理は、データ伝送制御
用信号線群１Ａが演算処理制御用信号線群１Ｂか
ら分離されているため、演算処理装置１２１の動
作と非同期で、完全に独立に並行して行なわれ、
従つて、演算処理装置１２１の負荷に全く影響し
ない。 Since the data transmission control signal line group 1A is separated from the arithmetic processing control signal line group 1B, data transmission processing at this time is performed completely independently and in parallel, asynchronously with the operation of the arithmetic processing unit 121. Re,
Therefore, the load on the arithmetic processing unit 121 is not affected at all.
一方、このようにして行なわれる計算機１から
のデータ送出処理に対応して計算機２ではこのデ
ータ受信のための処理が行なわれ、そのため、ま
ず演算処理装置２２１は伝送制御装置２１３にア
クセスし、そこに伝送データ記憶装置２１２内で
の受信データ格納アドレスを指定しておく。そし
て、計算機１からのデータが受信されると、これ
に応じてデータ伝送装置２１１が伝送制御装置２
１３にデータ受信制御信号を与え、これにより伝
送制御装置２１３はデータ伝送装置２１１から受
信したデータを読出し、それを伝送データ記憶装
置２１２の指定されたアドレスに格納して受信処
理を終了する。 On the other hand, in response to the data sending process from the computer 1 performed in this way, the computer 2 performs a process for receiving this data, so the arithmetic processing unit 221 first accesses the transmission control unit 213 and The received data storage address within the transmission data storage device 212 is designated in advance. Then, when the data from the computer 1 is received, the data transmission device 211 responds to the data transmission control device 2.
13, the transmission control device 213 reads the data received from the data transmission device 211, stores it in the designated address of the transmission data storage device 212, and completes the reception process.
このデータ受信処理も、データ伝送制御用信号
線群２Ａが演算処理制御用信号線群２Ｂから分離
されているため、演算処理装置２２１の動作と非
同期で、完全に独立して並行に行なわれ、演算処
理装置２２１の負荷には全く影響しない。 Since the data transmission control signal line group 2A is separated from the arithmetic processing control signal line group 2B, this data reception processing is also performed completely independently and in parallel, asynchronously with the operation of the arithmetic processing unit 221. The load on the arithmetic processing unit 221 is not affected at all.
ところで、この実施例では、上記したデータ交
換に必要な処理は、データ送信もデータ受信も共
に割込みにより対応する処理プログラムが起動さ
れ、これによりアプリケーシヨンプログラムのバ
ツクグラウンドの中で、アプリケーシヨンプログ
ラムにデータ伝送を意識させることなく遂行され
るようになつている。 By the way, in this embodiment, the processing necessary for the above-mentioned data exchange, both data transmission and data reception, is started by the corresponding processing program by an interrupt. Data transmission is now being carried out unconsciously.
また、このとき、伝送データ記憶装置１１２，
２１２のアドレス空間は、送信データの格納エリ
アが同一の大きさのブロツクとなるように分割さ
れており、これによりデータの送信と受信に際し
てデータの格納エリアのチエツクを行なうように
なつている。 Also, at this time, the transmission data storage device 112,
The address space of 212 is divided so that the storage areas for transmission data are blocks of the same size, so that the data storage area is checked when transmitting and receiving data.
従つて、この実施例におけるデータ伝送処理の
送信時の動作は第４図のフローチヤートのように
なり、受信時の動作は第５図のフローチヤートの
ようになる。また、伝送データのフオーマツトの
一列を示すと第６図のようになる。 Therefore, in this embodiment, the operation at the time of data transmission is as shown in the flowchart of FIG. 4, and the operation at the time of reception is as shown in the flowchart of FIG. Furthermore, a sequence of transmission data formats is shown in FIG. 6.
次に、この発明においては、多重化された計算
機のいずれにおいても、その計算機内の所定のメ
モリ、例えば伝送データ記憶装置１１２，２１２
にデータを書き込んでやれば、そのデータは他方
の計算機内の所定のメモリへ自動的に転送され
る。従つて、この発明では、或る計算機のアドレ
ス空間の所定エリアには常に他の計算機のメモリ
の内容がコピーされていることになるので、各計
算機はそれぞれ他の計算機のアドレス空間の一部
を仮想的に共有しているものと見ることができ
る。 Next, in the present invention, in any of the multiplexed computers, a predetermined memory within the computer, for example, the transmission data storage device 112, 212
When data is written to one computer, the data is automatically transferred to a specified memory in the other computer. Therefore, in this invention, since the contents of the memory of another computer are always copied to a predetermined area of the address space of a certain computer, each computer can each copy a part of the address space of the other computer. It can be viewed as being shared virtually.
そこで、本発明においては、多重化した計算機
のいずれにおいても、その送・受信データの格納
アドレスを同一にしてやれば、各計算機内のプロ
グラムはいずれも同一アドレスの参照により他の
計算機のメモリ内容をも知ることができ、常に、
或るアドレス空間において、多重化された計算機
間で同一イメージを保つことができる。 Therefore, in the present invention, by making the storage addresses for sending and receiving data the same in all multiplexed computers, the programs in each computer can read the memory contents of other computers by referring to the same address. You can also know, always,
In a certain address space, the same image can be maintained between multiplexed computers.
このような仮想的に共有されたアドレス空間の
ためのアドレス割付けの一実施例を第７図に示
す。 An example of address allocation for such a virtually shared address space is shown in FIG.
以上説明したように、本発明によれば、計算機
の多重化に際して必要な計算機間でのデータ交換
処理のための負荷の増加を、計算機の演算処理装
置に負担させる必要がないから、従来技術の欠点
を除き、演算処理装置の能力を考慮することなく
常に充分な多重化を図ることができる。
As explained above, according to the present invention, there is no need to burden the arithmetic processing units of the computers with an increase in the load for data exchange processing between computers, which is necessary when multiplexing computers. Except for the disadvantages, sufficient multiplexing can always be achieved without considering the capacity of the processing unit.
また、この結果、本発明によれば、処理能力に
余裕のないマイクロコンピユータなどを用いた場
合でも多重化による信頼性の向上を充分に与える
ことができる。 Furthermore, as a result, according to the present invention, reliability can be sufficiently improved by multiplexing even when a microcomputer or the like with limited processing capacity is used.
第１図は本発明による計算機の結合方式の一実
施例を示すブロツク図、第２図はその動作説明用
のタイムチヤート、第３図は本発明におけるアド
レス空間の割付けの一実施例を示す説明図、第４
図及び第５図はそれぞれ動作説明用のフローチヤ
ート、第６図は伝送データのフオーマツトの一実
施例を示す説明図、第７図は共有アドレス空間を
得るためのアドレス割付けの一実施例を示す説明
図である。
１，２……計算機、３……データ伝送線、１１
１，２１１……データ伝送装置、１１２，２１２
……伝送データ記憶装置、１１３，２１３……伝
送制御装置、１１４〜１１６、１２４〜１２６、
２１４〜２１６、２２４〜２２６……信号線、１
２１，２２１……演算処理装置、１２２，２２２
……記憶装置、１２３，２２３……入出力制御装
置、１３０，２３０……バス制御装置、１Ａ，１
Ｂ，２Ａ，２Ｂ……信号線群。
FIG. 1 is a block diagram showing an embodiment of the computer coupling method according to the present invention, FIG. 2 is a time chart for explaining its operation, and FIG. 3 is an explanation showing an embodiment of address space allocation according to the present invention. Figure, 4th
5 and 5 are flowcharts for explaining the operation, FIG. 6 is an explanatory diagram showing an example of the format of transmission data, and FIG. 7 is an example of address allocation to obtain a shared address space. It is an explanatory diagram. 1, 2... Computer, 3... Data transmission line, 11
1,211...Data transmission device, 112,212
...Transmission data storage device, 113, 213...Transmission control device, 114-116, 124-126,
214-216, 224-226...Signal line, 1
21,221...Arithmetic processing unit, 122,222
... Storage device, 123, 223 ... Input/output control device, 130, 230 ... Bus control device, 1A, 1
B, 2A, 2B...Signal line group.
Claims (1)
え、これら計算機相互間で必要とされるデータを
交換しながら制御対象を制御する多重化計算機シ
ステムにおいて、上記データを保持記憶するた
め、上記それぞれの計算機に備えられている記憶
装置とは独立して上記それぞれの計算機に設置し
た伝送データ記憶手段と、或る計算機内の上記伝
送データ記憶手段と他の計算機内の上記伝送デー
タ記憶手段とを光結合により電気的に隔離した状
態で結合し上記データを送受信するために上記そ
れぞれの計算機に設置したデータ伝送手段と、上
記計算機内の演算処理装置と上記伝送データ記憶
手段間での上記データの送受信を制御するために
上記それぞれの計算機に設置した伝送制御手段と
を設け、上記計算機間での上記データの交換処理
を、上記それぞれの計算機内の上記演算処理装置
による演算処理とは独立に、上記データ伝送手段
により実行させるように構成したことを特徴とす
る計算機結合方式。 ２ 特許請求の範囲第１項において、上記データ
伝送手段による上記データの交換処理が、送信側
アドレスと受信側アドレスとを同一のものとした
上で、上記伝送データ記憶手段内でのデータの内
容のうち計算機相互間で交換すべきデータが変化
する毎に行なわれるように構成したことを特徴と
する計算機結合方式。[Claims] 1. In a multiplex computer system that includes a plurality of computers with the same hardware configuration and controls a controlled object while exchanging necessary data between these computers, the above data is held and stored. Therefore, the transmission data storage means installed in each of the above computers independently of the storage device provided in each of the above computers, and the transmission data storage means in one computer and the above transmission data in another computer. A data transmission means installed in each of the computers for transmitting and receiving the data by optically coupling the storage means in an electrically isolated state, and between the arithmetic processing unit in the computer and the transmission data storage means. a transmission control means installed in each of the computers to control the transmission and reception of the data, and the processing for exchanging the data between the computers is carried out by the arithmetic processing by the arithmetic processing unit in each of the computers. A computer coupling method characterized in that the computer coupling method is configured to be executed independently by the data transmission means. 2. In claim 1, it is provided that the data exchange process by the data transmission means makes the transmitting side address and the receiving side address the same, and then changes the content of the data in the transmitted data storage means. A computer coupling method characterized in that the processing is performed every time data to be exchanged between computers changes.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60010934A JPS61170859A (en) | 1985-01-25 | 1985-01-25 | Computer connecting system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60010934A JPS61170859A (en) | 1985-01-25 | 1985-01-25 | Computer connecting system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61170859A JPS61170859A (en) | 1986-08-01 |
| JPH0416816B2 true JPH0416816B2 (en) | 1992-03-25 |
Family
ID=11764054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60010934A Granted JPS61170859A (en) | 1985-01-25 | 1985-01-25 | Computer connecting system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61170859A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2546396B2 (en) * | 1989-11-27 | 1996-10-23 | 日本電気株式会社 | Networked education system |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55105735A (en) * | 1979-02-07 | 1980-08-13 | Toshiba Corp | Communication control unit |
| JPS56143069A (en) * | 1980-04-09 | 1981-11-07 | Nec Corp | Bus coupling system |
-
1985
- 1985-01-25 JP JP60010934A patent/JPS61170859A/en active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55105735A (en) * | 1979-02-07 | 1980-08-13 | Toshiba Corp | Communication control unit |
| JPS56143069A (en) * | 1980-04-09 | 1981-11-07 | Nec Corp | Bus coupling system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61170859A (en) | 1986-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4674033A (en) | Multiprocessor system having a shared memory for enhanced interprocessor communication | |
| US4692862A (en) | Rapid message transmission system between computers and method | |
| US5377324A (en) | Exclusive shared storage control system in computer system | |
| US6092170A (en) | Data transfer apparatus between devices | |
| GB2086625A (en) | Disc intercommunication system | |
| JPH0416816B2 (en) | ||
| JPH0452982B2 (en) | ||
| JP3178474B2 (en) | Communication control device | |
| JPS59165287A (en) | Information processing system | |
| JPH0323026B2 (en) | ||
| JPH0586582B2 (en) | ||
| JPH0324698B2 (en) | ||
| JP2595808B2 (en) | Memory device for distributed processing | |
| JPH04188350A (en) | Memory circuit and decentralized processing system | |
| JPS638500B2 (en) | ||
| JP3304503B2 (en) | Dual system multiprocessor system | |
| KR100251849B1 (en) | I/o control board having multiplexing function | |
| JPS6029139B2 (en) | Connection method between processing units | |
| JPS6061859A (en) | Data communication system of microcomputer | |
| JP2735112B2 (en) | Data read / write method of numerical controller | |
| JPS61234447A (en) | Bus acuisition controller | |
| JPH02307151A (en) | Processor system | |
| JPS604498B2 (en) | How to combine an electronic computer and a direct memory access device | |
| JPH0150040B2 (en) | ||
| JPS6037062A (en) | Memory reading-out method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |