JPH04165553A - Input/output controller - Google Patents

Input/output controller

Info

Publication number
JPH04165553A
JPH04165553A JP29328390A JP29328390A JPH04165553A JP H04165553 A JPH04165553 A JP H04165553A JP 29328390 A JP29328390 A JP 29328390A JP 29328390 A JP29328390 A JP 29328390A JP H04165553 A JPH04165553 A JP H04165553A
Authority
JP
Japan
Prior art keywords
input
output
output device
address data
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29328390A
Other languages
Japanese (ja)
Inventor
Kiyokazu Nishio
西尾 清和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP29328390A priority Critical patent/JPH04165553A/en
Publication of JPH04165553A publication Critical patent/JPH04165553A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve the processing efficiency of a central processing unit by controlling indirectly plural input/output devices by using one control program. CONSTITUTION:An input/output device designating means outputs simple address data and designates one piece of input/output device from in plural input/output devices, and a storage means 2 stores its address data. An address converting means 3 retrieves the storage means 2 with respect to the simple address data outputted from the input/output device designating means 1, reads out prescribed address data for designating the corresponding input/output device and outputs it to the corresponding input/output device. In such a way, plural input/output devices are controlled by one piece of device driver, and also, the input/output device can be accessed without passing through a CPU, and the processing efficiency of a central processing unit is improved.

Description

【発明の詳細な説明】 [産業上の利用分野1 本発明は、複数の入出力装置を有し、仮想記憶処理によ
り、一つの制御プログラムを実行する際の入出力制御装
置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field 1] The present invention relates to an input/output control device that has a plurality of input/output devices and executes one control program using virtual memory processing.

L概   要] コンピュータにおいては入出力装置に対して個別のデバ
イスドライバを構築して、直接アクセスを行っている。
L Overview] In computers, individual device drivers are built for input/output devices to directly access them.

しかし、新たな入出力装置に対して新たなドライバを構
築する必要があり、また、入出力の要求がある度に、直
接アクセスを行うので、中央演算処理装置の演算処理を
長時間中断させる問題を有している。
However, it is necessary to build a new driver for a new input/output device, and since direct access is performed every time an input/output request is made, there is a problem that the processing of the central processing unit is interrupted for a long time. have.

本発明は、一つの制御プログラムを用いて複数の入出力
装置を間接的に制御するようにしたものである。このこ
とにより、デバイスドライバは常に一個のみで対処でき
、中央演算処理装置の処理効率も良くなる。
The present invention uses one control program to indirectly control a plurality of input/output devices. As a result, only one device driver is required at all times, and the processing efficiency of the central processing unit is improved.

し従来の技術] 従来、オフィスコンピュータやパー・ソナルコンピュー
タにおいて、第4図に示すようにCPU(中央演算処理
装置)41により行なわれていた入出力装置に対する制
御は、メインメモリ (主記憶装置)42上のプログラ
ムに対してはMMtJ(Memory Menagem
ent Unit)  43を介してCPU41からの
論理アドレスを主記憶装置上の物理アドレスに変換する
ことにより間接的にアクセスされ、他の入出力装置、即
ち、CRT (陰極線管表示装置)44、DISK (
ハードディスク記憶装置)45、FDD (フロッピー
ディスク記憶装置)46、MT (磁気テープ記憶装置
)47等に対しては、それぞれの入出力装置に対応して
いる個々のデバイスドライバ(入出力装置制御プログラ
ム)により直接CPU41によりアドレスを指示してア
クセスしている。
Conventionally, in office computers and personal computers, control of input/output devices, which was performed by a CPU (central processing unit) 41, is performed by a main memory (main storage device), as shown in FIG. For programs on 42, MMtJ (Memory Menagem
It is accessed indirectly by converting the logical address from the CPU 41 into a physical address on the main storage device through the CRT (Cathode Ray Tube Display) 43,
For the hard disk storage device) 45, FDD (floppy disk storage device) 46, MT (magnetic tape storage device) 47, etc., individual device drivers (input/output device control programs) corresponding to each input/output device are required. The CPU 41 directly instructs the address and accesses it.

これを更に詳しく説明すれば、上述のCRT 44、D
ISK45等の入出力装置のアクセスは第5図に示すド
ライバを各々構築し、CPU41からのアドレスデータ
に基づいて各入出力装置をアクセスする。例えば、CR
T44の場合にはCRT44をアクセスする為のCRT
用ドライバ51を構築し、このドライバ51をCPU4
1から直接アドレスすることによりCRT用ドライバ5
1の表示プログラムを実行している。また、DISK4
5のアクセスにはDISK用ドライバ52を構築し、C
PU41から直接アドレス指定し、DISK用ドライバ
52の例えばファイルデータの読み出し処理を実行して
いる。
To explain this in more detail, the above-mentioned CRT 44,D
To access input/output devices such as the ISK 45, a driver shown in FIG. 5 is constructed, and each input/output device is accessed based on address data from the CPU 41. For example, C.R.
In the case of T44, CRT for accessing CRT44
Build a driver 51 for the CPU 4.
CRT driver 5 by directly addressing from 1
1 display program is running. Also, DISK4
5, build a DISK driver 52 and use C
The PU 41 directly specifies the address and executes the process of reading file data from the DISK driver 52, for example.

すなわち、メインメモリ42上のメインプログラムの実
行の@CRT44に所定のデータを表示する処理やDI
SK45.FDD4.6.MT47等からのデータの読
み出し処理等が発生した場合にはCPU41から例えば
アドレスデータ“FO80XX”等を出力することによ
り、各種入出力装置のアクセスを行っている。
That is, the process of displaying predetermined data on the CRT 44 and the DI of the execution of the main program on the main memory 42
SK45. FDD4.6. When data read processing from the MT 47 or the like occurs, the CPU 41 outputs address data such as "FO80XX" to access various input/output devices.

[発明が解決しようとする課題1 上述したように、従来のパーソナルコンピュータ等によ
る入出力装置に対する制御方式では、各入出力装置に対
して、それぞれ10アドレスが設定され、その、それぞ
れのIOアドレスに対応するデバイスドライバが用意さ
れる。このため、例えば上述したシステムに、マウス(
入力装置の一種)を新たに追加装備する場合等には、そ
のためのIOアドレスを設定すると同時に、そのIOア
ドレスに対応するデバイスドライバを開発する必要があ
る。また、所定のメインプログラムを実行している際C
RT44等の入出力制御装置のアクセス要求がある毎に
CPU41から上述のようなアドレスデータ“FO80
XX”、”FO81X−”等を出力しなければならない
[Problem to be Solved by the Invention 1] As mentioned above, in the conventional control method for input/output devices by personal computers, etc., 10 addresses are set for each input/output device, and each IO address is set to 10 addresses. A corresponding device driver is prepared. For this reason, for example, a mouse (
When a new input device (type of input device) is newly installed, it is necessary to set an IO address for the device and at the same time develop a device driver corresponding to the IO address. Also, when running a predetermined main program, C
Every time there is an access request from an input/output control device such as RT44, the CPU 41 sends the address data “FO80” as described above.
XX”, “FO81X-”, etc. must be output.

しでみれば、入出力装置のドライバを一つで構成し、C
PUを介さずにMMU自体等でCRT等の入出力装置を
アクセスできるようにすればデバイスドライバの数も減
少し、プログラム処理時間も低減できると考えられる。
If you look at it, you can configure the driver for the input/output device with one, and use C
If it is possible to access an input/output device such as a CRT using the MMU itself without going through the PU, the number of device drivers can be reduced, and it is thought that the program processing time can also be reduced.

本発明の課題は、複数の入出力装置を1個のデバイスド
ライバで制御し、且つCPUを介さずに入出力装置をア
クセスできるようにすることである。
An object of the present invention is to control a plurality of input/output devices with a single device driver and to be able to access the input/output devices without using a CPU.

[課題を解決するための手段] 本発明の手段は次の通りである。[Means to solve the problem] The means of the present invention are as follows.

入出力装置指定手段1 (第1図の機能ブロック図を参
照、以下同じ)は、簡易なアドレスデータを出力して複
数の入出力装置の中から1個の入出力装置を指定する。
The input/output device specifying means 1 (see the functional block diagram of FIG. 1, the same applies hereinafter) outputs simple address data to specify one input/output device from among a plurality of input/output devices.

記憶手段2は、前記簡易なアドレスデータに対する所定
の入出力装置のアドレスデータを記憶する。
The storage means 2 stores address data of a predetermined input/output device with respect to the simple address data.

アドレス変換手段3は、前記入出力装置指定手段1から
出力される簡易なアドレスデータに対して、前記記憶手
段2を検索し対応する入出力装置指定の所定のアドレス
データを読み出し対応する入出力装置へ出力する。
The address conversion means 3 searches the storage means 2 for the simple address data outputted from the input/output device specifying means 1, reads out predetermined address data designated by the corresponding input/output device, and reads out the corresponding input/output device. Output to.

[作   用] 本発明の手段の作用は次の通りである。[For production] The operation of the means of the invention is as follows.

先ず、コンピュータのCPUが入出力装置にアクセスす
る場合、又はメインプログラム実行中出力される入出力
装置のアクセス要求がある場合入出力装置指定手段1に
より、例えばアドレスする入出力装置の機番のような節
易なアドレスデータが出力される。そして、アドレス変
換手段3によりその簡易なアドレスデータに基づいて記
憶手段2が検索され、上記簡易なアドレスデータに対応
する入出力装置を指定するアドレスデータが読み出され
、その読み出されたアドレスデータが出力される。
First, when the CPU of the computer accesses an input/output device, or when there is an access request for the input/output device that is output during the execution of the main program, the input/output device specifying means 1 specifies, for example, the machine number of the input/output device to be addressed. Simple and simple address data is output. Then, the address conversion means 3 searches the storage means 2 based on the simple address data, reads out the address data specifying the input/output device corresponding to the simple address data, and reads out the read address data. is output.

例えば、CPUが、フロッピーディスク装置にアクセス
する場合は、そのフロッピーディスク装置の機番番号(
例えば「1」)が簡易アドレスデータとして、入出力装
置指定手段1により出力され、その出力された簡易アド
レスデータ「1」に基づいて、その「1」に対応して記
憶されているフロッピーディスク装置のアドレス、例え
ば[#FO82XXJが記憶手段2から読み出され、ア
ドレス変換手段3により、前記簡易アドレスデータrl
Jが前記読み出されたr#FO82XXJに変換されて
出力される。
For example, when the CPU accesses a floppy disk device, the machine number of the floppy disk device (
For example, "1") is output as simple address data by the input/output device specifying means 1, and based on the output simple address data "1", a floppy disk device is stored corresponding to that "1". address, for example, [#FO82XXJ, is read out from the storage means 2, and the address conversion means 3 converts the simple address data rl
J is converted into the read r#FO82XXJ and output.

このことにより、フロッピーディスク装置に対してCP
Uを介さずにアドレス変換手段3により変換されて出力
されたアドレスデータ例えば[#FO82XXJのアド
レス指定に基づいてフロッピーディスク装置が制御され
る。このようにして他の入出力装置に対しても上記同様
の処理が行われ、複数の入出力装置が制御できる。
This allows the floppy disk device to
The floppy disk device is controlled based on the address data converted and outputted by the address conversion means 3 without going through U, for example, the address designation of [#FO82XXJ. In this way, the same process as described above is performed for other input/output devices, and a plurality of input/output devices can be controlled.

従って、複数の入出力装置を1個のデバイスドライバで
制御し、且つCPUを介さずに入出力装置をアクセスで
きるようになる。
Therefore, a plurality of input/output devices can be controlled by one device driver, and the input/output devices can be accessed without going through the CPU.

[実  施  例] 以下、一実施例について、第2図及び第3図を参照しな
がら説明する。
[Example] An example will be described below with reference to FIGS. 2 and 3.

第2図は一実施例のシステム構成図である。FIG. 2 is a system configuration diagram of one embodiment.

同図に示すCPUI 1は、マイクロプロセッサから成
っており、メインメモリ12に格納されているメインプ
ログラム等の各種のプログラムによりシステム全体を制
御する。そして、メインメモリ12上にあるプログラム
やデータの読みだし又は退避に係わる入出力制御を行な
うときは論理アドレスでアクセスし、他の入出力装置に
対する入出力制御を行なうときは、入出力制御を行なう
入出力装置の機番番号を、デバイス番号レジスタである
DNR18に格納したうえで、所定の1個の簡単な物理
アドレス、例えば$FOOOXXでアクセスする。そし
て、MMU13に制御を渡す。MMU13は、上記CP
U11からアクセスされたアドレスが論理アドレスであ
ればメインメモリ12上の物理アドレスに変換し、一方
予め設定されている所定の1個のアドレス空間$FOO
OXXである場合は、前記DNR18に格納されている
装置番号に基づいて、メインメモリ12上にある特に図
示しない機番テーブルを参照して各入出力装置に対応す
るアドレスに変換する。
The CPU 1 shown in the figure is composed of a microprocessor, and controls the entire system by various programs such as a main program stored in the main memory 12. When performing input/output control related to reading or saving of programs and data on the main memory 12, access is performed using logical addresses, and when performing input/output control for other input/output devices, input/output control is performed. The machine number of the input/output device is stored in the DNR 18, which is a device number register, and then accessed using one predetermined simple physical address, for example, $FOOOXX. Then, control is passed to the MMU 13. MMU13 is the above CP
If the address accessed from U11 is a logical address, it is converted to a physical address on the main memory 12, while a predetermined address space $FOO is set in advance.
If it is OXX, based on the device number stored in the DNR 18, it is converted into an address corresponding to each input/output device by referring to a machine number table (not shown) in the main memory 12.

第2図のCRT14.DISK15.FDDI6、MT
17等は、第4図で説明したものとそれぞれ同一の入出
力装置であり、上記変換されたアドレスによりそれぞれ
アクセスされる。
CRT 14 in FIG. DISK15. FDDI6, MT
17 and the like are the same input/output devices as those explained in FIG. 4, and are accessed by the above-mentioned converted addresses.

次に、要部を、第3図を用いて説明する。上記CPUI
Iによる各入出力装置に対するアクセスは、メインメモ
リ12上に存在する単一デバイスドライバ19をコール
することにより行なわれる。
Next, the main parts will be explained using FIG. 3. Above CPUI
Access to each input/output device by I is accomplished by calling a single device driver 19 residing on main memory 12.

単一デバイスドライバ19は、全ての制御を単一のアド
レス$FOOOXXをアクセスすることにより行なう。
A single device driver 19 performs all control by accessing a single address $FOOOXX.

この単一のアドレス$FOOOXXがアクセスされると
、その華−アドレス$F000XXが、DNR,18に
格納されているデータがCRT14の機番「0」であれ
ば$FO80XXに、DNRI 8に格納されているデ
ータがDISK15の機番rlJであれば$FO81X
Xに、また、DNR18に格納されているデータがFD
D16の機番「2」であれば$FO82XXに、MMU
13により変換されて出力される。上記変換された各ア
ドレスは、それぞれ上記機番に対応する入出力装置のア
ドレスであり、そのアドレスがアクセスされて各入出力
装置が制御される。
When this single address $FOOOXX is accessed, if the data stored in DNR, 18 is the machine number "0" of the CRT 14, then the flower address $F000XX is stored in $FO80XX and in DNRI 8. If the data is the machine number rlJ of DISK15, $FO81X
The data stored in X and DNR18 is
If the machine number of D16 is "2", it will be $FO82XX, MMU
13 and output. Each of the converted addresses is an address of an input/output device corresponding to the machine number, and the address is accessed to control each input/output device.

尚、この場合容入出力制御装置を制御する為のプログラ
ムはメインメモリ12内の対応するデバイスドライバに
格納されるプログラムによる。
In this case, the program for controlling the input/output control device is based on the program stored in the corresponding device driver in the main memory 12.

[発明の効果] 本発明によれば、入出力装置の制御を単一のドライバを
用いて行い、CPUから所定のアドレスデータを出力す
ることなく簡易なアドレスデータからMMU等が直接所
定のアドレスデータを入出力装置へ出力することができ
る。
[Effects of the Invention] According to the present invention, an input/output device is controlled using a single driver, and an MMU or the like directly outputs predetermined address data from simple address data without outputting predetermined address data from the CPU. can be output to the input/output device.

したがって、効率良いプログラム処理を実行できる。Therefore, efficient program processing can be executed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の機能ブロック図、 第2図は一実施例のシステム構成図、 第3図はその要部を説明する図、 第4図は従来のコンピュータシステムによる複数の入出
力装置に対する制御を説明する図、第5図はメインメモ
リ上に存在するデバイスドライバの配置例を示す図であ
る。 l・・・入出力装置指定手段、 2・・・記憶手段、 3・・・アドレス変換手段。 特許出願人  カシオ計算機株式会社 木牟萌/)機能7’Oツク刃 第1図 一豐熊伊10シス凡濁1林44 第 21           1 γt/’)] ’じニークシステムi=Jぶplを【の
へ12θ28【Uりri奈雛l青1痔I成行栂13図第
4図
Fig. 1 is a functional block diagram of the present invention, Fig. 2 is a system configuration diagram of an embodiment, Fig. 3 is a diagram explaining the main parts thereof, and Fig. 4 is a diagram showing how a conventional computer system handles multiple input/output devices. FIG. 5, which is a diagram for explaining control, is a diagram showing an example of the arrangement of device drivers existing on the main memory. l...I/O device designation means, 2...Storage means, 3...Address conversion means. Patent Applicant: Casio Computer Co., Ltd. Moe Kimu [Nohe 12θ28

Claims (1)

【特許請求の範囲】[Claims]  簡易なアドレスデータを出力し複数の入出力装置の中
の1個の入出力装置を指定する入出力装置指定手段と、
前記簡易なアドレスデータに対する所定の入出力装置指
定のアドレスデータを記憶する記憶手段と、前記入出力
装置指定手段から出力される簡易なアドレスデータに対
して前記記憶手段を検索し対応する入出力装置指定の所
定のアドレスデータを読み出し対応する入出力装置へ出
力するアドレス変換手段とを有することを特徴とする入
出力制御装置。
input/output device specifying means for outputting simple address data to specify one input/output device among the plurality of input/output devices;
a storage means for storing address data specifying a predetermined input/output device for the simple address data; and a corresponding input/output device that searches the storage means for the simple address data output from the input/output device designation means. An input/output control device comprising: address conversion means for reading specified predetermined address data and outputting it to a corresponding input/output device.
JP29328390A 1990-10-30 1990-10-30 Input/output controller Pending JPH04165553A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29328390A JPH04165553A (en) 1990-10-30 1990-10-30 Input/output controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29328390A JPH04165553A (en) 1990-10-30 1990-10-30 Input/output controller

Publications (1)

Publication Number Publication Date
JPH04165553A true JPH04165553A (en) 1992-06-11

Family

ID=17792829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29328390A Pending JPH04165553A (en) 1990-10-30 1990-10-30 Input/output controller

Country Status (1)

Country Link
JP (1) JPH04165553A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721947A (en) * 1995-05-15 1998-02-24 Nvidia Corporation Apparatus adapted to be joined between the system I/O bus and I/O devices which translates addresses furnished directly by an application program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721947A (en) * 1995-05-15 1998-02-24 Nvidia Corporation Apparatus adapted to be joined between the system I/O bus and I/O devices which translates addresses furnished directly by an application program

Similar Documents

Publication Publication Date Title
US7669033B2 (en) Pretranslating input/output buffers in environments with multiple page sizes
JPS63188247A (en) Memory access device
US8738890B2 (en) Coupled symbiotic operating system
JPH05210570A (en) Method and means extending address
US6883171B1 (en) Dynamic address windowing on a PCI bus
WO1990012363A1 (en) Addressing technique for transparently extending data processing system address space
JPH04165553A (en) Input/output controller
JPH05507572A (en) Method and apparatus for managing page zero memory access in a multiprocessor system
JPH0969072A (en) Memory mapped i/o control circuit
JPH0548500B2 (en)
JPH09134309A (en) Information processing system and method for controlling access state of shared memory
US6418505B1 (en) Accessing beyond memory address range of commodity operating system using enhanced operating system adjunct processor interfaced to appear as RAM disk
JPS6299844A (en) Address converter
JPS6069745A (en) Data addressing system
JP2785855B2 (en) Information processing device
JPS60241135A (en) Address producing system
JPS63142416A (en) Input/output control system
JPS63198141A (en) Memory bank control system
JPH07210466A (en) Virtual computer system
JPH01211142A (en) Memory control system
JPH06337848A (en) Data processing system
JPH0573419A (en) Virtual storage device
JPS6177936A (en) Information processor
JPH0157374B2 (en)
JPS61204752A (en) Address converting system