JPH04162808A - 切り替え増幅器 - Google Patents
切り替え増幅器Info
- Publication number
- JPH04162808A JPH04162808A JP2290288A JP29028890A JPH04162808A JP H04162808 A JPH04162808 A JP H04162808A JP 2290288 A JP2290288 A JP 2290288A JP 29028890 A JP29028890 A JP 29028890A JP H04162808 A JPH04162808 A JP H04162808A
- Authority
- JP
- Japan
- Prior art keywords
- differential pair
- circuit
- amplifier
- negative feedback
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は切り替え増幅器に係り、特に、複数の入力信号
のうち切り替えによっていずれかの入力信号を増幅させ
て出力させる切り替え増幅器に関するものである。
のうち切り替えによっていずれかの入力信号を増幅させ
て出力させる切り替え増幅器に関するものである。
この種の切り替え増幅器としては、従来、第4図に示す
ようなものが知られている。
ようなものが知られている。
すなわち、同図において、入力信号Aが入力される差動
対3oがある。この差動対3oは、一対のバイポーラト
ランジスタ3および4から構成されている。そして、こ
の差動対30が駆動状態にあるときは、該入力信号Aは
前記差動対30の後段のトランジスタ4のコレクタに出
力され、この出力は増幅回路4oに入力されるようにな
っている。
対3oがある。この差動対3oは、一対のバイポーラト
ランジスタ3および4から構成されている。そして、こ
の差動対30が駆動状態にあるときは、該入力信号Aは
前記差動対30の後段のトランジスタ4のコレクタに出
力され、この出力は増幅回路4oに入力されるようにな
っている。
増幅回路40は、前記トランジスタ4のコレクタからの
出力が入力されるバイポーラトランジスタ16から構成
され、そのエミッタから出力が取り出されるようになっ
ている。
出力が入力されるバイポーラトランジスタ16から構成
され、そのエミッタから出力が取り出されるようになっ
ている。
そして、前記増幅器40からの出力の一部は、抵抗10
A、IOBからなる負帰還回路1oによって差動対30
の後段のバイポーラトランジスタ4のベースに戻される
ようになっている。
A、IOBからなる負帰還回路1oによって差動対30
の後段のバイポーラトランジスタ4のベースに戻される
ようになっている。
さらに、入力信号Bが入力される差動対5oがあり、こ
の差動対50はバイポーラトランジスタ5および6から
なり、前記差動対30と同様の構成からなっている。
の差動対50はバイポーラトランジスタ5および6から
なり、前記差動対30と同様の構成からなっている。
この差動対50が駆動状態にあるときの該入力信号Bは
前記増幅器4oに入力されるようになっている。このこ
とから、増幅器40は、入力信号Aおよび入力信号Bに
対し共通のものとして用いられている。また、これにと
もない負帰還回路10においても共通のものとして用い
られている。
前記増幅器4oに入力されるようになっている。このこ
とから、増幅器40は、入力信号Aおよび入力信号Bに
対し共通のものとして用いられている。また、これにと
もない負帰還回路10においても共通のものとして用い
られている。
そして、前記差動対3oおよび差動対5oのいづれを駆
動させるかはバイポーラトランジスタ8および9等から
なる切り替え回路60によってなされ、スイッチ7がオ
ンされている場合は差動対3oを、オフされている場合
は差動対50を駆動させるようになっている。
動させるかはバイポーラトランジスタ8および9等から
なる切り替え回路60によってなされ、スイッチ7がオ
ンされている場合は差動対3oを、オフされている場合
は差動対50を駆動させるようになっている。
しかしながら、このような構成からなる切り替え増幅器
は、上述したように、複数段に設けられた差動対30.
50からの各出力はそれぞれ共通の増幅回路40に入力
させる構成としているとともに、これにともなって負帰
還回路10においても共通のものとなっているものであ
る。
は、上述したように、複数段に設けられた差動対30.
50からの各出力はそれぞれ共通の増幅回路40に入力
させる構成としているとともに、これにともなって負帰
還回路10においても共通のものとなっているものであ
る。
したがって、差動対3oにおける後段のバイポーラトラ
ンジスタ4のベースは、差動対50における後段のバイ
ポーラトランジスタ6のベースとは共通接続されたもの
となる。
ンジスタ4のベースは、差動対50における後段のバイ
ポーラトランジスタ6のベースとは共通接続されたもの
となる。
このような場合において、たとえば、差動対30に入力
信号Aを入力させている状態で、差動対50を動作状態
とさせ、この際、この差動対50には入力信号Bが入力
されていない場合を考えてみる。
信号Aを入力させている状態で、差動対50を動作状態
とさせ、この際、この差動対50には入力信号Bが入力
されていない場合を考えてみる。
差動対30におけるバイポーラトランジスタ3および4
のそれぞれのベース・エミッタ間の接合容量を通じて、
入力信号Aは漏れ信号となって、バイポーラトランジス
タ4のベースに現われる場合が生じる。
のそれぞれのベース・エミッタ間の接合容量を通じて、
入力信号Aは漏れ信号となって、バイポーラトランジス
タ4のベースに現われる場合が生じる。
バイポーラトランジスタ4のベースは、差動対50にお
けるバイポーラトランジスタ6のベースに接続されてい
るため、増幅回路4oに入力が生じ、本来、出ないはず
の出力信号が生じてしまうことになる。
けるバイポーラトランジスタ6のベースに接続されてい
るため、増幅回路4oに入力が生じ、本来、出ないはず
の出力信号が生じてしまうことになる。
このようなことから、信号入力間の干渉が原因となって
、出力信号波形の歪が生じることになっていた。
、出力信号波形の歪が生じることになっていた。
本発明は、このような事情に基づいてなされたものであ
り、その目的とするところのものは、出力信号波形の歪
の生じない切り替え増幅器を提供することにある。
り、その目的とするところのものは、出力信号波形の歪
の生じない切り替え増幅器を提供することにある。
このような目的を達成するために、本発明は、基本的に
は、入力信号を一対のトランジスタからなる差動対を介
した後に増幅させこの増幅された出力の一部を前記差動
対における後段のトランジスタのベースに負帰還させる
回路が多段に構成され、このうち、各差動対の各出方を
増幅させる増幅回路とこの増幅器の出力の一部を前記差
動対における後段のトランジスタのベースに負帰還させ
る負帰還回路とが共通となっているとともに、各段の前
記差動対をそれぞれ選択的に駆動状態にさせる切り替え
回路を備えてなる切り替え増幅器において、前記負帰還
回路を各差動対毎に独立に設けるようにしたことを特徴
とするものである。
は、入力信号を一対のトランジスタからなる差動対を介
した後に増幅させこの増幅された出力の一部を前記差動
対における後段のトランジスタのベースに負帰還させる
回路が多段に構成され、このうち、各差動対の各出方を
増幅させる増幅回路とこの増幅器の出力の一部を前記差
動対における後段のトランジスタのベースに負帰還させ
る負帰還回路とが共通となっているとともに、各段の前
記差動対をそれぞれ選択的に駆動状態にさせる切り替え
回路を備えてなる切り替え増幅器において、前記負帰還
回路を各差動対毎に独立に設けるようにしたことを特徴
とするものである。
このように構成した切り替え増幅器は、従来、差動対の
各出力を増幅させる増幅回路とこの増幅器の出力の一部
を前記差動対における後段のトランジスタのベースに負
帰還させる負帰還回路とが共通となっていることにより
、各差動対の後段におけるバイポーラトランジスタの各
ベースが共通接続されている弊害を、各差動対毎に負帰
還回路を独立に設けるようにしたことにより除去したも
のである。
各出力を増幅させる増幅回路とこの増幅器の出力の一部
を前記差動対における後段のトランジスタのベースに負
帰還させる負帰還回路とが共通となっていることにより
、各差動対の後段におけるバイポーラトランジスタの各
ベースが共通接続されている弊害を、各差動対毎に負帰
還回路を独立に設けるようにしたことにより除去したも
のである。
このようにすることにより、各差動対の後段におけるバ
イポーラトランジスタの各ベースには、それぞれ負帰還
回路が接続されることになり、各差動対の後段における
バイポーラトランジスタの各ベース間には、負帰還回路
の構成部品(抵抗)が介在され、この構成部品により従
来見られた漏れ信号が減衰されるようになる。
イポーラトランジスタの各ベースには、それぞれ負帰還
回路が接続されることになり、各差動対の後段における
バイポーラトランジスタの各ベース間には、負帰還回路
の構成部品(抵抗)が介在され、この構成部品により従
来見られた漏れ信号が減衰されるようになる。
したがって、このようなことから、出力信号波形の歪の
生じない切り替え増幅器を得ることができるようになる
。
生じない切り替え増幅器を得ることができるようになる
。
以下、本発明の一実施例を図面を用いて具体的に説明す
る。
る。
第1図は、本発明による切り替え増幅器の一実施例を示
す回路図である。第4図と同符号のものは同一部品を示
している。
す回路図である。第4図と同符号のものは同一部品を示
している。
同図において、入力信号Aが入力される差動対30があ
る。この差動対30は、一対のバイポーラトランジスタ
3および4から構成されている。
る。この差動対30は、一対のバイポーラトランジスタ
3および4から構成されている。
すなわち、バイポーラトランジスタ3およびバイポーラ
トランジスタ4のそれぞれのコレクタには抵抗R1、R
2を介して電源Eが供給されるようになっている。そし
て、バイポーラトランジスタ3およびバイポーラトラン
ジスタ4のそれぞれのエミッタはそれぞれ共通接続され
抵抗R1を介して後述する切り替え回路60に接続され
ている。
トランジスタ4のそれぞれのコレクタには抵抗R1、R
2を介して電源Eが供給されるようになっている。そし
て、バイポーラトランジスタ3およびバイポーラトラン
ジスタ4のそれぞれのエミッタはそれぞれ共通接続され
抵抗R1を介して後述する切り替え回路60に接続され
ている。
前記入力信号Aは、バイポーラトランジスタ3のベース
に入力されるようになっているとともに、この際、バイ
ポーラトランジスタ14のベースには該入力信号Aに対
し、反転された信号が生じるようになっている。
に入力されるようになっているとともに、この際、バイ
ポーラトランジスタ14のベースには該入力信号Aに対
し、反転された信号が生じるようになっている。
そして、この差動対30が駆動状態にあるときは、該入
力信号Aとほぼ同形をなす信号が前記差動対30の後段
のトランジスタ4のコレクタに出力され、この出力は増
幅回路40に入力されるようになっている。
力信号Aとほぼ同形をなす信号が前記差動対30の後段
のトランジスタ4のコレクタに出力され、この出力は増
幅回路40に入力されるようになっている。
なお、差動対30におけるバイポーラトランジスタ4の
コレクタには周波数特性補償回路14が設けられ、この
周波数特性補償回路14は、抵抗14Aと一端が接地さ
れたコンデンサ14Bとの接続体から構成されている。
コレクタには周波数特性補償回路14が設けられ、この
周波数特性補償回路14は、抵抗14Aと一端が接地さ
れたコンデンサ14Bとの接続体から構成されている。
増幅回路40は、前記トランジスタ4のコレクタからの
出力が入力されるバイポーラトランジスタ16から構成
され、そのエミッタから出力が取り出されるようになっ
ているや すなわち、前記バイポーラトランジスタ16のコレクタ
には抵抗R,を介して電源Eが供給されるようになって
おり、そのベースには前記トランジスタ4のコレクタか
らの出力が入力されるようになっている。バイポーラト
ランジスタ16のエミッタにはダイオードD1および抵
抗R6を介して電源(−E)が供給され、前記ダイオー
ドD工と抵抗Rsの接続点(端子17)から出力が取り
出せるようになっている。
出力が入力されるバイポーラトランジスタ16から構成
され、そのエミッタから出力が取り出されるようになっ
ているや すなわち、前記バイポーラトランジスタ16のコレクタ
には抵抗R,を介して電源Eが供給されるようになって
おり、そのベースには前記トランジスタ4のコレクタか
らの出力が入力されるようになっている。バイポーラト
ランジスタ16のエミッタにはダイオードD1および抵
抗R6を介して電源(−E)が供給され、前記ダイオー
ドD工と抵抗Rsの接続点(端子17)から出力が取り
出せるようになっている。
そして、前記増幅器40からの出力は、抵抗10A、I
OBからなる負帰還回路10によって、その一部が取り
出されるとともに差動対30の後段のバイポーラトラン
ジスタ4のベースに戻されるようになっている。
OBからなる負帰還回路10によって、その一部が取り
出されるとともに差動対30の後段のバイポーラトラン
ジスタ4のベースに戻されるようになっている。
すなわち、端子17と接地間に抵抗10Aおよび抵抗1
0Bの直列接続体が介在され、抵抗10Aと抵抗10B
の接続点がバイポーラトランジスタ4のベースに接続さ
れて前記負帰還回路10を構成している。
0Bの直列接続体が介在され、抵抗10Aと抵抗10B
の接続点がバイポーラトランジスタ4のベースに接続さ
れて前記負帰還回路10を構成している。
さらに、入力信号Bが入力される差動対50があり、こ
の差動対50はバイポーラトランジスタ5および6から
なり、前記差動対30と同様の構成からなっている。
の差動対50はバイポーラトランジスタ5および6から
なり、前記差動対30と同様の構成からなっている。
ここで、バイポーラトランジスタ6のコレクタはバイポ
ーラトランジスタ6のコレクタと共通接続され、バイポ
ーラトランジスタ5および6のそれぞれのエミッタは・
共通接続され抵抗R6を介して前記切り替え回路60に
接続されている。
ーラトランジスタ6のコレクタと共通接続され、バイポ
ーラトランジスタ5および6のそれぞれのエミッタは・
共通接続され抵抗R6を介して前記切り替え回路60に
接続されている。
この差動対50が駆動状態にあるときの該入力信号Bは
前記増幅器40に入力されるようになっている。このこ
とから、増幅器40は、入力信号Aおよび入力信号Bに
対し共通のものとして用いられている。
前記増幅器40に入力されるようになっている。このこ
とから、増幅器40は、入力信号Aおよび入力信号Bに
対し共通のものとして用いられている。
そして、この実施例では、このように共通化させて構成
された増幅回路40の出力端(端子17)から差動対5
0に対する負帰還回路12が新たに設けられている。こ
の負帰還回路12は、端子17と接地間に抵抗12Aお
よび抵抗12Bの直列接続体が介在され、抵抗12Aと
抵抗12Bの接続点がバイポーラトランジスタ4のベー
スに接続されて構成されたものとなっている。
された増幅回路40の出力端(端子17)から差動対5
0に対する負帰還回路12が新たに設けられている。こ
の負帰還回路12は、端子17と接地間に抵抗12Aお
よび抵抗12Bの直列接続体が介在され、抵抗12Aと
抵抗12Bの接続点がバイポーラトランジスタ4のベー
スに接続されて構成されたものとなっている。
そして、前記差動対3oおよび差動対50のいづれを駆
動状態にさせるかはバイポーラトランジスタ8および9
等からなる切り替え回路60によってなされている。こ
の切り替え回路60は差動対30を駆動状態とする場合
、バイポーラトランジスタ3および4の各エミッタに電
流を流す状態にし、また、差動対60を駆動状態とする
場合、バイポーラトランジスタ5および6の各エミッタ
に電流を流す状態にするようになっている。
動状態にさせるかはバイポーラトランジスタ8および9
等からなる切り替え回路60によってなされている。こ
の切り替え回路60は差動対30を駆動状態とする場合
、バイポーラトランジスタ3および4の各エミッタに電
流を流す状態にし、また、差動対60を駆動状態とする
場合、バイポーラトランジスタ5および6の各エミッタ
に電流を流す状態にするようになっている。
このような状態は、スイッチ7の切り替えによってなさ
れるようになっており、このスイッチ7がオンされてい
る場合は差動対30を、オフされている場合は差動対5
0を駆動させるようになっている。
れるようになっており、このスイッチ7がオンされてい
る場合は差動対30を、オフされている場合は差動対5
0を駆動させるようになっている。
このように構成した切り替え増幅器は、従来、差動対3
0.50の各出力を増幅させる増幅回路40とこの増幅
器4oの出力の一部を前記差動対30.50における後
段のトランジスタ4.6のベースに負帰還させる負帰還
回路とが共通となっていることにより、各差動対30.
50の後段におけるバイポーラトランジスタ4.6の各
ベースが共通接続されている弊害を、各差動対30,5
0毎に負帰還回路10.12を独立に設けるようにした
ことにより除去したものである。
0.50の各出力を増幅させる増幅回路40とこの増幅
器4oの出力の一部を前記差動対30.50における後
段のトランジスタ4.6のベースに負帰還させる負帰還
回路とが共通となっていることにより、各差動対30.
50の後段におけるバイポーラトランジスタ4.6の各
ベースが共通接続されている弊害を、各差動対30,5
0毎に負帰還回路10.12を独立に設けるようにした
ことにより除去したものである。
このようにすることにより、各差動対30.50の後段
におけるバイポーラトランジスタ4.6の各ベースには
、それぞれ負帰還回路10.12が接続されることにな
り、各差動対30.50の後段におけるバイポーラトラ
ンジスタ4.6の各ベース間には、負帰還回路10.1
2の構成部品である抵抗10A、12Aが介在され、こ
の抵抗10A、12Aにより従来見られた漏れ信号が減
衰されるようになる。
におけるバイポーラトランジスタ4.6の各ベースには
、それぞれ負帰還回路10.12が接続されることにな
り、各差動対30.50の後段におけるバイポーラトラ
ンジスタ4.6の各ベース間には、負帰還回路10.1
2の構成部品である抵抗10A、12Aが介在され、こ
の抵抗10A、12Aにより従来見られた漏れ信号が減
衰されるようになる。
したがって、このようなことから、出力信号波形の歪の
生じない切り替え増幅器を得ることができるようになる
。
生じない切り替え増幅器を得ることができるようになる
。
第2図は、本発明による切り替え増幅器の他の実施例を
示す回路図である。
示す回路図である。
第1図と同符号のものは同一部品を示したものである。
第1図と異なる構成は、差動対5oにおける後段のバイ
ポーラトランジスタ6のコレクタにおいても、周波数特
性補償回路15が設けられ、この周波数特性補償回路1
5は、抵抗15Aと一端が接地されたコンデンサ15B
との接続体から構成されているようにしたものである。
ポーラトランジスタ6のコレクタにおいても、周波数特
性補償回路15が設けられ、この周波数特性補償回路1
5は、抵抗15Aと一端が接地されたコンデンサ15B
との接続体から構成されているようにしたものである。
このようにした場合、負帰還回路10の接地点と周波数
特性補償回路14の接地点、および負帰還回路10の接
地点と周波数特性補償回路14の接地点を共通にするこ
とができる。これにより。
特性補償回路14の接地点、および負帰還回路10の接
地点と周波数特性補償回路14の接地点を共通にするこ
とができる。これにより。
帰還信号路を短くでき、出力信号の周波数特性の相違を
最小限に抑えるようにすることができる。
最小限に抑えるようにすることができる。
第3図は、本発明による切り替え増幅器の他の実施例を
示す回路図である。第1図および第2図と同符号のもの
は同一部品を示す、第3図に示す実施例は、反転増幅器
において第1図および第2図に示す発明を適用したもの
である。
示す回路図である。第1図および第2図と同符号のもの
は同一部品を示す、第3図に示す実施例は、反転増幅器
において第1図および第2図に示す発明を適用したもの
である。
以上説明したことから明らかなように、本発明による切
り替え増幅器によれば、出力信号波形の歪の生じないも
のが得られるようになる。
り替え増幅器によれば、出力信号波形の歪の生じないも
のが得られるようになる。
第1図は、本発明による切り替え増幅器の一実施例を示
す回路図、 第2図は、本発明による切り替え増幅器の他の実施例を
示す回路図、 第3図は、本発明による切り替え増幅器の他の実施例を
示す回路図、 第4図は、従来の切り替え増幅器の一例を示す回路図で
ある。 図中、 10.12・・・負帰還回路、14.15・・・周波数
特性補償回路、30,50・・・差動対、40・・・増
幅回路、60・・・切り替え回路。
す回路図、 第2図は、本発明による切り替え増幅器の他の実施例を
示す回路図、 第3図は、本発明による切り替え増幅器の他の実施例を
示す回路図、 第4図は、従来の切り替え増幅器の一例を示す回路図で
ある。 図中、 10.12・・・負帰還回路、14.15・・・周波数
特性補償回路、30,50・・・差動対、40・・・増
幅回路、60・・・切り替え回路。
Claims (1)
- 【特許請求の範囲】 1、入力信号を一対のトランジスタからなる差動対を介
した後に増幅させこの増幅された出力の一部を前記差動
対における後段のトランジスタのベースに負帰還させる
回路が多段に構成され、このうち、各差動対の各出力を
増幅させる増幅回路とこの増幅器の出力の一部を前記差
動対における後段のトランジスタのベースに負帰還させ
る負帰還回路とが共通となっているとともに、各段の前
記差動対をそれぞれ選択的に駆動状態にさせる切り替え
回路を備えてなる切り替え増幅器において、前記負帰還
回路を各差動対毎に独立に設けるようにしたことを特徴
とする切り替え増幅器。 2、各差動対から取り出す増幅回路への出力部にそれぞ
れ周波数特性補償回路を設けるようにした請求項第1記
載の切り替え増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2290288A JPH04162808A (ja) | 1990-10-25 | 1990-10-25 | 切り替え増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2290288A JPH04162808A (ja) | 1990-10-25 | 1990-10-25 | 切り替え増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04162808A true JPH04162808A (ja) | 1992-06-08 |
Family
ID=17754204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2290288A Pending JPH04162808A (ja) | 1990-10-25 | 1990-10-25 | 切り替え増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04162808A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007274428A (ja) * | 2006-03-31 | 2007-10-18 | Thine Electronics Inc | アナログマルチプレクサ |
-
1990
- 1990-10-25 JP JP2290288A patent/JPH04162808A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007274428A (ja) * | 2006-03-31 | 2007-10-18 | Thine Electronics Inc | アナログマルチプレクサ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4404528A (en) | Output amplifier | |
JPH11340785A (ja) | 能動低域通過フィルタ | |
JPH07312525A (ja) | 広帯域定インピーダンス増幅器 | |
US3541465A (en) | Transistor differential amplifier circuit | |
JPH04162808A (ja) | 切り替え増幅器 | |
JP2816584B2 (ja) | プッシュプル出力段を含む増幅器回路 | |
JP3427482B2 (ja) | 演算増幅器 | |
JPH04273605A (ja) | 負帰還増幅器 | |
JPH01157107A (ja) | オーディオ増幅回路 | |
CA1078930A (en) | Amplifier | |
JPS6231523B2 (ja) | ||
KR0158506B1 (ko) | H-브리지 타입 모터 드라이버 | |
JP2732672B2 (ja) | 増幅回路 | |
JPH0693575B2 (ja) | バツフアアンプ | |
JP2623954B2 (ja) | 利得可変増幅器 | |
JPS6123687B2 (ja) | ||
JPS6212693B2 (ja) | ||
JPS62230105A (ja) | 電力増幅回路 | |
JPS6119549Y2 (ja) | ||
JPS5921109A (ja) | 定電流出力特性を有するパワ−アンプ | |
JP3000737B2 (ja) | 出力バッファ回路 | |
JP2525381Y2 (ja) | 電力増幅器 | |
JPH0520010Y2 (ja) | ||
JPH06152263A (ja) | 増幅器 | |
JPS6372230A (ja) | 光受信回路 |