JPH04162134A - シングルチップ・マイクロコンピュータ - Google Patents
シングルチップ・マイクロコンピュータInfo
- Publication number
- JPH04162134A JPH04162134A JP28896690A JP28896690A JPH04162134A JP H04162134 A JPH04162134 A JP H04162134A JP 28896690 A JP28896690 A JP 28896690A JP 28896690 A JP28896690 A JP 28896690A JP H04162134 A JPH04162134 A JP H04162134A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- jump
- addresses
- queue buffer
- instruction codes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 abstract description 23
- 238000011094 buffer selection Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 230000009191 jumping Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はシングルチップマイクロコンピュータに関し、
特にマイクロコンピュータの命令コードを先取りし、キ
ューバッファにストアするシングルチップマイクロコン
ピュータに関する。
特にマイクロコンピュータの命令コードを先取りし、キ
ューバッファにストアするシングルチップマイクロコン
ピュータに関する。
従来、この種のシングルチップマイクロコンピュータは
、命令のフェッチを行なう際、常にプログラムカウンタ
（以下ＰＣという）から供給される連続アドレスに応じ
て行なっていた。
、命令のフェッチを行なう際、常にプログラムカウンタ
（以下ＰＣという）から供給される連続アドレスに応じ
て行なっていた。
上述した従来のシングルチップマイクロコンピュータは
、ＰＣから供給される連続アドレスにより命令を先取し
ているため、命令中にジャンプ命令（条件判断ジャンプ
命令、コール命令等を含む〉が存在した場合、そのジャ
ンプ命令を実行後、つまりＰＣがジャンプ先のアドレス
を示した後、命令をフェッチしなければならず、先取り
していた命令がすべて無効になり、新たにジャンプ先の
命令コードをフェッチしなければならない。
、ＰＣから供給される連続アドレスにより命令を先取し
ているため、命令中にジャンプ命令（条件判断ジャンプ
命令、コール命令等を含む〉が存在した場合、そのジャ
ンプ命令を実行後、つまりＰＣがジャンプ先のアドレス
を示した後、命令をフェッチしなければならず、先取り
していた命令がすべて無効になり、新たにジャンプ先の
命令コードをフェッチしなければならない。
この部分ではＣＰＵは何も処理できない時間が発生する
という欠点がある。
という欠点がある。
本発明の目的は、ジャンプ命令の場合でもＣＰＵが何も
処理しない時間がなく、連続した実行ができるシングル
チップマイクロコンピュータを提供することにある。
処理しない時間がなく、連続した実行ができるシングル
チップマイクロコンピュータを提供することにある。
本発明のシングルチップマイクロコンピュータは、命令
の先読み出し機能を有するシングルチップ・マイクロコ
ンピュータにおいて、フェッチした命令コードをストア
する複数のレジスタと、実行結果に応じて前記複数のレ
ジスタにフェッチした命令コードのうちいずれかを選択
する手段とを有することを特徴とする。
の先読み出し機能を有するシングルチップ・マイクロコ
ンピュータにおいて、フェッチした命令コードをストア
する複数のレジスタと、実行結果に応じて前記複数のレ
ジスタにフェッチした命令コードのうちいずれかを選択
する手段とを有することを特徴とする。
次に、本発明について図面を参照して説明する。第１図
は本発明の一実施例を示すブロック図である。ＡＬＵＩ
は現在実行中のＰＣをＰＣレジスタ２に送り、キューバ
ッファ読み出し回路９は、現在使用中のメイン・キュー
バッファ７から次の命令コードをＡＬＬＩ １に送る。
は本発明の一実施例を示すブロック図である。ＡＬＵＩ
は現在実行中のＰＣをＰＣレジスタ２に送り、キューバ
ッファ読み出し回路９は、現在使用中のメイン・キュー
バッファ７から次の命令コードをＡＬＬＩ １に送る。
またフェッチポインタ３はバッファ選択回路６から現在
使用中のキューバッファに空きがあることの指示により
、フェッチ・アドレスをインクリメントし、そのアドレ
スに対応するデータをメモリ４から読み出す、このデー
タはデコーダ５により、デコードされ、デコーダ５はデ
コードした命令コードをメイン・キューバッファ７に送
り出す。この時、命令コードを判断した結果、ジャンプ
命令以外であれば通常の動作を続けることになる。一方
、ジャンプ命令であれば、更に、ジャンプ先のアドレス
をメモリ４から読み出し、そのアドレスが示すデータを
デコーダ５に送り、デコーダ５は同様にデコードし、そ
の命令コードをサブ・キューバッファ８に送り出す。し
たがって、メイン・キューバッファ７には、ジャンプ命
令を含めて連続したアドレスの命令コードがストアされ
、サブ・キューバッファ８には、ジャンプ命令によって
ジャンプされるであろうジャンプ先以降の命令コードが
ストアされる。そして、ＡＬＵｌがジャンプ命令を実行
後、そのジャンプ条件が成立したならサブ・キューバッ
ファ８が選択され、不成立ならそのままメイン・キュー
バッファ７が使用される。
使用中のキューバッファに空きがあることの指示により
、フェッチ・アドレスをインクリメントし、そのアドレ
スに対応するデータをメモリ４から読み出す、このデー
タはデコーダ５により、デコードされ、デコーダ５はデ
コードした命令コードをメイン・キューバッファ７に送
り出す。この時、命令コードを判断した結果、ジャンプ
命令以外であれば通常の動作を続けることになる。一方
、ジャンプ命令であれば、更に、ジャンプ先のアドレス
をメモリ４から読み出し、そのアドレスが示すデータを
デコーダ５に送り、デコーダ５は同様にデコードし、そ
の命令コードをサブ・キューバッファ８に送り出す。し
たがって、メイン・キューバッファ７には、ジャンプ命
令を含めて連続したアドレスの命令コードがストアされ
、サブ・キューバッファ８には、ジャンプ命令によって
ジャンプされるであろうジャンプ先以降の命令コードが
ストアされる。そして、ＡＬＵｌがジャンプ命令を実行
後、そのジャンプ条件が成立したならサブ・キューバッ
ファ８が選択され、不成立ならそのままメイン・キュー
バッファ７が使用される。
以上のようにジャンプ命令がフェッチされた場合につい
て、そのままの連続アドレスの命令コードとジャンプ先
のアドレスの命令コードとを分割してそれぞれのキュー
バッファの中にストアし、ジャンプ命令の実行結果によ
り、キューバッファを選択する。
て、そのままの連続アドレスの命令コードとジャンプ先
のアドレスの命令コードとを分割してそれぞれのキュー
バッファの中にストアし、ジャンプ命令の実行結果によ
り、キューバッファを選択する。
以上説明したように本発明は、命令コードを先取りし、
デコード結果、連続アドレスの命令コードのストア又は
、ジャンプ先アドレスの命令コードの２種の命令コード
をストアする２つのキューバッファを設け、ジャンプ命
令の実行結果によりキューバッファを切り替えることが
できる。
デコード結果、連続アドレスの命令コードのストア又は
、ジャンプ先アドレスの命令コードの２種の命令コード
をストアする２つのキューバッファを設け、ジャンプ命
令の実行結果によりキューバッファを切り替えることが
できる。
これにより、ジャンプ命令によるキューバッファが空に
なる状態がなく、命令実行時間も連続アドレスを実行し
ている場合と全く同一にできる効果がある。
なる状態がなく、命令実行時間も連続アドレスを実行し
ている場合と全く同一にできる効果がある。
第１図は、本発明の一実施例を示すブロック図である。
１・・・ＡＬＵ、２・・・ＰＣレジスタ、３・・・フェ
ッチポインタ、４・・・メモリ、５・・・デコーダ、６
・・・バッファ選択回路、７・・・メイン・キューバッ
ファ、８・・・サブ・キューバッファ、９・・・キュー
バッファ読み出し回路。
ッチポインタ、４・・・メモリ、５・・・デコーダ、６
・・・バッファ選択回路、７・・・メイン・キューバッ
ファ、８・・・サブ・キューバッファ、９・・・キュー
バッファ読み出し回路。
Claims (1)
- 命令の先読み出し機能を有するシングルチップ・マイク
ロコンピュータにおいて、フェッチした命令コードをス
トアする複数のレジスタと、実行結果に応じて前記複数
のレジスタにフェッチした命令コードのうちいずれかを
選択する手段とを有することを特徴とするシングルチッ
プ・マイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28896690A JPH04162134A (ja) | 1990-10-26 | 1990-10-26 | シングルチップ・マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28896690A JPH04162134A (ja) | 1990-10-26 | 1990-10-26 | シングルチップ・マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04162134A true JPH04162134A (ja) | 1992-06-05 |
Family
ID=17737106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28896690A Pending JPH04162134A (ja) | 1990-10-26 | 1990-10-26 | シングルチップ・マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04162134A (ja) |
-
1990
- 1990-10-26 JP JP28896690A patent/JPH04162134A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5872985A (en) | Switching multi-context processor and method overcoming pipeline vacancies | |
| US7366874B2 (en) | Apparatus and method for dispatching very long instruction word having variable length | |
| US8516024B2 (en) | Establishing thread priority in a processor or the like | |
| FI90804C (fi) | Dataprosessorin ohjausyksikkö, jolla on käskyn esihaun uudelleensuuntausta käyttävä keskeytyspalvelu | |
| US20010021970A1 (en) | Data processor | |
| US4954943A (en) | Data processing system | |
| JPH03129433A (ja) | 並列処理装置および並列処理方法 | |
| US7546442B1 (en) | Fixed length memory to memory arithmetic and architecture for direct memory access using fixed length instructions | |
| JPH05233271A (ja) | データプロセッサ | |
| US5889986A (en) | Instruction fetch unit including instruction buffer and secondary or branch target buffer that transfers prefetched instructions to the instruction buffer | |
| JP2003525476A (ja) | プログラムの命令を実行するための装置及び方法 | |
| US6687808B2 (en) | Data processor using indirect register addressing | |
| JPH03233630A (ja) | 情報処理装置 | |
| US6782470B1 (en) | Operand queues for streaming data: A processor register file extension | |
| US20020161987A1 (en) | System and method including distributed instruction buffers holding a second instruction form | |
| JPH04162134A (ja) | シングルチップ・マイクロコンピュータ | |
| US5187782A (en) | Data processing system | |
| JPH04104350A (ja) | マイクロプロセッサ | |
| JP2689914B2 (ja) | 情報処理装置 | |
| JP2853647B2 (ja) | デバッガ付きインタプリタへの機能付加方式 | |
| US20070124567A1 (en) | Processor system | |
| JP3060917B2 (ja) | プロセッサ | |
| JPH06332700A (ja) | 情報処理装置 | |
| JPH0425937A (ja) | 情報処理装置 | |
| JPH04255995A (ja) | 命令キャッシュ |