JPH04159784A - 半導体発光素子ならびにその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

この発明は、発光ダイオード、半導体レーザなどの半導
体発光素子の改良に関する。 特に容量が小さく微小発光径の半導体発光素子に於いて
、信頼性が高い素子と、加工プロセスが安定で再現性に
富む素子の製造方法に関する。 この発明は、簡単のため面発光型発光ダイオード（ＬＥ
Ｄ）について説明する。しかしそれだけでなく端面発光
型発光ダイオードや半導体レーザ（ＬＤ）にも適用する
ことができる。 高速動作するための素子は、発光部の面積が狭く、容量
が小さくなっている。このように発光部が狭少である半
導体発光素子であれば本発明を適用できる。

【　　従　　来　　の　　技　　術　　】半導体発光素
子には、発光ダイオードと半導体レーザがある。いずれ
も半導体基板の上にｐｎ接合を作製し、電流を流すこと
により光を発生するものである。 光を生ずる部分を活性層という。これは極めて薄い部分
である。活性層をｐ型、ｎ型のクラッド層が挟んでいる
。クラッド層を設けるのは、これにより活性層の中に光
と電流とを閉じ込めるためである。 光を閉じ込めるのは、屈折率がクラッドに於いて少し小
さいからである。電流を閉じ込めるためには、キャリヤ
が逃げなければ良いので、クラッド層より活性層のバン
ドギャップが狭ければ良い。 このようにクラッド層で挟まれる構造をダブルヘテロ構
造という。基板がＩｎＰで活性層がＩｎＧａＡｓＰの場
合ｐ、ｎ型のＩｎＰ層がクラッドとなりうる。基板がＧ
ａＡｓで活性層がＧａＡｓの場合、ｐ１ｎ型のＧａＡｌ
Ａｓがクラッド層となりつる。 ダブルヘテロ構造は良く知られ□た発光素子の構造であ
る。 また、端面から光を出すものと、面に垂直な方向に光を
出すものがある。半導体レーザは端面発光型が多い。端
面を共振器とすることが多いから−６＝ である。 発光ダイオードは面発光型が多い。端面発光型のものも
ある。本発明は端面発光でも面発光でも適用することが
できる。 ダブルヘテロ構造は厚み方向に光と電流とを閉じ込める
ことができる。しかし面内では電流と光を狭く閉じ込め
ることができない。そこで半導体レーザの場合は、電流
の分布を狭く限定するためストライブ構造や埋め込み型
構造をとる事がある。これは長手方向の細い部分に電流
と光とを制限する。 面発光型の発光ダイオードの場合は、長手方向の細い部
分に電流、光を閉じ込めるというわけにはゆかない。光
は面に垂直な方向に出るが、面に立てた法線のまわりに
回転対称の強度分布を持たなければならないからである
。 注入電流のみを狭い領域に閉じ込めようとすれば、中央
の一部を残して絶縁体でチップ面を覆い、中央の一部の
みに電極を設けるようにすればよい。そして反対側の電
極はリング状の電極とし、リング状電極で囲まれる部分
から光を出すようにする。これは良く知られた構造であ
る。 光を面方向に出すといっても、基板の方から出す場合も
あるし、エピタキシャル層の最上層から出すこともある
。 本発明は前者の光出力構造の改良である。 注入電流を局所的な領域に制限するため電極のみを狭く
するという構造は作りやすいが電流を制限するという点
では最上のものではない。一方の電極が小さくても、電
流は横方向に拡がって流れる。電流の閉じ込めが完全で
ない。この場合、発光効率が悪いだけでなく、ダイオー
ドとしての容量が大きくなるから高速動作に不適である
ことになる。 また、光ファイバなどと半導体発光素子とを組合わせる
ことも多い。レンズを使って発光素子の光を光フアイバ
端面に入れる。発光部の体積が大きいと、どのようなレ
ンズを使っても、発光素子の光を高効率で光ファイバへ
入射させることができない。 発光部の体積が小さいほど、光ファイバへ入射させるこ
とのできる光の量は増える。つまり光ファイバとの結合
効率が高い。 光通信用面発光型発光ダイオード（ＬＥＤ）に於いて、
高速応答化およびファイバ結合の高効率化が強く望まれ
ている。 このためには、発光素子の寄生容量を低減し、しかも発
光径を小さく絞る必要がある。発光径が小さいと、レン
ズを用いて光ファイバへ多くの光を入射させることがで
き、ファイバとの結合効率が高い。また、寄生容量が少
ないほど高速信号を送ることができる。 このため単に一方の電極を狭くするのではなく、発光部
を孤立させたメサ型の発光ダイオードが提案されている
。 例えば、Ｔ、Ｕｊｉ　ｅｔ　ａｌ、、　Ｅｌｅｃｔｒｏ
ｎ　Ｌｅｔｔ、、　２１゜４１８ｐ（１９８５）に記載
されている構造を第１１図に示す。 ｎ型１ｎＰ基板１の上に、ｎ型１ｎＰクラッド層２、ｐ
（またはｎ）型ｆｎＧａＡｓＰ活性層３、ｐ型１ｎＰク
ラッド層４、ｐ型１ｎＧａＡｓＰコンタクト層５がエピ
タキシャル成長によって形成されている。 活性層はＩｒ＋＋−ｘＧａｘＡｓ＋□ｐ、と書くべきで
ある。 ｘ、ｙの混晶比はＩｎＰとの格子整合条件と、所望の発
光波長を得るためのバンドギャップの値Ｅｇから決めら
れる。 コンタクト層５も同様であるが、活性層とコンタクト層
の混晶比は異なる。 しかし、簡単のため混晶比を省略してＩｎＧａＡｓＰと
略記する。 ＩｎＧａＡｓＰの方がＩｎＰよりバンドギャップが狭い
ので、キャリヤを活性層に閉じ込めることができる。こ
のようなダブルヘテロ構造は周知である。 ｐ型１ｎＧａＡｓＰコンタクト層５には、中央に穴部２
０のあるＳｉＯ□膜６が付けである。 ＳｉＯ□膜６は絶縁膜である。この上にｐ側電極７が蒸
着スパッタリングなどにより設けである。ｐ側電極７は
狭い中央部の穴部２０に於いてのみｐ−１ｎＧａＡｓＰ
コンタクト層５にオーミック接触している。 −】〇− ｎ側電極７の上にはさらにＡｕメッキ層８が形成される
。Ａｕメッキ層８は放熱を良くすることとグイボンディ
ングしやすいために設けである。 狭い穴部２０を通して電流を通すというだけでは足らず
、この構造では、リング状の切り込み溝２１を設けてい
る。 切り込み溝２１はｐ型１ｎＧａＡｓＰコンタクト層５ま
でエピタキシャル成長させた後にホトリソグラフィを用
いエツチングによって形成する。 この後先述のような５１０２膜をスパッタリング、また
はＣＶＤ法により被覆する。ＳｉＯ□膜６は切り込み溝
２１の中も等しく覆う。切り込み溝２１により、狭い中
央の発光領域が周縁部から切り離される。 ｎ側電極７は中央の穴部２０を通して、中央のｐｎ接合
にのみ給電できるようになっている。このため、周縁部
のｐｎ接合に電流が流れず、この部分は発光に寄与しな
い。

【発明が解決しようとする課題】

以上説明した、メサ型の発光素子（ＬＥＤ、　ＬＤ）は
メサ型を形成した後に、ＳｉＯ２絶縁膜６を凹凸のある
面上にデポジションする。そして、素子中央の絶縁膜上
に、ホトエツチング加工により穴部２０を穿つ。さらに
絶縁膜６がコートされた凹凸に富む面の上にｎ側電極７
を形成していた。 このような工程には、次のような困難がある。 ■凹凸のある面にホトレジストを塗布してホトマスクを
用いて露光し、絶縁膜６に穴を穿つ。このときレジスト
の厚さが均一になりにくく、ムラを生じやすい。このた
め微細加工を行うのが難しい。 ■電極７を作るときも、凹凸のある面にホトレジストを
塗布し、ホトマスクを用いて露光し、ｐ側電極の不要部
をエツチングにより除去する。 この時もレジスト厚さにムラがあり、微細な加工を正確
に行うのが難しい。 ■凹凸があるため、メサ型の凸部と電極用窓開はパター
ンとをマスク合わせしようとしても、メサ部の輪郭が不
明瞭であって正確なマスク合わせができない。このため
穴部２０の位置が、中央の位置からずれるということが
ある。これを第１２図に示す。このように電極用の穴部
２０の位置が横にずれると、ｎ側電極７がｎ−クラッド
層２に接触してしまう。ｐｎ接合に電流が流れないので
、この発光ダイオードは発光しない。不良品となる。 ■第１１図の構造が正確にできたとしても次の問題があ
る。 熱抵抗低減のためＡｕメッキ層８を形成する。 これが凹凸のある面の上に形成するので、メッキ層が不
均一になりやすい。Ａｕメッキ層の凹凸、メッキ厚の不
揃いのため、応力歪みが生ずる。この歪み応力が活性層
に強いストレスを与える。特に活性層端面に集中的なス
トレスを与えることになる。このため活性層が容易に劣
化する。こうして素子の信頼性が損なわれる。

【課題を解決するための手段】

図面を参照しながら、本発明の半導体発光素子の構造と
製造方法を説明する。 第１図〜第８図は本発明の半導体発光素子の製造工程を
示す。これはｎ　−１ｎＰ基板の上に円形の発光領域を
持つ発光ダイオードを作る例を示す。 基板はＧａＡｓ、　ＧａＰであってもよい。また基板は
ｎ型とは限らずｐ型であってもよい。 さらに端面発光型の半導体レーザにも本発明を適用する
ことができる。この場合、メサ型にするのは円形対称で
はなく、ストライプ状のメサ型とする。 ｎ型基板上に形成した本発明の半導体発光素子は、 ■ｎ型基板１と、 ■この上にエピタキシャル成長によって設けられたｎ型
クラッド層２と、 ■この上にエピタキシャル成長によって設けられた活性
層３と、 ■この上にエピタキシャル成長によって設けたｎ型クラ
ッド層４と、 ■この上にエピタキシャル成長によって設けたｐ型コン
タクト層５と、 ■ｎ型基板上に設けたｎ側電極９と、 ■ｐ型コンタクト層側から、ｎ型クラッド層、活性層、
ｎ型クラッド層に至る深さを有しｐｎ接合部を切断して
発光部を取り囲むような形状に形成された溝２２と、 ■ｐ型コンタクト層の上に発光部を除いて設けられる絶
縁膜６と、 ■絶縁膜６の上に設けられ発光部に於いてのみｐ型コン
タクト層５の上に接合するｐ側電極７と、 ［相］ｐ側電極の上に設けられ発光部に該当する部分と
非発光の周縁部とを覆いかつ発光部と非発光部とをつな
ぐ架橋部分とを有し、前記溝２２に対応する切欠部を有
するメッキ層８とより構成されている。 一方、ｎ型基板の上に半導体発光素子を作る製造方法は
、 ■ｎ型基板１の上にｎ型クラッド層２をエピタキシャル
成長させる工程と、 ■この上に活性層３をエピタキシャル成長させる工程と
、 ■この上にｎ型クラッド層４をエピタキシャル成長させ
る工程と、 ■この上にｐ型コンタクト層５をエピタキシャル成長さ
せる工程と、 ■この上に絶縁膜６を形成する工程と、■絶縁膜６の上
に発光部となるべき部分に穴を穿つ工程と、 ■絶縁膜６と前記穴によって露呈したｐ型コンタクト層
の一部にｐ側電極７を設ける工程と、■発光部に対応す
る部分と非発光部に対応する部分と、これらの間に切欠
部を有し、切欠部の一部には発光部と非発光部をつなぐ
架橋部分を有するメッキ層を前記絶縁膜の上に形成する
工程と、 ■メッキ層をマスクとして、絶縁膜６、ｐ型コンタクト
層５、ｎ型クラッド層４、活性層３、ｎ型クラッド層２
までエツチングし発光部と非発光部とをｐｎ接合部を含
んで切り離すようにした工程と、 Ｏｎ型基板１をエツチングして薄くする工程と、■ｎ型
基板１の上にｎ側電極９を形成する工程とから成りたっ
ている。 この他にｐ型基板の上に作った半導体発光素子、および
その製造方法も本発明に含まれるが、簡単のためこれら
は記載を略する。

【　　作　　用　　】

（１）ＳｉＯ□絶縁膜に電極用の窓開けをし、ｐ側電極
を形成し、Ａｕメッキ層を形成した後に、試料に凹凸を
形成（メサ形成）する。凹凸は最後に作るので、凹凸の
上にホトリソグラフィによって、窓開けなどをする必要
がない。 このため第１２図に示したような電極ずれはおきない。 （２）Ａｕメッキは平坦な面の上に行われる。また、メ
サエッチング端面にはＡｕメッキ層がない（メサエッチ
ング端面が露呈している）。このためＡｕメッキ層によ
る活性層へのストレス発生がない。メサエッチング端面
にもＡｕメッキのストレスが働かない。端面は活性層に
より近いので、メサエッチング端面に働くストレスは活
性層に対する強い応力となる。本発明ではＡｕメッキに
よるストレスがないので、活性層に応力が働かない。こ
のため信頼性が高い。 （３）発光部の直径は、Ａｕメッキのパターンのサイズ
（直径）を変えること、あるいはメサエッチングの深さ
を変えサイドエツチング量を調整することにより、自由
に変化させることができる。 例えば発光径が１０／１１１１というように小さいもの
であっても、第１２図のような電極ずれを起こすことな
く容易に製作できる。 （４）発光素子チップを何らかのパッケージにグイボン
ドする場合、発光部直下のＡｕメッキ層にソルダーが付
かない場合でも、発光部に電流が流れるように、中央部
のＡｕメッキ層と周縁部のＡｕメッキ層とを少なくとも
ひとつのエアーブリッジ配線で連結する。周縁部のＡｕ
メッキ層は広いので必ずソルダーが付く。このため、中
央部のＡｕメッキ層がパッケージのダイボンド用電極に
接続される。 （５）ｎ型クラッド層２に至るまでメサエッチングを行
う。ｐｎ接合がそこで切断される。このため発光部は中
央の部分だけに限られる。周縁部はｐｎ接合があるが電
流が流れないので非発光部となる。 溝によってｐｎ接合が切断されるため、ｐｎ接合の接合
容量は発光部の面積／全接合面積（メサエッチング前の
）の面積比まで低減される。このため素子容量が大幅に
低減される。

【　　実　　施　　例　　】

第１図〜第７図により本発明の詳細な説明する。 ■ｎ−Ｉｎ基板１に各層２〜５をエピタキシャル成長さ
せる工程 ｎ　−１ｎＰ基板（ｎ　＝　２　ｘ　１０１８ｃｍ−３
）上に、順次ｎ　−１ｎＰクラッド層（ｎ　＝　５　Ｘ
　１０”ｃｍ−３，１０μｍ）、ｐ（またはｎ）　　Ｉ
ｎ＋−ｘＧａｘＡｓ＋−ｙＰｙ活性層（ｐまたはｎ　＝
　Ｉ　Ｘ　１０１８ｃｍ−３，１μｍ、Ｅｇ＝０．９５
ｅＶ）　、ｐ−１ｎＰクラッド層（ｐ＝２ｘ１０１８ｃ
ｍ−３，１，１ｔ　ｍ　）　、ｐ　−Ｉｎ、−、ＧａＡ
ｓ、−ＷＰｗコンタクト層（ｐ　＝　５　ｘ　１０１１
０ｌ８’、０．５　μｍ　、　Ｅｇ＝１゜０ｅＶ）をエ
ピタキシャル成長させる。 これが第１図に示すものである。 ｎ　−１ｎＰ基板１のキャリヤ濃度は、バルク抵抗によ
る電圧降下が顕著にならない濃度ｎ＝ＩＸ　１０１７ｃ
ｍ”−Ｉ　Ｘ　１０１０１９ａ”であれば良い。 ｎ−１ｎＰクラッド層２のキャリヤ濃度はｌ・ンネルダ
イオード特性を示さない程度のキャリヤ濃度に抑えられ
ていればよい。Ｉ　Ｘ　１０”ｃｍ−３以下であれば良
い。ｎ−１ｎＰクラッド層２のキャリヤ濃度の下限は、
バルク抵抗が顕著にならない５　Ｘ　１０１６ｃｍ−３
以上であれば良い。ｎ−１ｎＰクラッド層２の厚みは、
エピタキシャル成長が容易に行える３〜２０μｍであれ
ば良い。 ｐ（またはｎ　）　　Ｉｎ、−ｘＧａｘＡｓ＋−ｙＰｙ
活性層３のバンドギャップエネルギーＥｇは、ｎ　−１
ｎＰクラッド層２のそれよりも小さい０．７ｅＶ〜１．
３ｅＶであれば良い。 ｐ（またはｎ　）　　Ｌｎ＋−ｘ　ＧａｘＡＳｌ−ｙＰ
ｙ活性層３のキャリヤ濃度結晶性が良好なｐ（またはｎ
）＝　Ｉ　Ｘ　１０１６ｃｍ−３〜Ｉ　Ｘ　１０１９ｃ
ｍ−３の範囲とする。 活性層の厚みは注入キャリヤの拡散長より小さい０．１
μｍ〜３．０μｍであれば良い。 ｐ　−１ｎＰクラッド層４のキャリヤ濃度はバルク抵抗
による電圧降下が顕著にならない濃度ｐ＝　１．　Ｘ　
１０Ｉ１０ｌ８”　〜］、　Ｘ　１０Ｉ９１０ｌ９とす
る。厚みは０．５〜２μｍであれば良い。 ｐ　　ｌ　ｎ　Ｉ−＋ｉ　Ｇ　ａ　ｚ　Ａ　Ｓ　Ｈ−ｗ
　Ｐ　ｗコンタクト層５のキャリヤ濃度はｐ　−１ｎＰ
クラッド層４と同じ理由でｐ　＝　Ｉ　Ｘ　１０′８〜
Ｉ　Ｘ　１０１″ｃｍ−３である。その厚みは０．２〜
１μｍであれば良い。 ｐ−１ｎＧａＡｓＰコンタクト層５のバンドギャップエ
ネルギーＥｇはオーミック特性が良好に取れる０、７ｅ
Ｖ〜１．３５ｅＶであれば良い。 第１図〜第７図などは断面図であるが、煩雑になるのを
避けるため、基板やエピタキシャル層のハラチンを省略
している。 ■絶縁膜形成工程（第２図） ＣＶＤ法によりＳｉＯ□膜を厚さ３０００人形成する。 ＳｉＯ□膜の厚さは膜にクラックが発生しない１〇００
〜８０００人であれば良い。絶縁膜としてはＳｉｎ。 の他にＳ１□Ｎ３膜、Ａ１□０．膜であっても良い。 ■ｐ側電極形成工程（第３図） Ｓ１０２絶縁膜上にホトエツチングにより直径１５μｍ
の窓を開ける。この後、順次Ｔ；を１００ＯＡ　。 Ａｕを３００ＯＡ全面に蒸着してｐ側電極７を形成する
。 ■Ａｕメッキ層形成工程（第４図） ホトレジストによりパターンを形成し、厚さ１０μ口の
選択Ａｕメッキを行う。 選択Ａｕメッキの厚みは、熱抵抗が低減できる５〜２０
μｍであれば良い。 メッキパターンを第８図、または第１０図に示す。 メッキパターンは、中央の発光部に対応する中央内部１
６と、周縁の部分１７と、これらを連結する架橋部１８
よりなる。周縁部１７は広いので、グイボンドする時は
、パッケージ側の電極に必ずハンダ付けされる。しかし
、周縁部１７は非発光部に対応している。中央内部１６
が発光部の直下にくる。 周縁部１７と中央内部１６の間は欠損部１９となってい
る。欠損部１９はのちに結晶がエツチングされる部分に
対応する。 架橋部１８は１本または複数本ある。これは中央内部１
６と周縁部１７とを電気的に接続するものであって、中
央内部１６がグイボンドされていなくても、架橋部１８
から周縁部１７を経てダイボンド部へ電流が流れる。 第８図の例では架橋部１８が１本である。第１０図の例
では架橋部１８が３本である。２本、４本あるいはそれ
以上であっても良い。 第１０図の例では、チップの一辺が４００μｍ、Ａｕメ
ッキ層の一辺が３５０μｍ１欠損部１９の外径（Ｄ２）
が９０μｍ、中央内部１６の直径（Ｄ。 ）が３５μｍである。架橋部１８の幅は１２μｍである
。 Ａｕメッキパターンとしては、微小発光径が容易に製作
可能な値として、中央内部の直径Ｄ１は１５μｍ以上で
あれば良い。 メサエッチング深さ１２μｍの場合、Ｄ、＝２０μ０で
発光径は７μｍ程度のものが容易に得られる。 エアーブリッジをなす架橋部１８の幅は、ザイドエッチ
が容易に行える５〜２０μｍであれば良い。 メサエッチング時の溝幅（Ｄ２−ＤＩ）　／２はメサエ
ッチングが容易な１０〜１００μｍであれば良い。 ■ｐ側メサエッチング工程（第５図） Ａｕメッキパターンをマスクにして順次ｐ側電極、Ｓ　
ｉｏ２膜をエツチングする。次にＨＣＩ　−ＣＨ，Ｃ０
０ＩＩ系エツチング液でｎ　−１ｎＰクラッド層に達す
るまで深さ１２μｍのメサエッチングを行う。 欠損部１９に応じた円環状の溝ができる。エツチングに
よりｐｎ接合が円環状に切断される。 この場合、Ａｕメッキパターンの下の半導体層は１１Ｃ
Ｉ　−ｃｏ３ｃｏｏ＋ｉ系エツチング液により、両側か
ら８μｍ程度サイドエツチングされる。このためＡｕメ
ッキパターンの架橋部１８の直下の部分も、他の欠損部
１９と同じように除去されてしまう。結局架橋部１８の
直下も含んで完全な円環状に溝２２が生じる。架橋部】
８の直下のｐｎ接合も切断される。 これはエツチング液のサイドエツチング効果を積極的に
利用しているのである。 こうして、半導体部分は中央の発光部と周縁の非発光部
とに分離される。 メサエッチングの深さは、ｐｎ接合が切断できる深さで
、かつメサエッチング容易な３〜２０μｍであれば良い
。 エツチング液としては、ＨＣｌ−Ｈ３ＰＯ４系、Ｂｒ−
Ｃ１１，ＯＨ系でも良い。 第５図は第８図の■−■断面図である。第５図のＡｕメ
ッキ層８が左半で連続しているように見えるのは、架橋
部１８を含んで断面を示しているからである。 ■ｎ側電極形成工程（第６図） ウェハの厚みが１００μｍ程度になるまで、ｎ−１ｎＰ
基板をｌ＋ｃｌ系エツチングで減厚エラチングする。こ
の後、ＡｕＧｅＮｉ５０００人を全面蒸着し、ｎ側電極
を形成する。 ■ｎ側光取り出し窓形成工程（第７図）発光部Ａの直上
のｎ側電極をホトエツチングにｊ二り直径１００μｍに
わたって除去した。これが光取り出し窓となる。これで
発光ダイオードチップが完成される。 第７図は第８図のＶ−■断面と同じ線に沿う断面図であ
る。第９図は第８図のＩＸ−ＩＸ線に沿う断面図である
。

【　　発　　明　　の　　効　　果　　】本発明は、高
速応答かつ高結合効率化が可能な光通信用面発光、端面
発光型の発光素子と、その製造方法に関するが、次のよ
うに優れた特徴を持っている。 （１）加工プロセスが容易である。 （２）加工プロセスが安定で再現性に優れている。 （３）素子性能、素子信頼性が向上する。 （４）発光径が１０μｍ以下の小さなものでも容易に作
ることができる。 （５）Ａｕメッキ層でメサ溝直上に一箇所以上のエアー
ブリッジ配線（架橋部）を行うことにより、メッキ層の
中央内部１６と周縁部１７とを接続できる。パッケージ
にこのチップをダイボンドした時、ソルダーが発光部直
下の狭い中央内部１６に付かないということはありうる
ことである。しかしその時でも、広い周縁部にはソルダ
ーが付くはずであり、周縁部１７、架橋部１８、中央内
部１６を通じて発光部に電流が流れる。 このような構造であるので、グイボンド不良ということ
はない。 （６）説明の便宜のため、以上では面発光型の発光ダイ
オード（ＬＥＤ　）に説明を限ったが、これに限らない
。 リング状溝をストライプ状溝にすることにより、端面発
光型ＬＥＤ　、および半導体レーザにも同様に本発明を
適用することができる。 この場合、発光部は中央にストライプ状（直線状）に生
ずる。金メッキ層もストライプ状となり、架橋部はこれ
に直交する線分となる。 発光部であるストライプ領域の両側に溝があって、この
溝がｐｎ接合を切り離していればよいのである。 （７）本発明に於いて基板はｎ型であってもｐ型であっ
ても良い。ｐ型基板の上に本発明の方法により、同様な
発光素子が得られる。 （８）本発明を［ｎＧａＡｓＰ　／　ＩｎＰ系の発光素
子について説明したがこれに限るものではない。 Ｇａ＋−ｘＡｌｘＡｓ／　ＧａＡｓ系 ｌｒ＋＋−＋＋ＧａｘＡｓ＋−ｙＰ、　／　ＧａＡｓ系
Ｉｎ＋りｘＧａｘＡ＋−ｙＰｙ／　ＩｎＳｂ系Ｇａ１．
−、Ａ１．ＡＳ＋−、Ｓｂｙ／ＧａＳｂ系の発光素子に
も同様に適用することができる。

【図面の簡単な説明】

第１図はｎ型基板にｎ型クラッド層、活性層、ｎ型クラ
ッド層、ｐ型コンタクト層をエピタキシャル成長させた
後の素子の断面図。 第２図はエピタキシャル成長後の素子の上に絶縁膜を付
けた状態の素子の断面図。 第３図は絶縁膜の上にｎ側電極を付けた状態の素子の断
面図。 第４図はｎ側電極の上にＡｕメッキ層を付けた状態の素
子の断面図。 第５図はＡｕメッキ層をマスクとしてｐ側メサエッチン
グした状態の素子の断面図。 第６図はｎ側電極を形成した状態の素子の断面図。 第７図はｎ側光取り出し窓形成後の素子の断面図。 第８図は架橋部をひとつ持つ金メッキ層の例を示す素子
の底面図、 第９図は第８図中のＩＸ−ＩＸ断面図。 第１０図は架橋部を３つ持つ金メッキ層の例を示す素子
の底面図。 １・・・・ｎ−１ｎＰ基板 ２・・・・ｎ−ＩｎＰクラッド層 ４・・・・ｐ　−１ｎＰクラッド層 ５　・・・・ｐ　　ｌｒ＋＋−ｚＧａｚＡｓ＋−ｗＰ　
Ｗ：７ンタクト層 ６・　・　・・ＳｉＯ２膜 ７・・・・Ｐ側電極 ８・・・・Ａｕメッキ層 ９・・・・ｎ側電極 １６・・・中央内部 １７・・・周縁部 １８・・・架橋部 １９・・・欠損部 ２０・・・穴部 ２１・・・切り込み溝 ２２・・・溝 ２３・・・穴部 発明者　　　　　　　　　　　　奥　１）　　寛特許出
願人　　　　　　　住友電気工業株式会社出願代理人　
弁理士　　　　　　川　瀬　茂　樹ｏｏ　＝テ ５１　　　０υ −　　　　平　岡。 手続補正書（方式） 平成３年２月１５日 １、事件の表示　特願平２−２８６７０４号２、発明ノ
名称　　半導体発光素子ならびにその製造方法居　所　
大阪市中央区北浜四丁目５番３３号名　称（２１３）住
友電気工業株式会社代表者社長　川　上　哲　部 ４、代　理　人 ■５３７ ５・補正命令の日付　平成３年１月２８日（起案）平成
３年２月１２日（発送） ７、補正の内容 （１）明細書第２９頁第１４行目と第１５行目との間に
、［第１１図はＴ、Ｕｊｉ　ｅｔ　ａｌ、、　Ｅｌｅｃ
ｔｒｏｎ　Ｌｅｔｔ、。 ２１．４１８ｐ（１９８５）に記載されているメサ型発
光ダイオードの縦断面図。 第１２図は第１１図の発光ダイオードに於て穴部の位置
が中央からずれて形成されたものの構造を示す縦断面図
。」 という文章を追加する。

Claims (4)

【特許請求の範囲】
1. （１）　ｎ型基板とｐ型クラッド層と、ｐ型コンタクト
   層を設けたダブルヘテロ構造に於いて、 ｐ型コンタクト層側から、ｐ型クラッド層、活性層、ｎ
   型クラッド層に至る深さを有しｐｎ接合部を切断して発
   光部を取り囲むような形状に形成された溝と、ｐ型コン
   タクト層の上に発光部を除いて設けられる絶縁膜と、絶
   縁膜の上および発光部の上に設けられ発光部に於いての
   みｐ型コンタクト層と接合しているｐ側電極と、前記ｐ
   側電極の上に設けられ発光部に該当する部分と非発光の
   周縁部分とを覆いかつ前記溝により分離された発光部と
   非発光部とをつなぐ架橋部分とを有するメッキ層とより
   構成される事を特徴とする半導体発光素子。
2. （２）ｎ型基板の上にｎ型クラッド層をエピタキシャル
   成長させる工程と、この上に活性層をエピタキシャル成
   長させる工程と、この上にｐ型クラッド層をエピタキシ
   ャル成長させる工程と、この上にｐ型コンタクト層をエ
   ピタキシャル成長させる工程と、この上に絶縁膜を形成
   させる工程と、絶縁膜の上に発光部となるべき部分に穴
   を穿つ工程と、絶縁膜と前記穴によって露呈したｐ型コ
   ンタクト層の一部にｐ側電極を設ける工程と、発光部に
   対応する部分と非発光部に対応する部分と、これらの間
   に切欠部を有し、切欠部の一部には発光部と非発光部を
   つなぐ架橋部分を有するメッキ層を前記絶縁膜の上に形
   成する工程と、メッキ層をマスクとして、絶縁層、ｐ型
   コンタクト層、ｐ型クラッド層、活性層、ｎ型クラッド
   層までエッチングし発光部と非発光部とをｐｎ接合部を
   含んで切り離すようにした工程と、ｎ型基板をエッチン
   グして薄くする工程と、ｎ型基板の上にｎ側電極を形成
   する工程とからなる事を特徴とする半導体発光素子の製
   造方法。
3. （３）ｐ型基板とｎ型クラッド層とｎ型コンタクト層と
   を設けたダブルヘテロ構造に於いて、ｎ型コンタクト層
   側から、ｎ型クラッド層、活性層、ｐ型クラッド層に至
   る深さを有しｐｎ接合部を切断して発光部を取り囲むよ
   うな形状に形成された溝と、ｎ型コンタクト層の上に発
   光部を除いて設けられる絶縁膜と、絶縁膜の上および発
   光部の上に設けられ発光部においてのみｎ型コンタクト
   層と接合するｎ側電極と、前記ｎ側電極の上に設けられ
   発光部に該当する部分と非発光の周縁部分とを覆いかつ
   前記溝により分離された発光部と非発光部をつなぐ架橋
   部分とを有するメッキ層とより構成される事を特徴とす
   る半導体発光素子。
4. （４）ｐ型基板の上にｐ型クラッド層をエピタキシャル
   成長させる工程と、この上に活性層をエピタキシャル成
   長させる工程と、この上にｎ型クラッド層をエピタキシ
   ャル成長させる工程と、この上にｎ型コンタクト層をエ
   ピタキシャル成長させる工程と、この上に絶縁膜を形成
   させる工程と、絶縁膜の上に発光部となるべき部分に穴
   を穿つ工程と、絶縁膜と前記穴によって露呈したｎ型コ
   ンタクト層の一部にｎ側電極を設ける工程と、発光部に
   対応する部分と非発光部に対応する部分と、これらの間
   に切欠部を有し、切欠部の一部には発光部と非発光部を
   つなぐ架橋部分を有するメッキ層を前記絶縁膜の上に形
   成する工程と、メッキ層をマスクとして、絶縁層、ｎ型
   コンタクト層、ｎ型クラッド層、活性層、ｐ型クラッド
   層までエッチングし発光部と非発光部とをｐｎ接合部を
   含んで切り離すようにした工程と、ｐ型基板をエッチン
   グして薄くする工程と、ｐ型基板の上にｐ側電極を形成
   する工程とからなる事を特徴とする半導体発光素子の製
   造方法。