JPH0415744U - - Google Patents

Info

Publication number
JPH0415744U
JPH0415744U JP5675890U JP5675890U JPH0415744U JP H0415744 U JPH0415744 U JP H0415744U JP 5675890 U JP5675890 U JP 5675890U JP 5675890 U JP5675890 U JP 5675890U JP H0415744 U JPH0415744 U JP H0415744U
Authority
JP
Japan
Prior art keywords
address
memory
addresses
signal
latch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5675890U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP5675890U priority Critical patent/JPH0415744U/ja
Publication of JPH0415744U publication Critical patent/JPH0415744U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)

Description

【図面の簡単な説明】
第１図は本考案はマイクロプロセツサの一実施
例の構成図、第２図は本実施例におけるメモリ９
への書込み動作におけるタイミング図、第３図は
メモリ９への読出し動作におけるタイミング図、
第４図はＤＲＡＭのリフレツシユ動作におけるタ
イミング図、第５図は従来のマイクロプロセツサ
の構成図である。 １……内部アドレスバス、２……アドレスラツ
チ、３……アドレスマルチプレクサ、４……アド
レスバスバツフア、５……タイミングコントロー
ル回路、６……クロツク源、７……データバス、
８……マイクロプロセツサ、９……メモリ。

Claims (1)

    【実用新案登録請求の範囲】
  1. マイクロプロセツサにおいて、内部アドレスバ
    スからのアドレスをラツチするアドレスラツチと
    、ラツチしたアドレスをローとカラムに多重化す
    るアドレスマルチプレクサと、多重化されたアド
    レスを出力するアドレスバツフアと、クロツク源
    からのクロツクに基づいてアドレスマルチプレク
    を制御し、メモリがカラムアドレスをラツチする
    タイミングを知らせるためのコラムアドレススト
    ローブ信号と、メモリがローアドレスをラツチす
    るタイミングを知らせるためのローアドレススト
    ローブ信号とメモリへの書込みを知らせるライト
    イネーブル信号とをメモリへ出力するタイミング
    コントロール回路とを有することを特徴とする。
JP5675890U 1990-05-30 1990-05-30 Pending JPH0415744U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5675890U JPH0415744U (ja) 1990-05-30 1990-05-30

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5675890U JPH0415744U (ja) 1990-05-30 1990-05-30

Publications (1)

Publication Number Publication Date
JPH0415744U true JPH0415744U (ja) 1992-02-07

Family

ID=31580871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5675890U Pending JPH0415744U (ja) 1990-05-30 1990-05-30

Country Status (1)

Country Link
JP (1) JPH0415744U (ja)

Similar Documents

Publication Publication Date Title
KR890008691A (ko) 데이타 프로세서 디바이스
KR920004946A (ko) Vga의 입출력 포트 액세스 회로
JPH0415744U (ja)
JPS61163400U (ja)
JPS6452198U (ja)
JP2600137Y2 (ja) メモリ増設装置
JPS6324657U (ja)
JPS62110796U (ja)
JPS6338195U (ja)
JPH0214149U (ja)
JPS63175250U (ja)
JPH01287767A (ja) Ｒａｍの制御回路
JPS59162691A (ja) ダイナミツクｒａｍ
JPH0197498U (ja)
JPS63103151U (ja)
JPH03116459U (ja)
JPS5851361U (ja) マイクロコンピユ−タ制御回路
JPS61167100U (ja)
JPH0181794U (ja)
JPS6093200U (ja) ダイナミツクメモリアクセス回路
JPH0455650U (ja)
JPS6160352U (ja)
JPH0394698U (ja)
JPS6448800U (ja)
JPS58165799U (ja) 半導体記憶装置のリフレツシユ制御回路