JPS6324657U - - Google Patents
Info
- Publication number
- JPS6324657U JPS6324657U JP11433286U JP11433286U JPS6324657U JP S6324657 U JPS6324657 U JP S6324657U JP 11433286 U JP11433286 U JP 11433286U JP 11433286 U JP11433286 U JP 11433286U JP S6324657 U JPS6324657 U JP S6324657U
- Authority
- JP
- Japan
- Prior art keywords
- memory
- image data
- recording device
- data recording
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Image Input (AREA)
Description
第１図は本考案による画像データ記録装置ブロ
ツク図であり、第２図は本考案による画像データ
記録装置に利用されるアドレス生成部の回路図で
あり、第３図は本考案おけるデコーダ出力表であ
り、第４図は本考案におけるメモリブロツク配置
及びメモリアクセスの順番を示す説明図であり、
第５図は本考案によるアドレツシングの説明図で
あり、第６図は本考案による各部のタイミングチ
ヤートであり、第７図は本考案によるＭＢｉｊの
コントロール回路図である。 符号の説明、１……画像データ記録装置、２…
…アドレス生成部、３……タイミング生成部、４
……メモリコントロール部、７……メモリ部、８
……アドレスカウンタ、９……マルチプレクサ、
１０……リフレツシユカウンタ、１１……デコー
ダ。
ツク図であり、第２図は本考案による画像データ
記録装置に利用されるアドレス生成部の回路図で
あり、第３図は本考案おけるデコーダ出力表であ
り、第４図は本考案におけるメモリブロツク配置
及びメモリアクセスの順番を示す説明図であり、
第５図は本考案によるアドレツシングの説明図で
あり、第６図は本考案による各部のタイミングチ
ヤートであり、第７図は本考案によるＭＢｉｊの
コントロール回路図である。 符号の説明、１……画像データ記録装置、２…
…アドレス生成部、３……タイミング生成部、４
……メモリコントロール部、７……メモリ部、８
……アドレスカウンタ、９……マルチプレクサ、
１０……リフレツシユカウンタ、１１……デコー
ダ。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 連続する画像データの書込み及び読出しを
行う画像データ記録装置において、 Ｍ行Ｎ列のメモリセルと、任意の前記メモリセ
ルのアクセスにより同じ行に属する前記メモリセ
ル全部がリフレツシユされる構造のメモリと、前
記メモリを１個以上用い画像データの書込み及び
読出し時は、個々の前記メモリの連続アクセス回
数がＭ回以下で、且つ各アクセスがすべて異なる
行の前記メモリセルへの書込みあるいは読出しで
あるように制御を行う制御手段を有することを特
徴とする画像データ記録装置。 (2) 前記メモリがダイナミツクラム（ＤＲＡＭ
）であることを特徴とする前記実用新案登録の請
求の範囲第１項記載の画像データ記録装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11433286U JPS6324657U (ja) | 1986-07-25 | 1986-07-25 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11433286U JPS6324657U (ja) | 1986-07-25 | 1986-07-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6324657U true JPS6324657U (ja) | 1988-02-18 |
Family
ID=30996976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11433286U Pending JPS6324657U (ja) | 1986-07-25 | 1986-07-25 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6324657U (ja) |
-
1986
- 1986-07-25 JP JP11433286U patent/JPS6324657U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103258568B (zh) | 存储器设备、存储器控制器和存储器系统 | |
| ATE36425T1 (de) | Bildwiederholspeicher-architektur mit schnellem zugriff fuer eine graphische anzeigeeinrichtung. | |
| KR950006608A (ko) | 고속순차 액세스용 행어드레스 버퍼 유니트에 독자적인 캐쉬 메모리로서 역할하는 감지 증폭기를 가진 동적 랜덤 액세스 메모리 장치 | |
| JPS6473470A (en) | Image processing system and processing of pixel data thereof | |
| KR980004964A (ko) | 다중 뱅크-다중 포트 메모리 및 시스템과 그를 사용하는 방법 | |
| CA2145365A1 (en) | Method for Accessing Banks of DRAM | |
| JPS5525860A (en) | Memory system | |
| JPS6227476B2 (ja) | ||
| KR890017705A (ko) | 반도체메모리장치 | |
| JPS6324657U (ja) | ||
| JPH09115283A (ja) | 半導体記憶装置 | |
| JPH02260195A (ja) | リフレッシュコントロール回路 | |
| MY123303A (en) | A system, method, and program for detecting and assuring dram arrays. | |
| KR920009770B1 (ko) | 영상기록재생장치에서 메모리내 프레임 데이타 어드레싱 방식 | |
| JPH0792997B2 (ja) | 半導体記憶装置 | |
| KR970066883A (ko) | 최적화된 메모리 공간과 넓은 데이터 입/출력을 구비하는 메모리 및 그것을 이용하는 시스템과 방법 | |
| US5027329A (en) | Addressing for large dynamic RAM | |
| JPS61227295A (ja) | 半導体記憶装置 | |
| JP3061824B2 (ja) | 半導体メモリ | |
| JP3525123B2 (ja) | Ｓｄｒａｍ記録装置のリフレッシュ方法 | |
| JPS6452198U (ja) | ||
| JPS6222798U (ja) | ||
| JP2689498B2 (ja) | 画像メモリ装置 | |
| KR880002304Y1 (ko) | Dram의 행열 어드레스 선택회로 | |
| SU1483492A1 (ru) | Запоминающее устройство |