JPH04156140A - Ａｔｍスイッチの障害検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ ＡＴＭスインチの障害検出方式に関し。

ＡＴＭスイッチのスイッチ素子におけるＦＩＦＯに関す
る書き込み及び読み出しの障害を確実に検出することが
できるＡＴＭスイッチの障害検出方式を提供することを
目的とし。

複数の入力ハイウェイと出力ハイウェイの各３点に設け
たスイッチ素子に滞留セル数検出機構）備えるＦＩＦＯ
を設け、稼働状態のスイッチ素子に対し供給される滞留
セル数読み出し指示信号４応じて前記滞留セル数検出手
段から出力されるＨ留セル数と、呼設定時の申告帯域及
びルーティニゲ履歴より得られる当該ＦＩＦＯの滞留セ
ル数〕想値との差を検出する差検出手段を備え、差検ｄ
手段により得られた差を評価することにより障１を検出
するよう構成する。

［産業上の利用分野］ 本発明はＡＴＭスインチの障害検出方式に関づる。

近年、広帯域ｌ５ＤＮ　（Ｂ　ｌ５ＤＮと称される：　
Ｂｒｏａｄ　ｂａｎｄ　Ｉ　Ｓ　Ｄ　Ｎ　）の実現手段
として、ＡＴＭ　（Ａｓｙｎｃｈｒｏｎｏｕｓ　Ｔｒａ
ｎｓｆｅｒ　Ｍｏｄｅ）交換機が壱力視されている。

ＡＴＭ交換を実現する手段として種々の方式カ提案され
ているが、その中にＳ　ＲＭ　（Ｓｅｌｆ　Ｒｏｕｔｉ
Ｅ　　　　Ｂ　Ｍｏｄｕｌｅ）式のスイッチを使用する
ものがある。

そのＳＲＭ式のスイッチモジュールは、入カバ６　　　
イウェイから入力されたセルを出力ハイウェイに出力す
る機能を備え、具体的には複数の入カハイレ　　　ウェ
イと出力ハイウェイの各交点に設けたスイッチ素子にＦ
ＩＦＯが設けられ、セルが保持するタグ（宛先情報）と
各スイッチの位置に対応した出１　　　カハイウェイ番
号とを比較して一致すると対応すｆ　　　るスイッチ素
子のＦＩＦＯ！、：格納され、ＦＩＦＯの読み出し信号
によりセルは対応する出力ハイウェイに読み出される。

したがって、各スイッチ素子におけるＦＩＦＯへのセル
の書き込みと読み出しが正常に行われることが望まれて
いる。

［従来の技術］ 第４図は従来のＳＲＭによるＡＴＭスイッチの−　　　
構成図、第５図はスイッチ素子の構成図である。

第４図に示すＳＲＭのＡＴＭスイッチは、４×：　　　
４の例であり、４つの入力ハイウェイ（入力ＨＷ０・・
入力ＨＷ３で表示）と４つの出力ハイウェイ（出力ＨＷ
Ｏ・・出力ＨＷ３で表示）の各交点にそれぞれスイッチ
素子（ＳＷＯＯ，５ＷＯＩ。

・・・５Ｗ３３で表示）が合計１６個設けられている。

スイッチ素子は２例えば５Ｗ１２の場合。

入力ＨＷＩと出力ＨＷ２の交点に配置されることを表し
、入力ＨＷＩから出力ＨＷ２へ切り換えるスイッチ素子
である。

第５図は入力ＨＷＸと出力ＨＷＹの交点におけるスイッ
チ素子５Ｗ（Ｘ−Ｙ）の例を表し、５０はタグ比較回路
（ＴＡＧ　ＣＯＭＰで表示）、５１はセルを入力した順
に書き込み、入力した順に読み出す記憶機構であってセ
ルの書き込み、読み出し回路を含むＦ　Ｉ　Ｆ　Ｏ（Ｆ
ｉｒｓｔ　Ｉｎ　Ｆｉｒｓｔ　０ｕｔ）である。

５２は各出力ＨＷに対応するスイッチ素子の間（第４図
のｓｗｏｏ〜ＳＷ３０．５ＷＯＩ−３Ｗ３１゜Ｓ　ＷＯ
２〜５Ｗ３２，５ＷＯ３〜５Ｗ３３のそれぞれの間）を
順次転送されるトークンを受信した時にＦＩＦＯ５１内
にセルがあると読み出し制御信号を発生し、ＰＩＦＯ５
１内にセルがないと下側のスイッチ素子にトークンを転
送するトークン制御回路（Ｔｏｋｅｎ　ＣＮＴ）である
。また、５３は上側に隣接するスイッチ素子である５Ｗ
（Ｘ−１）　　・Ｙがらの出力または自スイッチ素子の
ＰＩＦＯ５１からの出力をトークン制御回路５２の制御
のもとに選択して下側に隣接するスイッチ素子ＳＷ　（
Ｘ十１）・Ｙへ出力する選択回路（ＳＥＬ）を表す。

一般に、ＡＴＭ交換においては、データは固定長のセル
（Ｄｅｌｌ）と呼ばれる単位で交換処理が行われ、セル
は交換制御等に使用されるヘッダ部と。

実際のデータを格納しているペイロード部とからなる。

Ｓ　ＲＭ　（Ｓｅｌｆ　Ｒｏｏｔｉｎｇ　Ｍｏｄｕｌｅ
）方式の場合は。

ヘッダ部の中にタグ（ＴＡＧ）と呼ばれるスイッチ制御
データが入っている。タグの内容としては、当該セルを
出力すべき出力ＨＷ番号（Ｎｏ）が使用される。第４図
の構成では、４つの出力ＨＷが使用されているので、こ
れを指定するためにタグは２ビツトとなる。なお、同じ
出力ハイウェイに接続する各スイッチ素子のタグ比較回
路には、同じ出力ＨＷの番号が供給される。

第４図及び第５図を用いてＳＲＭのＡＴＭスッチによる
入力ＨＷＸ　（Ｘは入力ハイウェイ番号）から出力）（
ＷＹ　（Ｙは出力ハイウェイ番号）へのスイッチング動
作を以下に説明する。

■入力１（Ｗ、　Ｘがらセル（このタグ内容はＹくする
）が流入してくる。

■入力ＭＷ、ＸのセルがＳＷ、Ｘ・　（Ｙ−１）を介し
て第５図のｓｗｘ　−ｙへ流入してくる。

■このセルのタグがタグ比較回路５ｏに入力する。

■このタグ比較回路５０の他方の入力には、辻力ＨＷ番
号Ｙ発生器（出力ＨＷＹＧｅｎで表示）力ら設定番号Ｙ
が供給されている。

■タグ比較回路５０における比較で一致を検圧する。

■タグ比較回路５ｏからＦ　Ｉ　ＦＯ５１に書き込み信
号が出力される。

■その信号に従って入力したセルがＦＩＦＯ５１に書き
込まれる。

以上の動作によりＰ　Ｉ　ＦＯ５１への書き込みがイ　
　　行われる。この時、　　ＳＷ、　　Ｘ　（Ｙ−１）
　ニオイＴは、その内部のタグ比較回路において５０に
は。

出力ＨＷ番号（Ｙ−１）発生器より（Ｙ−１）というデ
ータが入力しているので、上記セルが流入してきても、
そのセルのタグの内容（Ｙ）と一致せず、タグ比較回路
５０からＦＩＦＯに対して書き込み信号が出力されない
。スイッチ素子ＳＷＸ・Ｙ以外の全てのスイッチ素子に
おいて同様に動作する。

次にＦＩＦＯの読み出し動作を説明すると、１つの出力
ＨＷには複数個（第４図では４個）のスイッチ素子が接
続され、その個数分だけＦＩＦＯも存在する。複数個の
ＦＩＦＯが同時に、それぞれの内部からセルを送出する
と、セル同士が衝突しデータが失われることがある。こ
れを回避するために、トークンと呼ばれるセルデータが
、各出力ＨＷに接続されるスイッチ素子の間で送受され
ている０例えば、出力ＨＷＯの場合、ｓｗｏｏ→５ＷＩ
Ｏ→５Ｗ２０→５Ｗ３０→ｓｗｏｏ・・・と循環する。

読み出しは次のように行われる。

■スイッチ素子においては、トークンが来ていない限り
ＦＩＦＯ５１がらデータは読み出せず。

その間（トークンが来ていない間）はセレクタ５３ばト
ークン制ｍ回路５２のｆｆ１Ｉ御により前段（図の上側
）のスイッチ素子からのセルを通す。

■ＳＷＸ　−ＹにＳＷ　（Ｘ−１）−Ｙがらト−’）ン
が到着するとトークンセル回路５２はＦＩＦＯ５１内の
セルの存在を調べる。

■ｓｗｘ　−ｙ内（ＤＦ　Ｉ　ＦＯ５１ｉ、：セルが存
在しない時はｌトークンを直ぐ５Ｗ（Ｘ＋１）　・Ｙへ
送出する。

■ＳＷＸ　−Ｙ内のＦＩＦｏ５１にセルが存在する時は
、ＦＩＦＯより（ＦＩＦＯ内に何セル存在していても）
Ｉセルを通す、この時、当然セレクタ５３はＦＩＦＯ出
カを逼し、　−ｔ＝ルハｓｗ　（Ｘ＋１）・Ｙへと送出
される。

■ＰＩＦＯ５１がらの１セルの送出が終了した時点で、
トークンをＳＷ　（Ｘ＋１）Ｙへ送出する。

またセレクタはＳＷ　（Ｘ−１）Ｙよりのセルを通すよ
うになる（トークン制御回路５２により制御される）。

［発明が解決しようとする課題］ 上記したような従来のＡＴＭスイッチによれば。

タグ比較回路によるＦＩＦＯへのセル書き込み機能や、
トークンによるＦＩＦＯがらのセル読み出し機能に障害
が発生した場合には２次のような事態が起きる。

すなわち、ＦＩＦＯへ書き込むべきセルを書き込まなく
なったり、書き込まなくともよいセルを書き込む現象が
生しることになる。またトークンが来ていないのにセル
を読み出したり、トークンが来ているのにセルを読み出
さないという現状が生しる。

書き込むべきセルを書き込まない場合やトークンがきて
いるのにセルを読み出さない場合は、そのセルが廃棄さ
れることになる。また、書き込まなくともよいセルを書
き込んだり、もしくはトークンが来ていないのにセルを
読み出す場合は、スイノチ内部に輻較状態を生じさせ、
他のセルの廃棄につながる。

従来のスイッチ監視方法としては１図示されないがセル
データにパリティを付加し、パリティを含めてスイッチ
素子することにより１例えばＦＩＦＯの入出力、セレク
タの入出力の各点においてパリティチェンクを行うとい
うものであった。

ところが、上記のＦＩＦＯへのセルの書き込みや読み出
しの機構の障害の場合は、パリティに変化が生じないた
めこれらの障害を従来例の方法で検出することができな
かった。

本発明はＡＴＭスイッチのスイッチ素子におけるＦＩＦ
Ｏに関する書き込み及び読み出しの障害を確実に検出す
ることができるＡＴＭスイッチの障害検出方式を提供す
ることを目的とする。

［課題を解決するための手段Ｊ 第１図（ａ）は本発明の第１の原理構成図、第１図（ハ
）は本発明の第２の原理構成図である。

第１図（ａ）及び第１図（ｂ）において、１はＦＩＦＯ
。

１０は滞留セル数検出手段、２は差検出手段、３は差評
価手段、４はテストセル発生手段、５はセル読み出し手
段を表す。

本発明の第１の発明はＦＩＦＯに滞留セル数検出手段を
設け、スイッチ素子を通常のスイッチ動作を実行してい
る状態で滞留セル数を読み出して滞留セル数が予め計算
により予想された値との差を求めてその差を評価するこ
とにより障害か否かを判別する。また、第２の発明は対
象となるスイッチ素子に通信用のセルを通さない状態に
して。

指定した個数のテストセルをＦＩＦＯに書き込み。

セル読み出し手段により読み出しを行って滞留セル数を
検出することにより障害か否かを判別する。

［作用］ 第１図（ａ）に示す第１の原理構成では、従来と同様の
書き込み機能と読み出し機能により当該スイッチ素子に
通信セルがＰＩＦＯＬに書き込まれ。

ＰＩＦＯＬから読み出される動作中に障害検出が行われ
る。

すなわち、ＦＩＦＯＩ内の滞留セル数検出手段１０が滞
留セル数読み出し信号により駆動されるとＦＩＦＯＩ内
に書き込まれた後読み出しが行われていないセルの個数
を検出して差検出手段２の一方に入力する。差検出手段
２の他方には、滞留セル数予想値が供給される。この滞
留セル数予想値は、加入者が呼設定時に申告しである通
信帯域（伝送速度）、ルーチングの履歴等から統計的に
導かれる滞留セル数である。差検出手段２では。

２つの入力数値の差を検出して、差の出力を差評価手段
３に供給する。差評価手段３では、差の値を評価して、
障害か否かを判別する。

第１図（ｂ）の第２の原理構成は、障害検出を行う場合
には、対象となるスイッチ素子に通信用のセルが入力さ
れないようタグを制御する。また、セル読み出し手段５
に読み出し信号を供給する等によりＦＩＦＯＩ内を空に
する（滞留セル数を０にする）。この後滞留セル数読み
出し信号を供給すると、ＦＩＦＯＩの滞留セル数検出手
段１０から滞留セル数が読み出され、“０”であるか否
かを判別し、“０”でないと障害とする。

この状態にして、テストセル発生手段４にテストセル発
生信号を供給する。この時テストセルは当該スイッチ素
子に入力されるようルーチング制御され（タグ設定によ
る）るので、ＦＩＦＯＩに書き込まれる。この後滞留セ
ル数読み出し信号をＦＩＦＯＩに供給すると、滞留セル
数が出力され。

その値を確認（正常なら“ｌ”）する。

セル読み出し手段５に読み出し信号を供給するとＰＩＦ
ＯＬのセルが読み出され、それに対応じて滞留セル数が
−１されるはずであり、滞留セル数読み出し信号を供給
することによりそれを確認する。

このようにして、ＦＩＦＯＩを通常の通信セルを通過さ
せない状態で、テストセルを既知の回数書き込んで、読
み出す動作と、滞留セル数の読み出しを行うことにより
障害を検出できる。

［実施例］ 第２図は実施例１の構成図、第３図は実施例２の構成図
である。

第２図のＡ、は全体の構成、Ｂ、は滞留セル数検出回路
（第１図の滞留セル数検出手段１０に対応）の構成例で
ある。

図において、２０はＦＩＦｏ、２１は第２レジスタ（Ｒ
ＥＧＩで表示）、２２は減算回路（ＳＵＢで表示）、２
３は第２レジスタ（ＲＥＧ２で表示）、２４は比較回路
（ＣＯＭＰで表示）２５はシステム制御部である。

最初にＢ、に示す滞留セル数検出回路を説明すると、Ｆ
ＭＦＯ２０内には書き込み、読み出しの制御を行うため
に書き込みアドレスレジスタ２００、と読み出しアドレ
スレジスタ２０１が設けられ、２つのレジスタが保持す
るアドレスが減算回路２０２に入力されている。減算回
路２０２は。

システム制御部（Ａに示す）から滞留セル数読み出し信
号が入力すると駆動され、書き込みアドレス−読み出し
アドレスの減算を行って、結果を滞留セル数として出力
する。

このような滞留セル数検出回路を備えたＰＩＦ０２０を
備えたＡ、の構成による障害検出の動作を説明する。

■システム制御部２５は、呼設定時に加入者から申告し
た帯域や、ルーチングの履歴（当該スイッチを通る呼数
等）を基に夏山した滞留セル予想値を第２レジスタ２１
に、差分許容数（詳細は後述）を第２レジスタ２３にセ
ットする。滞留セル予想値は、新たな呼を受は付ける毎
に負荷に変動があると設定し直す。

■システム制御部２５は、定期的にＰＩＦＯ２０に対し
滞留セル数読み出し信号を送出する。

■この滞留セル数読み出し信号によりＦＩＦＯから滞留
セル数が読み出されて減算回路２２に入力する。

■第２レジスタ２１に保持されている滞留セル予想値も
減算回路に入力されており１両入力の差分の絶対値が減
算回路２２から出力されて比較回路２４に入力する。

■比較回路２４は、咳差分の絶対値と第２レジスタ２３
に保持されている差分許容数とを比較し。

その結果（差分の絶対値が差分許容数を超過しているか
否か）をシステム制御部２６へ送出する。

■システム制御部２５は、差分の絶対値が差分許容数を
超過していた時はｉｔ害とみなしシステムの再構成等の
処理を実行する。

上記の差分許容数は１次のような理由で設けられている
。すなわち、ＡＴＭ交換機ではバーストデータを交換す
る場合もあり、当然各スイッチ素子の負荷も時々刻々変
化する。滞留セル予想値は平均値という意味付けであり
、単に滞留セル予想値と滞留セル数を比較すると、負荷
の状態により障害ではないのに障害とみなす恐れがある
。

そのため、負荷変動分も加味し、滞留セル予想値と滞留
セル数との差分をここまで許容するという、値を設ける
必要があり、その値が差分許容数である。

この第２図の例の他に２例えばシステム制御部２５から
の滞留セル数読み出し信号によりＰＩＦ０２０から読み
出された滞留セル数を直接システム制御部へ送出し、シ
ステム制御部内で以降の処理を行う等の各種の変形した
構成により実施することができる。

次に第３図において、ＦＩＦＯ２０は上記第２１のＦＩ
ＦＯと同様にシステム制御部からの滞留セル数読み出し
信号により、内部の滞留セル数を出力する回路を備えて
いる。第３図の２６はテスト用のセルを発生するテスト
セル発生回路であり。

システム制御部２５からのテストセル発生信号に従い、
テストセルを発生する。この回路はシステムに１偏設け
られ、各スイッチに対して共用できる。２７は従来例で
も存在したトークン制御回路。

２日は該トークン制御回路２７内に設けられるセル読み
出し制御回路であり、第１図のセル読み出し手段５に対
応する。

セル読み出し制御回路２８はシステム制御部２５からの
セル読み出し制御信号が入力される。この制御信号はセ
ル読み出し禁止信号ＩＮＨと疑似トークンＶＴとで構成
する。セル読み出し禁止信号がセル読み出しを禁止する
極性を示す時は、トークン制御回路２７は本物のトーク
ンは素通りさせ、トークンによるＦＩＦＯからのセル読
み出しを無効化する（読み出したセルを他に伝送させぬ
い）。この間のセル読み出しは疑似トークンの３配下に
入る。

以下に第３図による試験動作を説明する。

■システムセル部２５は１通常のセルが試験Ｃ対象とな
るこのスイッチ素子を通過しないようにルーチング制御
を行う。

■この状態でしばら（放置すると、このスイッチ素子は
滞留セルがなくなる。積極的にセルをなくしたい場合は
、セル読み出し禁止信号ＩＮＨを禁止側（“１″）とし
、疑似トークンＶＴを多数送出することにより、滞留セ
ルを全て吐き出させる。

■このＦＩＦＯ２０に送出するセル読み出し信号を禁止
側（“１″）とする。

■ＦＭＦＯ２０にシステム制御部２５から滞留セル読み
出し信号を送出し、それに応じてＦＩＦ０２０から出力
された滞留セル数が′０”であることを確認する。

■テストセル発生回路２６にテストセルを１個送出する
ようテストセル発生信号を送出する。

■テストセルがこのスイッチ素子に導かれるようルーチ
ング制御する。以下、■、■を合わせて「テストセル１
個を発生する」と表現する。

■滞留セル数が“１”であることを確認する。

■テストセル１個を発生する。

■滞留セル数が“２″であることを確認する。

［相］以下、同様に、このＦＩＦＯ２０がその内部にｎ
個のセルを滞留するだけの容量を持つ場合。

合計１回テストセルを発生させ、最終的には滞留セル数
が”ｎ”であることを確認する。

■このＦ　Ｉ　ＦＯ２０に対応するトークン制御回路２
７に疑似トークンＶＴを１個送出する。

■滞留セル数が“ｎ−１”であることを確認する。

■このＦＩＦＯ２０に対応するトークン制御回路２７に
疑似トークンＶＴを１個送出する。

［相］滞留セル数が“ｎ−２”であることを確認する。

■以下、同様に、疑似トークンＶＴを１個送出しては、
滞留セル数１個ずつ減少していくのを確認し、最終的に
は滞留セル数が“Ｏｎになることを確認する。

［発明の効果］ 本発明によれば従来のパリティチエツク方式により検出
することができない、スイッチ素子内のＦＩＦＯに関す
る書き込み、１！み出し障害を検出することができる。

また、第１の発明によれば。

通常のスイッチ動作中のＦＩＦＯの障害を検出すること
ができ、第２の発明によれば特定のスイッチ素子につい
て詳細な試験を行うことにより確実に障害を検出するこ
とができる。

【図面の簡単な説明】

第１図（ａ）は本発明の第１の原理構成図、第１図中）
は本発明の第２の原理構成図、第２図は実施例１の構成
図、第３図は実施例２の構成図、第４図は従来のＳＲＭ
によるＡＴＭスイッチの構成図。 第５図はスイッチ素子の構成図である。 第１図中。 １：ＦＩＦＯ ＩＯ＝滞留セル読み出し手段 ２：差検出手段 ３：差評価手段 ４：テストセル発生手段 ５：セル読み出し手段

Claims (2)

【特許請求の範囲】
1. （１）ＡＴＭスイッチの障害検出方式において、複数の
   入力ハイウェイと出力ハイウェイの各交点に設けたスイ
   ッチ素子に滞留セル数検出機構を備えるＦＩＦＯを設け
   、 稼働状態のスイッチ素子に対し供給される滞留セル数読
   み出し指示信号に応じて前記滞留セル数検出手段から出
   力される滞留セル数と、呼設定時の申告帯域及びルーテ
   ィング履歴より得られる当該ＦＩＦＯの滞留セル数予想
   値との差を検出する差検出手段を備え、 前記差検出手段により得られた差を評価することにより
   障害を検出することを特徴とするＡＴＭスイッチの障害
   検出方式。
2. （２）ＡＴＭスイッチの障害検出方式において、複数の
   入力ハイウェイと出力ハイウェイの各交点に配置された
   スイッチ素子に滞留セル数検出手段を備えるＦＩＦＯを
   設け、 通信用セルが入力されないスイッチ素子に対し発生指示
   に応じてテストセルを供給するテストセル発生手段と、 ＦＩＦＯ内のセルをセル読み出し制御信号により読み出
   すセル読み出し手段と設け、 前記発生指示により発生するテストセルの数と、前記読
   み出し制御信号により出力されるセル数及び滞留セル数
   読み出し指示信号により得られた滞留セル数を評価して
   障害を検出することを特徴とするＡＴＭスイッチの障害
   検出方式。