JPH04153978A - Semiconductor storage device - Google Patents

Semiconductor storage device

Info

Publication number
JPH04153978A
JPH04153978A JP2277204A JP27720490A JPH04153978A JP H04153978 A JPH04153978 A JP H04153978A JP 2277204 A JP2277204 A JP 2277204A JP 27720490 A JP27720490 A JP 27720490A JP H04153978 A JPH04153978 A JP H04153978A
Authority
JP
Japan
Prior art keywords
data
register
serial
output
serial input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2277204A
Other languages
Japanese (ja)
Inventor
Tetsuyuki Fukushima
哲之 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2277204A priority Critical patent/JPH04153978A/en
Publication of JPH04153978A publication Critical patent/JPH04153978A/en
Pending legal-status Critical Current

Links

Landscapes

  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

PURPOSE:To update one part of background data to foreground data by performing logic calculation between serial input data and the output data from a register for serial output and inputting the output data to a register for serial input. CONSTITUTION:A selection word line 2 for access of a RAM part 1 is activated, and one line of data is batch-transferred to a register 4 for serial output from a RAM part 1, and a ROP code corresponding to the kind of required logic calculation is written in a register 9 for ROP code. The logic calculation of data serially inputted from a serial input terminal 5 and the output data from the register 4 for serial output is performed according to the ROP code to be outputted from the register 9 for ROP code, and the calculation result is written in a serial input register 3. After that, a selection word line 2 to be transferred by the RAM part 1 is activated, and the batch transfer of one line of data is performed from the register 3 for serial input to the RAM part 1. Thus, one part of the background data is updated to the foreground data.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体記憶装置に関し、特にシリアル入出力
用レジスタを備えた半導体記憶装置に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a semiconductor memory device, and more particularly to a semiconductor memory device equipped with a serial input/output register.

従来の技術 以下に従来の半導体記憶装置(以下メモリと呼ぶ)につ
いて図面を用いて説明する。
2. Description of the Related Art A conventional semiconductor memory device (hereinafter referred to as a memory) will be described below with reference to the drawings.

第2図は従来のメモリの内部構成を示すブロック図であ
る。第2図におりて、lはメモリのランダムアクセスメ
モリ(RAM ’)部、2は論理1とシリアル入出力用
レジスタとの間で1行分のデータ転送を行なう際に選択
する選択ワード線である。
FIG. 2 is a block diagram showing the internal configuration of a conventional memory. In Figure 2, l is the random access memory (RAM') section of the memory, and 2 is the selection word line selected when transferring one row of data between logic 1 and the serial input/output register. be.

3はシリアル入力用レジスタ、4はシリアル出力用レジ
スタを示す。
3 is a serial input register, and 4 is a serial output register.

次に、このメモリにおけるデータのアクセスについて説
明する。RAIIII部1へのランダムアクセスはラン
ダム入出力端子からデータを入出力する。
Next, data access in this memory will be explained. Random access to the RAIII unit 1 involves inputting and outputting data from random input/output terminals.

シリアル入力アクセスは、シリアル入力端子5からシリ
アルに入力したデータをシリアル入力用レジスタ3に蓄
え、その後にRAM部lの転送すべき選択ワード@2を
活性化し、1行分のデータをシリアル入力用レジスタ3
からRAM部1へ一括転送する。シリアル出力アクセス
を行う場合位、まず論理1の出力すべき行の選択ワード
@2を活性化し、1行分のデータを論理1からシリアル
出力用レジスタ4に一括転送し、その後にシリアル出力
端子6からデータをシリアルにaカする。
For serial input access, data serially input from the serial input terminal 5 is stored in the serial input register 3, and then the selected word @2 to be transferred in the RAM section 1 is activated, and one row of data is stored for serial input. register 3
The data is transferred all at once to the RAM section 1. When performing serial output access, first activate the selection word @2 of the row to be output with logic 1, transfer one row of data from logic 1 to the serial output register 4, and then transfer the data to the serial output terminal 6. Serially output data from a.

発明が解決しようとする課題 このような従来のメモリでは、シリアル入力アクセスを
行なった場合、RAM部1に書かれている1行分のデー
タ(以後、背景データと呼ぶ)は全てシリアル入力デー
タ(以後、前景データと呼ぶ)に更新されてしまうため
、行の一部だけを更新したり、背景データと前景データ
の論理演算加工結果を論部1に書き込むことができない
Problems to be Solved by the Invention In such a conventional memory, when serial input access is performed, one line of data (hereinafter referred to as background data) written in the RAM section 1 is all serial input data ( (hereinafter referred to as foreground data), it is not possible to update only part of a row or to write the results of logical operations on background data and foreground data to the logic section 1.

本発明は上記問題を解決するもので、背景データの行の
一部を前景データで変更したり、演算加工して論部に書
き込むことができる半導体記憶装置を提供することを目
的とするものである。
The present invention is intended to solve the above-mentioned problem, and aims to provide a semiconductor memory device in which a part of a row of background data can be changed with foreground data, and can be processed and written into the discussion section. be.

課題を解決するための手段 本発明の半導体記憶装置は、外部から入力するシリアル
入力データとシリアル出力用レジスタからの出力データ
との論理演算を行う論理演算回路を設け、前記論理演算
回路からの出力データをシリアル入力用レジスタに入力
するように構成したものである。
Means for Solving the Problems A semiconductor memory device of the present invention is provided with a logic operation circuit that performs a logic operation on serial input data input from the outside and output data from a serial output register, and outputs from the logic operation circuit. It is configured so that data is input to a serial input register.

作用 上記構成によシ、論理演算の種類を決定する制御データ
を列データ毎に用意することにより、背景データの一部
を前景データに更新したり、背景データと#量データの
#I埋演算加工結果′f!:只店訃に書き込むことがで
きる、 実施例 以下本発明の一実施例を図面を用いて説明する。
Effects According to the above configuration, by preparing control data for each column data to determine the type of logical operation, it is possible to update part of the background data to foreground data, or perform #I calculation between background data and #quantity data. Processing result'f! Example: An example of the present invention will be described below with reference to the drawings.

第1図は本発明の一実施例の半導体記憶装置のメモリの
内部構成を示すブロック図である。第1棟において1.
lはメモリのランダムアクセスメモ!j (RAM) 
81S、 2はRAM部とシリアル入出力用レジスタと
の闇で1行分のデータ転送を行なう際に選択する選択ワ
ード線、3はシリアル入力用レジスタ、4はシリアル6
カ用レジスタであシ、従来例の第2図と同じである。8
はシリアル入力増子に接続された論理演算回路であ夛、
外部から入力するシリアル入力データとシリアル出力用
レジスタ4からの出力データとの論理演算を行い、七の
データをシリアル入力用レジスタに入力する。9は論理
演算回路80論理演算の種類を決定する制御データ(以
後、ROPコードと呼ぶ)を列データ毎に用意するため
のROPコード用レジスタであシ。
FIG. 1 is a block diagram showing the internal structure of a memory of a semiconductor memory device according to an embodiment of the present invention. In the first building 1.
l is memory random access memo! j (RAM)
81S, 2 is the selected word line selected when transferring one line of data between the RAM section and the serial input/output register, 3 is the serial input register, 4 is the serial 6
It is the same as the conventional example shown in FIG. 2. 8
is a logic operation circuit connected to the serial input adder,
A logical operation is performed between the serial input data inputted from the outside and the output data from the serial output register 4, and the data of 7 is inputted to the serial input register. Reference numeral 9 denotes a logic operation circuit 80, which is a ROP code register for preparing control data (hereinafter referred to as ROP code) for determining the type of logic operation for each column data.

列データ毎の論理演算の種類は該当する列のROPコー
ドに従って選択される。
The type of logical operation for each column data is selected according to the ROP code of the corresponding column.

このメモリにおけるデータのアクセスについて説明スる
。RAM ii!1へのランダムアクセスはランダム入
出力端子からデータを入出力する。従来例と同様な論理
演算を用いないシリアル入力アクセスは、シリアル入力
端子5からシリアルに入力したデータfstリアル入力
用レジスタ3に蓄え、その後にRAM部lの転送すべき
選択ワード線2を活性化し、1行分のデータをシリアル
入力用レジスタ3から論部lへ一括転送する。シリアル
出力アクセスを行う場合はRAM部lの出力すべき行の
選択ワード線2を活性化し、1行分のデータを論理1か
らシリアル出力用レジスタに一括転送し、その後にシリ
アル出力端子6からデータをシリアルに出力する。
Data access in this memory will be explained. RAMii! Random access to 1 inputs and outputs data from the random input/output terminal. For serial input access that does not use logic operations similar to the conventional example, data serially input from the serial input terminal 5 is stored in the real input register 3, and then the selected word line 2 to be transferred in the RAM section 1 is activated. , one row of data is transferred in batch from the serial input register 3 to the logic section l. When performing serial output access, activate the selected word line 2 of the row to be output in the RAM section 1, transfer one row of data from logic 1 to the serial output register at once, and then transfer the data from the serial output terminal 6. output serially.

次に、論理演算を用いたシリアル入力アクセスを説明す
る。まず、RAM部1のアクセス対象行の選択ワード@
2を活性化し、1行分のデータtWコード用レジスタ9
に書き込んでおく。
Next, serial input access using logical operations will be explained. First, the selected word of the row to be accessed in RAM section 1 @
2 and register 9 for data tW code for one line.
Write it in.

このROPコード用レジスタ9へROPコードを書き込
む方法として、シリアル入力端子52)−らROPコー
ゼデータをシリアルに取り込む方法と、予めRAM部1
に書き込んでおいf二1行分のROPコードデータをデ
ータ転送によって一括してROPコードレジスタ9に取
り込む方法がある。
As a method of writing the ROP code to the ROP code register 9, there are two methods: serially taking in the ROP code data from the serial input terminal 52), and
There is a method in which the ROP code data for 21 lines is written in the ROP code register 9 and then fetched into the ROP code register 9 at once by data transfer.

そして、シリアル入力端子5からシリアルに入力したデ
ータとシリアル出力用レジスタ4からの出力データと’
i、ROPコード用レジスタ9から出力されるROPコ
ードに従って論理演算を行い、その演算結果をシリアル
入力レジスタ3に書き込む、七の後にRAM部lの転送
すべき選択ワード線2を活性化し、1行分のデータをシ
リアル入力用レジスタ3から論理lへ一括転送する。
Then, the data serially input from the serial input terminal 5 and the output data from the serial output register 4 and '
i. Perform a logical operation according to the ROP code output from the ROP code register 9, and write the result of the operation to the serial input register 3. After 7, activate the selected word line 2 to be transferred in the RAM section l, and write the 1st row. The data for the serial input register 3 is transferred all at once to the logic l.

論理演算の例を第3図に示す、第3図における論理演算
は、レジスタ全体に同じ論理演算を行なぐ)てi(”’
hる(全ての列に対して同一のROPコードをか1」嘲
、−・ている)P 第3図において、REG I 5TERはシリアル入力
用レジスタ、5ourceは外部入力シリアルデータ、
1止S;、1nationはシリアル出力用レジスタの
データ苓−示し、SおよびDはそれぞれ5ourceお
よびDes&1naLionの略である。また、Xo(
(エクスクル−シブオア)、Xnor(エクスク/u−
5’ブノア)などの論理演算種類とその演算結果の図形
をそれぞれ示している。
An example of a logical operation is shown in Figure 3.The logical operation in Figure 3 performs the same logical operation on the entire register) and i("'
In Figure 3, REG I 5TER is the serial input register, 5source is the external input serial data,
1, 1, and 1 nation indicate the data of the serial output register, and S and D stand for 5source and Des&1naLion, respectively. Also, Xo(
(exclusive or), Xnor (exclusive or
The types of logical operations such as 5' Benoit) and the figures of the operation results are shown.

・発明の効果 以上のように5本発明によれば、外部から入力するシリ
アル入力データとシリアル出力用レジスタからの出力デ
ータとの論理演算を行う論理演算回路を設け、前記論理
演算回路からの出力データ力 をシリアル入力用レジスタに入iるように構成すること
により、背景データの一部を前景データに更新したシ、
背景データと前景データの論堆演算加工結果をRAM部
に書き込むことができる。
- Effects of the Invention As described above, according to the present invention, a logic operation circuit is provided that performs a logic operation on serial input data input from the outside and output data from a serial output register, and the output from the logic operation circuit is By configuring the data input to enter the serial input register, a screen that updates part of the background data to foreground data,
The logical computation processing results of background data and foreground data can be written into the RAM section.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の半導体記憶装置の内部構成
を示すブロック図、第2図は従来の半導体記憶装置の内
部構成を示すブロック図、第3図は論理演算の例を示す
図である。 1・・・メモリのランダムアクセスメモリ部、2・・・
選択ワード線、3・・・シリアル入力用レジスタ、4・
・・シリアル出力用レジスタ、8・・・論理演算回路、
9・・・ROPコー、ド用レジスタ。 代地大     森   本   義   弘第 図 第 図 第3図 REQtsTE* (シり了rQ力吊しシス72 cwrct (シ9フルλ1テゝり ρestム屯直ン2−罐 (シリアル血lテ′−7) ―彫負育4負  ラ灸耳轄象 (mats)シ―D
FIG. 1 is a block diagram showing the internal configuration of a semiconductor storage device according to an embodiment of the present invention, FIG. 2 is a block diagram showing the internal configuration of a conventional semiconductor storage device, and FIG. 3 is a diagram showing an example of logical operations. It is. 1... Random access memory section of memory, 2...
Selected word line, 3...Serial input register, 4.
...Serial output register, 8...Logic operation circuit,
9...Register for ROP code and code. Yoshihiro Morimoto Diagram Figure 3 REQtsTE* 7) - carving 4 negative la moxibustion ear control elephant (mats) C-D

Claims (1)

【特許請求の範囲】[Claims] 1)シリアル入力用レジスタとシリアル出力用レジスタ
が付加されたランダムアクセスメモリにおいて、外部か
ら入力するシリアル入力データと前記シリアル出力用レ
ジスタからの出力データとの論理演算を行う論理演算回
路を備え、前記論理演算回路からの出力データをシリア
ル入力用レジスタに入力するように構成した半導体記憶
装置。
1) A random access memory to which a serial input register and a serial output register are added, comprising a logical operation circuit that performs a logical operation on serial input data input from the outside and output data from the serial output register, and A semiconductor memory device configured so that output data from a logical operation circuit is input to a serial input register.
JP2277204A 1990-10-15 1990-10-15 Semiconductor storage device Pending JPH04153978A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2277204A JPH04153978A (en) 1990-10-15 1990-10-15 Semiconductor storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2277204A JPH04153978A (en) 1990-10-15 1990-10-15 Semiconductor storage device

Publications (1)

Publication Number Publication Date
JPH04153978A true JPH04153978A (en) 1992-05-27

Family

ID=17580260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2277204A Pending JPH04153978A (en) 1990-10-15 1990-10-15 Semiconductor storage device

Country Status (1)

Country Link
JP (1) JPH04153978A (en)

Similar Documents

Publication Publication Date Title
US4835684A (en) Microcomputer capable of transferring data from one location to another within a memory without an intermediary data bus
JPH0472255B2 (en)
US5388230A (en) Parallel processor having multi-processing units either connected or bypassed in either series or parallel by the use of bus switching
JPH04153978A (en) Semiconductor storage device
JPH0865150A (en) Programmable logic array allowing reprogramming
JP2514473B2 (en) Parallel processor
JP3323526B2 (en) Digital signal processor
JPH0514359B2 (en)
JP2710561B2 (en) Placement and wiring method of LSI having function macro by CAD tool
JP2969825B2 (en) Dual port memory
JP2512994B2 (en) Vector register
JPH0535472A (en) Microcomputer
JP3039043B2 (en) Parallel processor
JPH0721760B2 (en) Digital arithmetic circuit
JP3116361B2 (en) Color pallet equipment
JPH01109474A (en) Digital signal processing circuit
JPH01171191A (en) Storage element with arithmetic function
JPH11120760A (en) Semiconductor memory
JPH09128233A (en) Central processing unit
JPH06301641A (en) Electronic computer
JPH06349275A (en) Semiconductor memory
JPH0545978B2 (en)
JPH04111149A (en) Circuit system for dma device
JPS6329295B2 (en)
JPS6160516B2 (en)