JPH04143772A - 画像形成装置 - Google Patents
画像形成装置Info
- Publication number
- JPH04143772A JPH04143772A JP2266314A JP26631490A JPH04143772A JP H04143772 A JPH04143772 A JP H04143772A JP 2266314 A JP2266314 A JP 2266314A JP 26631490 A JP26631490 A JP 26631490A JP H04143772 A JPH04143772 A JP H04143772A
- Authority
- JP
- Japan
- Prior art keywords
- power source
- power supply
- power
- output
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015572 biosynthetic process Effects 0.000 title 1
- 238000001514 detection method Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 230000005856 abnormality Effects 0.000 abstract description 10
- 239000000779 smoke Substances 0.000 abstract description 5
- 239000003990 capacitor Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 7
- 230000002159 abnormal effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004886 process control Methods 0.000 description 3
- 238000004804 winding Methods 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、画像形成装置に関するものである。
〔従来の技術]
従来、複写機/プリンターの電気ユニット構成に於いて
は、例えば電子写真のプロセス制御と電子写真プロセス
を実現する為のシーケンスコントローラと呼ばれるDC
コントローラと、その周辺に電源ユニット/高圧電源ユ
ニット/原H4露光用ランプ制御ユニット等各種の機能
ユニットて構成されているのか一般的てあった。
は、例えば電子写真のプロセス制御と電子写真プロセス
を実現する為のシーケンスコントローラと呼ばれるDC
コントローラと、その周辺に電源ユニット/高圧電源ユ
ニット/原H4露光用ランプ制御ユニット等各種の機能
ユニットて構成されているのか一般的てあった。
以上のように従来例においては、電源ユニットや高圧電
源なと単体構成であるために、あるユニットに出力の異
常があってもDCコントローラては、検知てきすにシー
ケンスか実行される場合かあり、ミスコピーとなる問題
点かあった。また、検知可能な構成にすると、それぞれ
の単体ユニットの状態を検知するためのコントローラか
必要となり、特に小型の複写機ては、スペースやコスト
がかかるために実現か困難になるという問題点かあった
。
源なと単体構成であるために、あるユニットに出力の異
常があってもDCコントローラては、検知てきすにシー
ケンスか実行される場合かあり、ミスコピーとなる問題
点かあった。また、検知可能な構成にすると、それぞれ
の単体ユニットの状態を検知するためのコントローラか
必要となり、特に小型の複写機ては、スペースやコスト
がかかるために実現か困難になるという問題点かあった
。
又、電源回路は通常出力/停止はスイッチでのオン/オ
フのみて行われ、出力異常か起きた場合ミスコピーたけ
てなく、他の回路に影響を与え発煙や発火といった事故
につながりやすいという問題点かあった。
フのみて行われ、出力異常か起きた場合ミスコピーたけ
てなく、他の回路に影響を与え発煙や発火といった事故
につながりやすいという問題点かあった。
°この発明は上記のような従来例の問題点を解消するた
めになされたものて、シーケンス、プロセスおよび電源
のそれぞれの制御を行うコントローラて異常を検知し、
ミスコピーを予め防止し、発火1発煙事故を防止してシ
ステムの安全性の向上につなげる画像形成装置を得るこ
とを目的とする。
めになされたものて、シーケンス、プロセスおよび電源
のそれぞれの制御を行うコントローラて異常を検知し、
ミスコピーを予め防止し、発火1発煙事故を防止してシ
ステムの安全性の向上につなげる画像形成装置を得るこ
とを目的とする。
このため、この発明においては、シーケンス。
プロセスおよび電源のそれぞれの制御を同一制御チップ
上で行う画像形成装置てあって、前記制御チップのA/
D変換手段にて、ハード構成の基準電圧発生とシステム
の電源出力量を検出する検出手段と、その検出した値を
所定値と比較して、電源制御を行う電源制御手段と、前
記電源制御と同時にシステムの電源出力量を保持する電
源出力量保持手段と、所定時間間隔に前記電源出力量と
前記電源出力量保持手段に保持されている所定範囲の値
とを比較して、この範囲値を超過した場合は、電源出力
を停止する出力停止手段と、を具備して成る画像形成装
置により、前記目的を達成しようとするものである。
上で行う画像形成装置てあって、前記制御チップのA/
D変換手段にて、ハード構成の基準電圧発生とシステム
の電源出力量を検出する検出手段と、その検出した値を
所定値と比較して、電源制御を行う電源制御手段と、前
記電源制御と同時にシステムの電源出力量を保持する電
源出力量保持手段と、所定時間間隔に前記電源出力量と
前記電源出力量保持手段に保持されている所定範囲の値
とを比較して、この範囲値を超過した場合は、電源出力
を停止する出力停止手段と、を具備して成る画像形成装
置により、前記目的を達成しようとするものである。
この発明における画像形成装置は、制御チップのA/D
変換手段にて検出手段て、ハード構成の基準電圧発生と
システムの電源出力量を検出し、前記検出した値と所定
値を比較し、電源制御手段て電源制御を行い、それと同
時に電源出力量保持手段でシステムの電源出力量を保持
する。
変換手段にて検出手段て、ハード構成の基準電圧発生と
システムの電源出力量を検出し、前記検出した値と所定
値を比較し、電源制御手段て電源制御を行い、それと同
時に電源出力量保持手段でシステムの電源出力量を保持
する。
また、所定時間間隔に電源出力量と電源出力量保持手段
に保持されている所定範囲の値とを比較し、この範囲値
を超過した場合は、出力停止手段て電源出力を停止する
。
に保持されている所定範囲の値とを比較し、この範囲値
を超過した場合は、出力停止手段て電源出力を停止する
。
以下、この発明の4実施例を図面に基づいて説明する。
以下の各実施例は複写機やプリンタ等の画像形成装置の
電源制御を例示している。
電源制御を例示している。
先ず、この発明の第1実施例について第1図を用いて説
明する。第1図は、この発明の第1実施例である画像形
成装置の電源制御回路図である。
明する。第1図は、この発明の第1実施例である画像形
成装置の電源制御回路図である。
第1図において、1はシーケンス制御、プロセス制御お
よび各種の電源制御を行うマイクロプロセッサ、2は電
源制御トライハーブロッつてあり、マイクロプロセッサ
1のパルス出力端子MOUTの出力を受けて、抵抗R1
〜R9、及びコンデンサCI、C2,C4,C13、タ
イオートD1〜D3.DIO、トランジスタQ2゜Q4
.Q5、パワーモスFET Q3、パルストランスT
2のそれぞれから構成されている。3は商用波AC入力
部てあり、その内部は入力フィルタ部と整流部D4とて
構成されている。4は各種電源を発生させているメイン
トランスT1であり、メイントランスT1の一次側には
、一端はAC入力部3を介して一次側電源か接続され、
ざらに他端は電源制御トライバ2を介してパワーMO3
FETて接続され、二次側にはこれに応じた出力か現わ
れタイオートD7とコンデンサC10,ダイオードD8
とコンデンサC11,ダイオードD6とコンデンサC9
,コンデンサ05〜C8とタイオートD5と三端子レギ
ュレー。
よび各種の電源制御を行うマイクロプロセッサ、2は電
源制御トライハーブロッつてあり、マイクロプロセッサ
1のパルス出力端子MOUTの出力を受けて、抵抗R1
〜R9、及びコンデンサCI、C2,C4,C13、タ
イオートD1〜D3.DIO、トランジスタQ2゜Q4
.Q5、パワーモスFET Q3、パルストランスT
2のそれぞれから構成されている。3は商用波AC入力
部てあり、その内部は入力フィルタ部と整流部D4とて
構成されている。4は各種電源を発生させているメイン
トランスT1であり、メイントランスT1の一次側には
、一端はAC入力部3を介して一次側電源か接続され、
ざらに他端は電源制御トライバ2を介してパワーMO3
FETて接続され、二次側にはこれに応じた出力か現わ
れタイオートD7とコンデンサC10,ダイオードD8
とコンデンサC11,ダイオードD6とコンデンサC9
,コンデンサ05〜C8とタイオートD5と三端子レギ
ュレー。
りQ6.コンデンサC12とダイオードD9なとてそれ
ぞれ整流回路を構成している。この整流後の各種電源は
、プロセス制御に必要な帯電、現像、転写の各種高圧と
して各部に給電され、また各種の電気回路に給電する低
圧電源に対応して各部に給電されている。
ぞれ整流回路を構成している。この整流後の各種電源は
、プロセス制御に必要な帯電、現像、転写の各種高圧と
して各部に給電され、また各種の電気回路に給電する低
圧電源に対応して各部に給電されている。
本電源の主制御としてはタイオードC゛11とダイオー
ドD8とて構成される整流復電圧Vsを電源検出部5を
介してマイクロプロセッサ1のアナログ入力端子ADC
Oに接続されている。電圧検出部5は、抵抗RIO〜R
15とコンデンサCI2.CI3、タイオートD8とで
構成されておりマイクロプロセッサ1に入力可能なレベ
ルに変換して更にフィルターされている。6は本回路を
起動させるための補助電源ブロックである。ここては、
マイクロプロセッサ1.電源制御ドライバー2.電圧検
出部5なとの回路に起動用及び基準電源としてVccl
として接続される。
ドD8とて構成される整流復電圧Vsを電源検出部5を
介してマイクロプロセッサ1のアナログ入力端子ADC
Oに接続されている。電圧検出部5は、抵抗RIO〜R
15とコンデンサCI2.CI3、タイオートD8とで
構成されておりマイクロプロセッサ1に入力可能なレベ
ルに変換して更にフィルターされている。6は本回路を
起動させるための補助電源ブロックである。ここては、
マイクロプロセッサ1.電源制御ドライバー2.電圧検
出部5なとの回路に起動用及び基準電源としてVccl
として接続される。
次に第1実施例の動作を第1図を用いて説明する。
この実施例の電源は、マイクロプロセッサ(以後CPU
という)1て制御か行われる。まず、この実施例の動作
は前記構成における検知手段(CPLll)でハード構
成の基準電圧発生とシステムの電源出力量を検知して、
前記検知値と所定値を比較し、電源制御手段(CPUI
)で前記比較値による電源の制御と、電源出力量保持手
段(CPUI)て前記電源制御と同時にシステムの電源
出力量を保持することを例示して説明する。
という)1て制御か行われる。まず、この実施例の動作
は前記構成における検知手段(CPLll)でハード構
成の基準電圧発生とシステムの電源出力量を検知して、
前記検知値と所定値を比較し、電源制御手段(CPUI
)で前記比較値による電源の制御と、電源出力量保持手
段(CPUI)て前記電源制御と同時にシステムの電源
出力量を保持することを例示して説明する。
CPU 1ては、前述のように第1図に示されるトラン
ス丁1の整流接電圧Vsを電圧検出部5を介してマイク
ロプロセッサ1のアナロク入力端子ADCOに接続され
ループ制御されている。
ス丁1の整流接電圧Vsを電圧検出部5を介してマイク
ロプロセッサ1のアナロク入力端子ADCOに接続され
ループ制御されている。
第1図において、電源か投入されると、CPU1はまず
補助電源ブロック6より電源供給を受け、CPUとして
の動作か開始される。CP[Jlは動作を開始すると初
期条件設定後、電源立上げシーケンスを実行して電源制
御を行う。電源立上げはCPUIて行わわ、パルス出力
端子MOUTよりのパルスを抵抗R1,コンデンサCI
、l・ランシスタQ2て構成される絶縁トランスT2の
ドライバーを介して電源−次側に伝達されここて抵抗R
3〜R9,コンテンサC4とC13,トランジスタQ4
とQ5.タイオートD3とDlo、パワーMO5FET
Q3のそわそわてトランスT1を駆動している。
補助電源ブロック6より電源供給を受け、CPUとして
の動作か開始される。CP[Jlは動作を開始すると初
期条件設定後、電源立上げシーケンスを実行して電源制
御を行う。電源立上げはCPUIて行わわ、パルス出力
端子MOUTよりのパルスを抵抗R1,コンデンサCI
、l・ランシスタQ2て構成される絶縁トランスT2の
ドライバーを介して電源−次側に伝達されここて抵抗R
3〜R9,コンテンサC4とC13,トランジスタQ4
とQ5.タイオートD3とDlo、パワーMO5FET
Q3のそわそわてトランスT1を駆動している。
又、起動時の電源供給には二次側てはvcclて示され
る電源を補助電源ブロック6より受は電源立上がり後に
、Vcclて示されるトランスT1の整流接電圧を利用
して一次側でAC入力部3て整流された電圧を電源制御
ドライバー2内の抵抗R3〜R5て分圧して供給し、電
源立上かり後はトランスTl 4の巻線電圧をタイオ
ートDIOとコンデンサC13とて整流して使用する。
る電源を補助電源ブロック6より受は電源立上がり後に
、Vcclて示されるトランスT1の整流接電圧を利用
して一次側でAC入力部3て整流された電圧を電源制御
ドライバー2内の抵抗R3〜R5て分圧して供給し、電
源立上かり後はトランスTl 4の巻線電圧をタイオ
ートDIOとコンデンサC13とて整流して使用する。
このように駆動されているトランスT1の整流後の各種
電源は、前述のようにプロセス制御に必要な帯電、現像
、転写の各種高圧として各部に給電され、また各種の電
気回路に給電する低圧電源に対応して各部に給電される
。
電源は、前述のようにプロセス制御に必要な帯電、現像
、転写の各種高圧として各部に給電され、また各種の電
気回路に給電する低圧電源に対応して各部に給電される
。
この実施例では、ソレノイドや各種制御回路の電源Vc
c3である24V電源を制御しているか、二わはダイオ
ードD6とコンデンサC9の整流後の電圧Vcc3に対
応しており、通常電源スィッチが入りコピー動作かされ
ていない場合は、本電源Vsの制御は24Vではなく、
所定の電圧に下げられている。これは、トランスTl
4て複数の電源か作られており主制御が動作している
と他の巻線にも制御に応じて巻数に対応した電圧か発生
するためてあり、高圧巻線に発生する不用な高圧電源を
押えたり、他の電気回路の消費電流を押えたりしている
。
c3である24V電源を制御しているか、二わはダイオ
ードD6とコンデンサC9の整流後の電圧Vcc3に対
応しており、通常電源スィッチが入りコピー動作かされ
ていない場合は、本電源Vsの制御は24Vではなく、
所定の電圧に下げられている。これは、トランスTl
4て複数の電源か作られており主制御が動作している
と他の巻線にも制御に応じて巻数に対応した電圧か発生
するためてあり、高圧巻線に発生する不用な高圧電源を
押えたり、他の電気回路の消費電流を押えたりしている
。
次にコピーシーケンスへ移行した時について説明する。
ニーす−かコピー開始キーを押すとコピーシーケンスか
作動して、まず電圧VSに対応するvcc3電源電圧を
所定値(24V)に設定するよう動作する。そして各種
高圧電源をプロセスごとに制御し、本回路で作られた主
制御に対応した電圧を補助回路(図示せず)て微調整し
ている。
作動して、まず電圧VSに対応するvcc3電源電圧を
所定値(24V)に設定するよう動作する。そして各種
高圧電源をプロセスごとに制御し、本回路で作られた主
制御に対応した電圧を補助回路(図示せず)て微調整し
ている。
さらにコピーシーケンスを行うための光量制御やモータ
ーやソレノイドやクラッチを駆動するためにCPUIの
出力ボートの制御を行い、コピー動作を終了してユーザ
ーの操作待ちのモートとなる。
ーやソレノイドやクラッチを駆動するためにCPUIの
出力ボートの制御を行い、コピー動作を終了してユーザ
ーの操作待ちのモートとなる。
次に、この実施例の所定時間間隔に電源出力量と電源出
力量保持手段(CPUI)に保持されている所定範囲の
値とを比較して、範囲値を超過した場合は、出力停止手
段(CPUI)て電源出力を停止することを例示して説
明する。
力量保持手段(CPUI)に保持されている所定範囲の
値とを比較して、範囲値を超過した場合は、出力停止手
段(CPUI)て電源出力を停止することを例示して説
明する。
この実施例では、前記のように通常のシーケンス、プロ
セス、電源のそれぞれの制御の他に以下の制御かなされ
ている。
セス、電源のそれぞれの制御の他に以下の制御かなされ
ている。
(a)システムの電源か所定の時間か経過しても立上が
らない。
らない。
(b)システムの電源定常時に於いて規定の電圧範囲を
越えたとき、また越えて且つ所定の時間か経過しても電
源電圧か復帰しない。
越えたとき、また越えて且つ所定の時間か経過しても電
源電圧か復帰しない。
(C)システムの電源か所定の時間か経過しても立下が
らない。
らない。
以上の各状態の時、それぞれに於いて随時モニターか行
わわ、上記の状態か発生した場合にたたちに電源出力を
停止させてシステムの安全を確保している。
わわ、上記の状態か発生した場合にたたちに電源出力を
停止させてシステムの安全を確保している。
次に上記(a)〜(c)の状態をそれぞれ説明する。
(a)システムの電源か所定の時間か経過しても立上か
らないとき。
らないとき。
この条件は、複写機、プリンターのようにシーケンスに
従って電源を制御している場合、例えば、コピー終了後
か押されてコピーシーケンスへ移行して主制御の電源を
たちあげた場合に、電源電圧制御と同時に電圧を時間管
理する。通常は、コピーシーケンスとなり所定の電圧に
立ち上がるはずであるものか、回路の異常あるいは、負
荷の異常等の原因により立上からなかった場合に所定時
間経過後に電源制御を出力停止状態へと移行させるもの
である。
従って電源を制御している場合、例えば、コピー終了後
か押されてコピーシーケンスへ移行して主制御の電源を
たちあげた場合に、電源電圧制御と同時に電圧を時間管
理する。通常は、コピーシーケンスとなり所定の電圧に
立ち上がるはずであるものか、回路の異常あるいは、負
荷の異常等の原因により立上からなかった場合に所定時
間経過後に電源制御を出力停止状態へと移行させるもの
である。
この場合もCPUIにより所定の時間ごとに定期的に出
力状態を監視して、異常と判定された場合にあらかしめ
決められた時間の経過後に出力を停止するルーチンへ入
り、電源出力を停止すへくCPUIのパルス出力MOU
T端子の出力を停止させる。
力状態を監視して、異常と判定された場合にあらかしめ
決められた時間の経過後に出力を停止するルーチンへ入
り、電源出力を停止すへくCPUIのパルス出力MOU
T端子の出力を停止させる。
(b)システムの電源定常時に於いて規定の電圧範囲を
越えた時、また越えて且つ所定の時間力く経過しても電
源電圧が復帰しないとき。
越えた時、また越えて且つ所定の時間力く経過しても電
源電圧が復帰しないとき。
この状態が、コピー動作待ちあるいはコピー動作中には
、通常は所定の電圧に制御されるものが、制御ループが
切わたような回路異常時や、入力電源電圧か規定値より
低く電源が所定値に達しない場合等に、定時間経過後に
電源制御を出力停止状態へと移行されるものである。
、通常は所定の電圧に制御されるものが、制御ループが
切わたような回路異常時や、入力電源電圧か規定値より
低く電源が所定値に達しない場合等に、定時間経過後に
電源制御を出力停止状態へと移行されるものである。
この場合もCPUIにより所定の時間ごとに定期的に出
力状態を監視して、異常と判定された場合にあらかしめ
決められた時間の経過後に出力を停止するルーチンへと
入り、電源出力を停止するためにcpuiのパルス出力
MOUT端子の出力を停止させる。
力状態を監視して、異常と判定された場合にあらかしめ
決められた時間の経過後に出力を停止するルーチンへと
入り、電源出力を停止するためにcpuiのパルス出力
MOUT端子の出力を停止させる。
(c)24Vの電源が所定の時間か経過しても立下がら
ないとき。
ないとき。
コピー終了後にコピー待ち状態へ移行してVcc3であ
る24V電源に対応したVsを低下させているか、制御
ループが切ねたような回路異常時や入力電源電圧か規定
値より低く電源が所定値に達しない場合等に、定時間経
過後に電源制御を出力停止状態へと移行されるものであ
る。
る24V電源に対応したVsを低下させているか、制御
ループが切ねたような回路異常時や入力電源電圧か規定
値より低く電源が所定値に達しない場合等に、定時間経
過後に電源制御を出力停止状態へと移行されるものであ
る。
この場合もCPUIにより所定の時間ごとに定期的に出
力状態を監視して、異常と判定された場合にあらかしめ
決められた時間の経過後に出力を停止するルーチンへと
入り、電源出力を停止するためにCPUIのパルス出力
MOUT端子の出力を停止させる。
力状態を監視して、異常と判定された場合にあらかしめ
決められた時間の経過後に出力を停止するルーチンへと
入り、電源出力を停止するためにCPUIのパルス出力
MOUT端子の出力を停止させる。
次にこの発明の第2実施例について第2図を用いて説明
する。第2図はこの発明の第2実施例の電源制御回路図
である。
する。第2図はこの発明の第2実施例の電源制御回路図
である。
第2図において、第2実施例は前記第1実施例に低圧の
電源のクランド接地とトランスの間に電流検知手段であ
る抵抗Rsを配設し、またレベル変換およびフィルタの
回路7を設けたものであり、その他の構成は第1実施例
と同様である。
電源のクランド接地とトランスの間に電流検知手段であ
る抵抗Rsを配設し、またレベル変換およびフィルタの
回路7を設けたものであり、その他の構成は第1実施例
と同様である。
前記第1実施例は、特に電源主制御の異常検知を主体と
したが、第2実施例は電流検知手段を追加する事で、よ
り安全性の高いシステムか構成できる。前記のように、
この実施例は電源制御に於いて過電流等の検知の為の電
流検知手段を持っており、この検知手段を利用して、こ
の出力をCPUIに取込めるレベルに変換及びフィルり
7を介してcpuiのアナログポートADCOへ取りこ
んている。そして、入力された値を所定の時間間隔に電
源出力量保持手段(CPUI)に取込み、これを前回の
取込んだ値と比較して予め決められた範囲の規定値内に
あるかを判定する。これにより、ある規定値を越えた電
流か所定時間以上流tたら同しくCPUIより出力及び
制御されている電源の駆動パルスを止めて、より安全な
シーケンスを作ることか可能となる。
したが、第2実施例は電流検知手段を追加する事で、よ
り安全性の高いシステムか構成できる。前記のように、
この実施例は電源制御に於いて過電流等の検知の為の電
流検知手段を持っており、この検知手段を利用して、こ
の出力をCPUIに取込めるレベルに変換及びフィルり
7を介してcpuiのアナログポートADCOへ取りこ
んている。そして、入力された値を所定の時間間隔に電
源出力量保持手段(CPUI)に取込み、これを前回の
取込んだ値と比較して予め決められた範囲の規定値内に
あるかを判定する。これにより、ある規定値を越えた電
流か所定時間以上流tたら同しくCPUIより出力及び
制御されている電源の駆動パルスを止めて、より安全な
シーケンスを作ることか可能となる。
この結果、電流及び電圧の両方ての保護か可能となり、
より高度な保護がてきる。
より高度な保護がてきる。
次にこの発明の第3実施例について第3図を用いて説明
する。第3図はこの発明の第3実施例の電源制御回路図
である。
する。第3図はこの発明の第3実施例の電源制御回路図
である。
前記第2実施例は低圧の保護てあったか、第3実施例は
高圧出力側ての保護も同様な手法て可能としたものであ
る。但し、高圧の検知では、回路や帯電器なとの異常時
にリークか考えられ、こわに対しての保護か必要てあり
、第2図においてフィルタ回路7のままてはパルス状の
電流を検知出来ず、且つ検知かある時間間隔であるため
、これを保護しておかねばならないので保持回路か必要
となる。
高圧出力側ての保護も同様な手法て可能としたものであ
る。但し、高圧の検知では、回路や帯電器なとの異常時
にリークか考えられ、こわに対しての保護か必要てあり
、第2図においてフィルタ回路7のままてはパルス状の
電流を検知出来ず、且つ検知かある時間間隔であるため
、これを保護しておかねばならないので保持回路か必要
となる。
第3実施例の第3図では、保持回路7はタイオートDI
OとコンデンサC14,抵抗162人力保護のツェナー
タイオートZDIで構成されている。
OとコンデンサC14,抵抗162人力保護のツェナー
タイオートZDIで構成されている。
その他の構成は前記第2実施例と同様であり、同様な作
用と効果を奏することかてきる。
用と効果を奏することかてきる。
次にこの発明の第4実施例について第4図を用いて説明
する。第4図はこの発明の第4実施例の制御回路図であ
る。
する。第4図はこの発明の第4実施例の制御回路図であ
る。
第1図の第1実施例で示したのは、特に電源関係の保護
に関するものてあったか、特に電源に特定されない系て
も考えることか可能である。第4図では、複写機やプリ
ンターの人口で一次側の電流を検知してこれをカレント
トランスT3を利用して二次側に取込み、レベル変換回
路7内の抵抗Rsて一次側の電流に対応した電圧に変換
し、さらにこれをレベル保持の為にダイオードDIOと
コンデンサC14、抵抗R16と入力保護としてツェナ
ー、タイオートZDIて構成される保持回路7で保持し
て前述と同様な保護を行っている。
に関するものてあったか、特に電源に特定されない系て
も考えることか可能である。第4図では、複写機やプリ
ンターの人口で一次側の電流を検知してこれをカレント
トランスT3を利用して二次側に取込み、レベル変換回
路7内の抵抗Rsて一次側の電流に対応した電圧に変換
し、さらにこれをレベル保持の為にダイオードDIOと
コンデンサC14、抵抗R16と入力保護としてツェナ
ー、タイオートZDIて構成される保持回路7で保持し
て前述と同様な保護を行っている。
以上説明したように、この発明によりば、コントローラ
て異常を検知してミスコピーを予め防止し、発火1発煙
事故を防止してシステムの安全性の向上につなげること
かできる画像形成装置か得られる効果かある。
て異常を検知してミスコピーを予め防止し、発火1発煙
事故を防止してシステムの安全性の向上につなげること
かできる画像形成装置か得られる効果かある。
第1図はこの発明の第1実施例である画像形成装置の電
源制御回路図、第2図はこの発明の第2実施例の電源制
御回路図、第3図はこの発明の第3実施例の電源制御回
路図、84図はこの発明の第4実施例の制御回路図であ
る。 2・・・・・・電源制御トライバ 3・・・・・・AC人力部 4・・・・・・トランスT1 5・・・・・・電圧検出部 6−・・・・・補助電源ブロック 7・・・・・・保持回路
源制御回路図、第2図はこの発明の第2実施例の電源制
御回路図、第3図はこの発明の第3実施例の電源制御回
路図、84図はこの発明の第4実施例の制御回路図であ
る。 2・・・・・・電源制御トライバ 3・・・・・・AC人力部 4・・・・・・トランスT1 5・・・・・・電圧検出部 6−・・・・・補助電源ブロック 7・・・・・・保持回路
Claims (1)
- 【特許請求の範囲】 シーケンス、プロセスおよび電源のそれぞれの制御を
同一制御チップ上で行う画像形成装置であって、 前記制御チップのA/D変換手段にて、ハード構成の基
準電圧発生とシステムの電源出力量を検出する検出手段
と、 その検出した値を所定値と比較して、電源制御を行う電
源制御手段と、 前記電源制御と同時にシステムの電源出力量を保持する
電源出力量保持手段と、 所定時間間隔に前記電源出力量と前記電源出力量保持手
段に保持されている所定範囲の値とを比較して、この範
囲値を超過した場合は、電源出力を停止する出力停止手
段と、 を具備して成ることを特徴とする画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2266314A JP2920413B2 (ja) | 1990-10-05 | 1990-10-05 | 画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2266314A JP2920413B2 (ja) | 1990-10-05 | 1990-10-05 | 画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04143772A true JPH04143772A (ja) | 1992-05-18 |
JP2920413B2 JP2920413B2 (ja) | 1999-07-19 |
Family
ID=17429206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2266314A Expired - Fee Related JP2920413B2 (ja) | 1990-10-05 | 1990-10-05 | 画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2920413B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013218100A (ja) * | 2012-04-09 | 2013-10-24 | Canon Inc | 画像形成装置 |
-
1990
- 1990-10-05 JP JP2266314A patent/JP2920413B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013218100A (ja) * | 2012-04-09 | 2013-10-24 | Canon Inc | 画像形成装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2920413B2 (ja) | 1999-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4923864B2 (ja) | スイッチング電源装置 | |
JP6422199B2 (ja) | 電源装置及び画像形成装置 | |
US6147883A (en) | Output feedback and under-voltage detection | |
EP1241778B1 (en) | Method and apparatus for fault condition protection of a switched mode power supply | |
EP0652631A2 (en) | AC/DC power supply | |
JPH04143772A (ja) | 画像形成装置 | |
EP0411147A1 (en) | Circuit for protecting switching regulator | |
JPH10323038A (ja) | 低電圧保護方法及び装置並びに記憶媒体 | |
JPH11308857A (ja) | スイッチング電源装置 | |
JP2002258687A (ja) | 画像形成装置 | |
JPH08207652A (ja) | 電源回路 | |
JPH0687654B2 (ja) | スイツチング電源回路 | |
JPH0130845Y2 (ja) | ||
JP2815230B2 (ja) | 放電灯点灯装置 | |
KR100628724B1 (ko) | 영상표시장치의 전원공급회로의 및 그 제어방법 | |
JP2605304Y2 (ja) | スイツチングレギユレータの保護回路 | |
JPH0220613Y2 (ja) | ||
JP4178364B2 (ja) | Acサーボモータの制御装置 | |
KR0155104B1 (ko) | 전원공급장치의 이상전압 보호회로 | |
JPH03289321A (ja) | 高圧電源装置 | |
JP2024035517A (ja) | 制御装置 | |
JP2000350455A (ja) | 電源装置 | |
JPH06281236A (ja) | 空気調和機 | |
JPH11168829A (ja) | 電源装置 | |
JPS643250Y2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |