JPH0413899B2 - - Google Patents
Info
- Publication number
- JPH0413899B2 JPH0413899B2 JP60179564A JP17956485A JPH0413899B2 JP H0413899 B2 JPH0413899 B2 JP H0413899B2 JP 60179564 A JP60179564 A JP 60179564A JP 17956485 A JP17956485 A JP 17956485A JP H0413899 B2 JPH0413899 B2 JP H0413899B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- transmitting
- receiving
- test
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 21
- 238000012360 testing method Methods 0.000 description 22
- 238000004804 winding Methods 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 102220067365 rs143592561 Human genes 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
- H04L1/243—Testing correct operation by comparing a transmitted test signal with a locally generated replica at the transmitter, using a loop-back
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
Ａ 産業上の利用分野
本発明は、伝送線を用いた伝送システム用の回
線インターフエイス回路に関する。本発明は、送
信器からの出力が送信器と同じ場所に置かれた受
信器の入力へフイードバツクされる必要のあるよ
うなテスト装置の設けられた伝送装置において特
に有用である。
線インターフエイス回路に関する。本発明は、送
信器からの出力が送信器と同じ場所に置かれた受
信器の入力へフイードバツクされる必要のあるよ
うなテスト装置の設けられた伝送装置において特
に有用である。
Ｂ 従来技術及び発明が解決しようとする問題点
今日の伝送ネツトワーク、特にデイジタル式の
ものは、次第に複雑化しつつある。短かいもので
あつても、伝送プロセスの中断は非常に大きな損
害を与える可能性があ。従つて、そのようなネツ
トワーク中の各送信局及び受信局が機能している
方式を、可能な限り迅速且つ完全に、判定するた
めにテスト手段が設置される事が望ましい。
ものは、次第に複雑化しつつある。短かいもので
あつても、伝送プロセスの中断は非常に大きな損
害を与える可能性があ。従つて、そのようなネツ
トワーク中の各送信局及び受信局が機能している
方式を、可能な限り迅速且つ完全に、判定するた
めにテスト手段が設置される事が望ましい。
そのために、伝送ネツトワークは通常、テスト
動作を遠隔的に制御する中央の装置を有してい
る。ループ・バツク・テスト又は折返しテストと
呼ばれる周知のテストは、中央制御装置からのテ
スト信号を、被テスト局を経由して中央制御装置
に戻し、それを測定する事によつて、伝送プロセ
スによる変化、従つてネツトワークのその部分に
おける故障の存在を判定するものである。このテ
ストの有効性を強化するために、テスト信号は、
中央制御装置に送り返される前に、被テスト局の
可能な限り多くの部分を移動することが好まし
い。即ち、テスト信号は、上記局の送信器によつ
て、インターフエイス回路と呼ばれるアナログ回
路を経て、駆動されるべき伝送線に出来るだけ近
い地点まで到達すべきである。従つて、インター
フエイス回路は、テスト・プロセス中に、取り付
けられた伝送線を駆動する事なしにテスト信号が
そこを通過できるように設計されるべきである。
単純な解決策は、テスト信号が中央制御装置にフ
イードバツクされる間は伝送線からインターフエ
イス回路を分離する電気機械式のリレーを用いる
事であろう。しかし、電気機械式の装置は信頼性
に欠け且つ高価である。
動作を遠隔的に制御する中央の装置を有してい
る。ループ・バツク・テスト又は折返しテストと
呼ばれる周知のテストは、中央制御装置からのテ
スト信号を、被テスト局を経由して中央制御装置
に戻し、それを測定する事によつて、伝送プロセ
スによる変化、従つてネツトワークのその部分に
おける故障の存在を判定するものである。このテ
ストの有効性を強化するために、テスト信号は、
中央制御装置に送り返される前に、被テスト局の
可能な限り多くの部分を移動することが好まし
い。即ち、テスト信号は、上記局の送信器によつ
て、インターフエイス回路と呼ばれるアナログ回
路を経て、駆動されるべき伝送線に出来るだけ近
い地点まで到達すべきである。従つて、インター
フエイス回路は、テスト・プロセス中に、取り付
けられた伝送線を駆動する事なしにテスト信号が
そこを通過できるように設計されるべきである。
単純な解決策は、テスト信号が中央制御装置にフ
イードバツクされる間は伝送線からインターフエ
イス回路を分離する電気機械式のリレーを用いる
事であろう。しかし、電気機械式の装置は信頼性
に欠け且つ高価である。
Ｃ 問題点を解決するための手段
従つて、本発明の目的は、ループバツク・テス
トを行なうための、完全に電気的な手段を含んだ
伝送線インターフエイス回路を提供する事であ
る。
トを行なうための、完全に電気的な手段を含んだ
伝送線インターフエイス回路を提供する事であ
る。
本発明のインターフエイス回路は、ループバツ
ク・テストの動作中に回線が分離される時に、伝
送線を適切に負荷するように設計されている。
ク・テストの動作中に回線が分離される時に、伝
送線を適切に負荷するように設計されている。
回線インターフエイス回路は送信受信装置の送
信ポート及び受信ポートを送信線及び受信線に接
続するものである。本発明の一態様の回線インタ
ーフエイス回路は、直列に接続された抵抗及びダ
イオードより成る２つの負荷回路を有する差動増
幅器、並びにいずれかの負荷回路に電力を選択的
に切り換えるための論理制御手段を含んでいる。
負荷回路の一方は送信線を駆動し、また他方は受
信ポートを駆動する。負荷回路の切り換えによつ
て、インターフエイス回路を、送信線を駆動する
か又は送信器からの出力信号をその受信入力にル
ープバツクするかのいずれかの形で使用する事が
可能になる。ループバツク時に、送信線はその特
性インピーダンスで負荷する。
信ポート及び受信ポートを送信線及び受信線に接
続するものである。本発明の一態様の回線インタ
ーフエイス回路は、直列に接続された抵抗及びダ
イオードより成る２つの負荷回路を有する差動増
幅器、並びにいずれかの負荷回路に電力を選択的
に切り換えるための論理制御手段を含んでいる。
負荷回路の一方は送信線を駆動し、また他方は受
信ポートを駆動する。負荷回路の切り換えによつ
て、インターフエイス回路を、送信線を駆動する
か又は送信器からの出力信号をその受信入力にル
ープバツクするかのいずれかの形で使用する事が
可能になる。ループバツク時に、送信線はその特
性インピーダンスで負荷する。
Ｄ 実施例
図面に示した、インターフエイス回路の実施例
は、伝送ネツトワーク（図示せず）の一部を成す
送信受信（XMIT−RCV）局の入出力と上記局
に接続された送信線LX及び受信線LRとの間に配
置される。局の伝信部（TRON）の出力ポート
１及び２は、差動増幅器の入力に接続される。よ
り正確に言えば、出力ポートは、抵抗Ｒ１及びＲ
２を経てエミツタが電流源に接続された２つの
NPNトランジスタＴ１及びＴ２のベースに接続
される。電流源は、２つのトランジスタＴ３，Ｔ
４及び２つの抵抗Ｒ３，Ｒ４から構成される。抵
抗Ｒ４は、さらにDC電源（±5V）に接続され、
＋5V端子への接続はPNPスイツチング・トラン
ジスタＴ５を経由して行なわれている。Ｔ５のベ
ースは抵抗Ｒ６を経て、後述する制御端子ｃに接
続される。各トランジスタＴ１及びＴ２のコレク
タは、ダイオード及び抵抗の直列接続から成る１
組の回路を負荷としている。より正確に言えば、
Ｔ１のコレクタは、２個のダイオードＤ１及び
D′１のカソードに接続され、Ｔ２のコレクタは
２個のダイオードＤ２及びD′２のカソードに接
続される。ダイオードＤ１，Ｄ２，D′１及び
D′２のアノードは、各々抵抗Ｒ７，Ｒ８，Ｒ９
及びＲ１０に接続される。抵抗Ｒ７及びＲ８の反
対側はPNPスイツチング・トランジスタＴ６の
コレクタに接続される。そのエミツタは電源（例
え＋12V）の正の端子に接続される。同様に、抵
抗Ｒ９及び１０の自由端は、PNPトランジスタ
Ｔ７のコレクタに接続される。そのエミツタも
12V電源の正端子に接続される。抵抗Ｒ１１及び
Ｒ１２は、各々トランジスタＴ６及びＴ７のコレ
クタを＋12V電源の正端子に接続する。トランジ
スタＴ７及びＴ６のベースは、各々抵抗Ｒ１４及
びＲ１６を経て、後述する制御端子ａ及びｂに接
続される。
は、伝送ネツトワーク（図示せず）の一部を成す
送信受信（XMIT−RCV）局の入出力と上記局
に接続された送信線LX及び受信線LRとの間に配
置される。局の伝信部（TRON）の出力ポート
１及び２は、差動増幅器の入力に接続される。よ
り正確に言えば、出力ポートは、抵抗Ｒ１及びＲ
２を経てエミツタが電流源に接続された２つの
NPNトランジスタＴ１及びＴ２のベースに接続
される。電流源は、２つのトランジスタＴ３，Ｔ
４及び２つの抵抗Ｒ３，Ｒ４から構成される。抵
抗Ｒ４は、さらにDC電源（±5V）に接続され、
＋5V端子への接続はPNPスイツチング・トラン
ジスタＴ５を経由して行なわれている。Ｔ５のベ
ースは抵抗Ｒ６を経て、後述する制御端子ｃに接
続される。各トランジスタＴ１及びＴ２のコレク
タは、ダイオード及び抵抗の直列接続から成る１
組の回路を負荷としている。より正確に言えば、
Ｔ１のコレクタは、２個のダイオードＤ１及び
D′１のカソードに接続され、Ｔ２のコレクタは
２個のダイオードＤ２及びD′２のカソードに接
続される。ダイオードＤ１，Ｄ２，D′１及び
D′２のアノードは、各々抵抗Ｒ７，Ｒ８，Ｒ９
及びＲ１０に接続される。抵抗Ｒ７及びＲ８の反
対側はPNPスイツチング・トランジスタＴ６の
コレクタに接続される。そのエミツタは電源（例
え＋12V）の正の端子に接続される。同様に、抵
抗Ｒ９及び１０の自由端は、PNPトランジスタ
Ｔ７のコレクタに接続される。そのエミツタも
12V電源の正端子に接続される。抵抗Ｒ１１及び
Ｒ１２は、各々トランジスタＴ６及びＴ７のコレ
クタを＋12V電源の正端子に接続する。トランジ
スタＴ７及びＴ６のベースは、各々抵抗Ｒ１４及
びＲ１６を経て、後述する制御端子ａ及びｂに接
続される。
ダイオードD′１及びD′２のアノードは変成器
Tr１を経て送信線LXに接続される。変成器Tr
１の１次巻線のキヤパシタＣ１は、その１次巻線
への入力信号のDC成分を阻止する。
Tr１を経て送信線LXに接続される。変成器Tr
１の１次巻線のキヤパシタＣ１は、その１次巻線
への入力信号のDC成分を阻止する。
送信−受信局の受信部（RON）の入力ポート
３は、抵抗Ｒ１７、スイツチSW（後述する）及
び室成器Tr２を経由して受信線LRに接続され
る。第２の入力ポート４は、変成器Tr２の２次
巻線の一方の端子と同様に接地されている。抵抗
Ｒ１８はTr２の２次巻線に並列接続されている。
３は、抵抗Ｒ１７、スイツチSW（後述する）及
び室成器Tr２を経由して受信線LRに接続され
る。第２の入力ポート４は、変成器Tr２の２次
巻線の一方の端子と同様に接地されている。抵抗
Ｒ１８はTr２の２次巻線に並列接続されている。
ダイオードＤ１のアノードは、直列接続された
キヤパシタＣ２及び抵抗Ｒ１９より成るRC回路
網を経由して入力ポート３に接続される。
キヤパシタＣ２及び抵抗Ｒ１９より成るRC回路
網を経由して入力ポート３に接続される。
また、信号の送信及び受信に使用される２線式
線路SWNTも設けられている。その送信ワイヤ
はスイツチSWを経由して送信−受信局の出力ポ
ート２に接続される。また受信ワイヤはスイツチ
SW及び抵抗Ｒ１７を経て上記局の入力ポート３
に接続される。
線路SWNTも設けられている。その送信ワイヤ
はスイツチSWを経由して送信−受信局の出力ポ
ート２に接続される。また受信ワイヤはスイツチ
SW及び抵抗Ｒ１７を経て上記局の入力ポート３
に接続される。
制御端子ｄはスイツチSWを制御するのに役立
つ。
つ。
抵抗ＲはトランジスタＴ６及びＴ７のコレクタ
を接地するために設けられている。
を接地するために設けられている。
送信／受信動作中、４本のワイヤ即ち線LX及
びLRが信号の送受信に使用される場合、端子ａ，
ｂ，ｃは各々０，１，０の論理レベルにある。こ
の場合、トランジスタＴ６のベースは正の電圧レ
ベルになり、このトランジスタはターン・オフさ
れる。トランジスタＴ５及びＴ７はターン・オン
される。Ｔ５がオンなので、電流源（Ｔ３及びＴ
４）はターン・オンされる。Ｔ７もオンなので、
差動増幅器は負荷回路Ｒ９−D′１及びＲ１０−
D′２を経て給電される。送信器−受信器の出力
ポート１及び２に現われる信号は差動増幅器Ｔ１
−Ｔ２を駆動し、これはさらに変成器Tr１を駆
動して、送信線LXを駆動する。
びLRが信号の送受信に使用される場合、端子ａ，
ｂ，ｃは各々０，１，０の論理レベルにある。こ
の場合、トランジスタＴ６のベースは正の電圧レ
ベルになり、このトランジスタはターン・オフさ
れる。トランジスタＴ５及びＴ７はターン・オン
される。Ｔ５がオンなので、電流源（Ｔ３及びＴ
４）はターン・オンされる。Ｔ７もオンなので、
差動増幅器は負荷回路Ｒ９−D′１及びＲ１０−
D′２を経て給電される。送信器−受信器の出力
ポート１及び２に現われる信号は差動増幅器Ｔ１
−Ｔ２を駆動し、これはさらに変成器Tr１を駆
動して、送信線LXを駆動する。
Ｔ６はオフになつているので、回路Ｃ２−Ｒ１
９を経由する信号は送信器−受信器に生じない。
しかしながら、線LRからの信号が送信器−受信
器の入力ポート３及び４に届くように、スイツチ
SWは端子ｄに加えられる。論理信号によつて制
御される。
９を経由する信号は送信器−受信器に生じない。
しかしながら、線LRからの信号が送信器−受信
器の入力ポート３及び４に届くように、スイツチ
SWは端子ｄに加えられる。論理信号によつて制
御される。
テスト・モードの動作の時、端子ａ，ｂ及びｃ
は各々１，０及び０の論理レベルにある。従つて
トランジスタＴ５及びＴ６はオンになり、一方Ｔ
７はオフになる。Ｔ７がオフなので、負荷回路Ｒ
９−D′１及びＲ１０−D′２はデイスエーブルさ
れ、従つて送信線LXは駆動されない。しかしな
がら、フランス等の特定の国におけるPTT規則
は、この場合、線LXがループバツク・テストの
ために（例えばZc＝600オームの）特性インピー
ダンスZcに等しい負荷に物理的に接続される事
を要求する。従つてＲ９及びＲ１０にしては、
300オームの値が選択される。Ｔ６がオン、Ｔ７
がオフなので、ダイオードD′１及びD′２は逆バ
イアスされ、従つてターン・オフされる。この場
合、ポート１及び２に生じる出力信号は差動増幅
器Ｔ１−Ｔ２によつて増幅される。増幅された信
号は負荷回路Ｄ１−Ｒ７からRC回路網Ｃ２−Ｒ
１９によつて取り出され、送信器−受信器の入力
ポート３に送り返される。従つて、ここで説明し
たインターフエイス回路の付属した局の送信部か
らの信号は、同じ局の受信部にループ・バツクさ
れる。これらの動作の間、スイツチSWは、増幅
された信号が変成器Tr２に送られるのを防止す
るように制御される。言い換えると、賢明に構成
された負荷回路と単純なデイジタル制御回路を差
動増幅器に設ける事によつて、ループバツク・テ
ストのためにループが構成される。また、これま
での説明から認められるように、送信−受信局に
加えて、インターフエイス回路自身のテストを可
能になる。
は各々１，０及び０の論理レベルにある。従つて
トランジスタＴ５及びＴ６はオンになり、一方Ｔ
７はオフになる。Ｔ７がオフなので、負荷回路Ｒ
９−D′１及びＲ１０−D′２はデイスエーブルさ
れ、従つて送信線LXは駆動されない。しかしな
がら、フランス等の特定の国におけるPTT規則
は、この場合、線LXがループバツク・テストの
ために（例えばZc＝600オームの）特性インピー
ダンスZcに等しい負荷に物理的に接続される事
を要求する。従つてＲ９及びＲ１０にしては、
300オームの値が選択される。Ｔ６がオン、Ｔ７
がオフなので、ダイオードD′１及びD′２は逆バ
イアスされ、従つてターン・オフされる。この場
合、ポート１及び２に生じる出力信号は差動増幅
器Ｔ１−Ｔ２によつて増幅される。増幅された信
号は負荷回路Ｄ１−Ｒ７からRC回路網Ｃ２−Ｒ
１９によつて取り出され、送信器−受信器の入力
ポート３に送り返される。従つて、ここで説明し
たインターフエイス回路の付属した局の送信部か
らの信号は、同じ局の受信部にループ・バツクさ
れる。これらの動作の間、スイツチSWは、増幅
された信号が変成器Tr２に送られるのを防止す
るように制御される。言い換えると、賢明に構成
された負荷回路と単純なデイジタル制御回路を差
動増幅器に設ける事によつて、ループバツク・テ
ストのためにループが構成される。また、これま
での説明から認められるように、送信−受信局に
加えて、インターフエイス回路自身のテストを可
能になる。
もし２線式回線SWNTを用いたいならば、制
御端子ｃが１レベルに上昇される。これによつて
トランジスタＴ５がオフになり、その結果、電流
源Ｔ３−Ｔ４もオフになる。
御端子ｃが１レベルに上昇される。これによつて
トランジスタＴ５がオフになり、その結果、電流
源Ｔ３−Ｔ４もオフになる。
増幅器Ｔ１−Ｔ２はデイスエーブルされる。以
前に説明したように、伝送線はその特性インピー
ダンスZc＝Ｒ９＋Ｒ１０＝600オームで終端され
る。またスイツチSWは、端子ｄに加えられる論
理信号によつて、送信−受信局の出力ポート
（TRON）２を線SWNTの送信ワイヤに接続し、
入力ポート３を受信ワイヤに接続するように制御
される。SWにおける接続は単純な導電ストラツ
プによつて行なわれる。
前に説明したように、伝送線はその特性インピー
ダンスZc＝Ｒ９＋Ｒ１０＝600オームで終端され
る。またスイツチSWは、端子ｄに加えられる論
理信号によつて、送信−受信局の出力ポート
（TRON）２を線SWNTの送信ワイヤに接続し、
入力ポート３を受信ワイヤに接続するように制御
される。SWにおける接続は単純な導電ストラツ
プによつて行なわれる。
Ｅ 発明の効果
本発明を用いれば効率的にループバツク・テス
トを行なう事ができる。
トを行なう事ができる。
図は本発明の１実施例を示すものである。
Claims (1)
- 【特許請求の範囲】 １ 送信線及び受信線に各々接続可能な送信ポー
ト及び受信ポートを有する送信受信装置用の回線
インターフエイス回路であつて、 電源と、 ２つの負荷回路を有し、入力が上記送信ポート
に接続された増幅器と、 上記負荷回路の一方を上記送信線に接続する手
段と、 上記受信ポートを、上記受信線又は上記負荷回
路の他方に選択的に接続するスイツチ手段と、 上記負荷回路のうちの選択されたものを上記電
源に接続する事によつて、上記増幅器において使
用される負荷回路を選択する制御手段とを有する 回線インターフエイス回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP84430030A EP0176646B1 (fr) | 1984-08-24 | 1984-08-24 | Circuit d'interface de ligne |
| EP84430030.1 | 1984-08-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6159946A JPS6159946A (ja) | 1986-03-27 |
| JPH0413899B2 true JPH0413899B2 (ja) | 1992-03-11 |
Family
ID=8192955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60179564A Granted JPS6159946A (ja) | 1984-08-24 | 1985-08-16 | 回線インターフエイス回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4656643A (ja) |
| EP (1) | EP0176646B1 (ja) |
| JP (1) | JPS6159946A (ja) |
| DE (1) | DE3472874D1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4785469A (en) * | 1987-02-12 | 1988-11-15 | Advanced Micro Devices, Inc. | Processor to peripheral interface for asynchronous or synchronous applications |
| US4993045A (en) * | 1988-10-31 | 1991-02-12 | Racal Data Communications Inc. | Modem diagnostic loop |
| GB8913952D0 (en) * | 1989-06-16 | 1989-08-02 | Texas Instruments Ltd | Line interface circuit and method of testing such a circuit |
| CA2115177A1 (en) * | 1993-02-26 | 1994-08-27 | Craig D. Newman | Laparoscopic starter scalpel |
| GB9306735D0 (en) * | 1993-03-31 | 1993-05-26 | Texas Instruments Ltd | Improvements in or relating to in-circuit testing |
| DE10036889C1 (de) * | 2000-07-28 | 2002-04-18 | Infineon Technologies Ag | Verfahren und Einrichtung zur Bestimmung eines in einem differentiellen Sendesignalabschnitt eines Funkgerätes auftretenden Offsetwerts |
| US8609846B2 (en) | 2010-12-22 | 2013-12-17 | Basf Se | Naphthalene monoimide derivatives and use thereof as photosensitizers in solar cells and photodetectors |
| US20140012002A1 (en) | 2012-07-04 | 2014-01-09 | Basf Se | Organic dyes comprising a hydrazone moiety and their use in dye-sensitized solar cells |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3655915A (en) * | 1970-05-07 | 1972-04-11 | Gen Datacomm Ind Inc | Closed loop test method and apparatus for duplex data transmission modem |
| JPS54150907A (en) * | 1978-05-19 | 1979-11-27 | Fujitsu Ltd | Loop test control system |
| JPS5842328A (ja) * | 1981-09-07 | 1983-03-11 | Hitachi Ltd | 遠隔折返し制御方式 |
| JPS59158154A (ja) * | 1983-02-28 | 1984-09-07 | Nec Corp | ル−プバツク方式 |
-
1984
- 1984-08-24 DE DE8484430030T patent/DE3472874D1/de not_active Expired
- 1984-08-24 EP EP84430030A patent/EP0176646B1/fr not_active Expired
-
1985
- 1985-08-12 US US06/764,460 patent/US4656643A/en not_active Expired - Fee Related
- 1985-08-16 JP JP60179564A patent/JPS6159946A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| EP0176646B1 (fr) | 1988-07-20 |
| JPS6159946A (ja) | 1986-03-27 |
| DE3472874D1 (en) | 1988-08-25 |
| US4656643A (en) | 1987-04-07 |
| EP0176646A1 (fr) | 1986-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0403147B1 (en) | Line interface circuit and a method of testing such a circuit | |
| US4479122A (en) | Remotely controlled switched access to the console port of an electronic computer | |
| US4993045A (en) | Modem diagnostic loop | |
| JPH0413899B2 (ja) | ||
| EP0260752B1 (en) | Active symmetrical balance hybrid circuit | |
| GB2118000A (en) | Telecommunication system loop-back unit | |
| JPH05219082A (ja) | リング状通信ネットワーク | |
| JPH0422595Y2 (ja) | ||
| US3499985A (en) | Two-way pulse repeater | |
| US4516245A (en) | Digital span transmission circuit | |
| US4582964A (en) | Remote loop-around carrier test system | |
| US4514844A (en) | Duplex digital span transmission circuit arrangement | |
| JPH02305214A (ja) | カレントスイッチ | |
| JPS58142659A (ja) | ダイヤル信号発信回路 | |
| US3588373A (en) | Ac signal transmission system | |
| KR910003300B1 (ko) | 국선 및 전용선의 공용 인터페이스회로 | |
| KR940005230Y1 (ko) | 양방향 국중계용 유니트 | |
| JPH0641415Y2 (ja) | テレメータシステムの局線回路 | |
| SU1317686A1 (ru) | Переговорное устройство | |
| JPH11284670A (ja) | バイポーラ信号送受信装置 | |
| JPH0846728A (ja) | 回線終端装置の給電制御スイッチ回路 | |
| JPS6310948A (ja) | ホ−ムバスシステム用電話機アダプタ | |
| JPS61276462A (ja) | Ｐｃｍ搬送装置の加入者線試験方式 | |
| JPH06244893A (ja) | 通信端末装置 | |
| JPS62196927A (ja) | 負荷制御装置 |