JPH04138496A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、大力ビデオ信号の時間軸補正機能を有する
液晶表示装置に関する。

［従来の技術］ 従来、ＶＴＲからの再生ビデオ信号はドラムの回転ムラ
やテープの振動などにより時間軸変動を受けた信号とな
っている。このような時間軸変動を伴う再生ビデオ信号
をモニタすると、モニタ上では画面の曲がりや揺れとな
って現れ画質劣化の原因となっている。モニタとしては
二次元表示である液晶表示装置においても同じことがい
える。

このような画面の曲がりや揺れを無くすための装置とし
て時間軸補正装置（ＴＢＣ）などが知られている。

このＴＢＣは周知のように、入力ビデオ信号をＡ／Ｄ変
換してメモリにストアする際、Ａ／Ｄするためのサンプ
リングクロックや、メモリする際に必要となる書き込み
クロックなどをいずれも入力ビデオ信号の時間軸変動に
同期したクロックとして生成する。この時間軸変動を伴
うサンプリングパルスによりＡ／Ｄ変換し、また、同じ
時間軸変動を伴う書き込みパルスによってメモリに書き
込むようにしている。そして、基準信号より形成された
時間軸が一定な読み出しクロックパルスによりメモリ内
の画像データを読み出し、これをＤ／Ａ変換するように
して時間軸の揃った出力ビデオ信号を得るようにしてい
る。

［発明が解決しようとする課題］ このような装置を使用ずれは、時間軸変動を除去するこ
とができるが、Ａ　／′Ｄ　′ＲＪＡ器、Ｄ／Ａ変換器
、ディジタルメモリおよびその周辺回路系を必要とする
から、回路構成が複雑化し、装置が高価になってしまう
。そのため、汎用の液晶表示装置などにはこのような装
置を搭載することができない。

そこで、この発明はこのような従来の課題を解決したも
のであって、比較的簡単な回路構成によって入力ビデオ
信号の時間軸変動を補正できるような液晶表示装置を提
案するものである。

［課題を解決するための手段］ を述の課題を解決するため、この発明においては、入力
ビデオ信号の時間軸変動に応じた時間軸変動を持つクロ
ック信号の発生手段と、このクロック信号の変動と上記
人力ビデオ信号を同期させるための入力ビデオ信号に対
する遅延手段と、 １ライン分のアナログメモリとラッチ回路とで構成され
た液晶パネル用の列電極ドライバとを有し、 遅延ビデオ信号を上記クロック信号に同期してアナログ
メモリに１ライン分書き込み、そののち１ライン分のビ
デオ信号をラッチして液晶パネルに供給するようにした
ことを特徴とするものである。

［作　用］ Ｙ／Ｃ分離された輝度信号Ｙより水平同期信号が分離さ
れ、これがＰＬＬ回路４ｏに供給されて入力ビデオ信号
の時間軸変動に同期したクロックＣＫが形成される。こ
のクロックＣＫは液晶パネル１９を駆動するための列電
極ドライバ３０に対するサンプリングクロックとして使
用される。

一方、Ｙ／Ｃ分離されたクロマ信号Ｃおよび輝度信号Ｙ
はＰＬＬ回路４０までの処理系によって生ずる時間遅れ
を補償するため、それぞれ遅延回路１２．１３に供給さ
れてクロック信号ＣＫと時間的に同一タイミングに出力
されるように調整される。そののち、クロマ信号Ｃは原
色信号変換回路１４に供給されてＲ，Ｇ、　　Ｂの各原
色信号が形成され、これが色切換回路１５を介して列電
極ドライバ３０に供給される。

遅延回路１３を通過した輝度信号Ｙは水平同期分離回路
１６に供給され、これより水平同期信号ＨＰが分離され
たのち、タイミング調整回路２０に供給される。ここで
、第３図に示すような水平走査スタートパルスＳＰとラ
ッチパルスＬ　Ｐが形成される。

水平走査スタートパルスＳＰによって第２図に示すアナ
ログメモリ３１に対するビデオ信号ＶＩＤの書き込みタ
イミングが決まり、またこれに供給されるクロック信号
ＣＫによってビデオ信号■ＩＤの書き込みが制御される
。

アナログメモリ３１に書き込まれた１ライン分のビデオ
信号はラッチ回路３２においてラッチされたのち、ＬＣ
Ｄパネル１９の対応する画素（セル）に供給される。ラ
ッチ回路３２には第３図に示すラッチパルスＬＰが供給
される。

ここで、アナログメモリ３１には大力ビデオ信号の時間
軸変動に同期したクロック信号ＣＫが供給されているの
で、色切換回路１５より出力された原色ビデオ信号ＶＩ
Ｄは入力ビデオ信号の時間軸変動に同期した状態でアナ
ログメモリ３１に書き込まれる。これにより、アナログ
メモリ３１には、時間軸の変動成分が吸収されたタイミ
ングで記憶され、時間軸の補正が行われたことになる。

次に、アナログメモリ３１に１ライン分の全てをメモリ
したのちは、この１ライン分の原色ビデオ信号ＶＩＤが
一度にラッチ回路３２に転送され。

ＬＣＤパネル１つの行電極ドライバ１８により選択され
るラインの画素に書き込まれる。

このようなことから、大力ビデオ信号の時間軸変動に対
応したクロック信号ＣＫによって原色ビデオ信号ＶＩＤ
をアナログメモリ３１に書き込むことにより、ＬＣＤパ
ネル１９に供給された１ライン分のビデオ信号の時間軸
の変動が補正される。

このように極めて簡単な回路によって、入力ビデオ信号
の時間軸を補正した状態でＬＣＤパネル１９を駆動する
ことができる。

［実　施　例］ 続いて、この発明に係る大力ビデオ信号の時間軸補正機
能を有する液晶表示装置の一例について、第１図以下を
参照して詳細に説明する。

大力ビデオ信号は上述したようにＶＴＲなどの再生ビデ
オ信号、すなわち時間軸変動を持ったビデオ信号である
。

このような時間軸変動を有する入力ビデオ信号は、Ｙ／
Ｃ分離回路１０に供給されて輝度信号Ｙとクロマ信号Ｃ
とに分離され、分離された輝度信号Ｙは同期分離回路１
に供給されて複合同期信号が分離される。分離された複
合同期信号はさらに水平同期分離回路２に供給されてこ
れより水平同期信号ＨＰが分離される。この水平同期信
号ＨＰはＰ　Ｌ　Ｌ回路４０に供給されて入力ビデオ信
号、すなわち入力水平同期信号ＨＰの時間軸変動に同期
したクロック信号ＣＫが生成される。

そのため、入力水平同期信号ＨＰは位相比較器３に供給
され、可変周波数発振器（ＶＣＯ）５より出力された所
定周波数のクロック信号を分周回路６で所定比に分周さ
れたものと位相比較が行われる。位相比較出力はローパ
スフィルタ４を経てＶＣＯ５に対する周波数制御信号と
して供給される結果、ＶＣＯ５からは入力水平同期信号
ＨＰの時間軸変動に同期したクロック信号ＣＫが出力さ
れる。

このクロック信号ＣＫは後述するように、ＬＣＤパネル
１９に設けられた列電極ドライバ３０にサンプリングク
ロックとして供給される。

一方、同期分離回路１より分離された複合同期信号はさ
らに垂直同期分離回路７に供給されて垂直同期信号が分
離されたのち、この垂直同期信号が■カウンタ８を経て
クロ・ツク発生回路９に供給されることにより、所定周
波数〈この例では１５７５ｋＨｚ）の垂直駆動信号ＧＣ
Ｋが形成され、これが行電極ドライバ１８に供給されて
１ライン毎に順次ＬＣＤパネル１９の行電極が走査駆動
されるようになされている。

一方、Ｙ／Ｃ分離されたクロマ信号は、クロマ処理回路
１１に供給されて、　３つの色差信号ＲＹ、Ｂ−Ｙおよ
びＧ−Ｙが形成され、これら複数の色差信号と輝度信号
Ｙがそれぞれ対応する遅延回路１２．１３に供給されて
所定時間遅延される。

これら一対の遅延回路１２．１３は上述したようにＰ　
Ｌ　Ｌ回路４０より出力されるクロック信号ＣＫとその
出力タイミングを合わせるために設けられた時間軸補償
用の遅延手段である。この例ではほぼ１．５〜２Ｈ（Ｈ
は１水平走査期間）程度の遅延が付与される。

遅延回路１２．１３を通過した色差信号と輝度信号Ｙは
、それぞれ原色信号変換回路１４に供給されてＲ，Ｇ、
　　Ｂの原色信号に変換されたのち、色切換回路１５に
供給されて原色ビデオ信号が順次出力される。この原色
ビデオ信号ＶＩＤは、上述した列電極ドライバ３０に供
給される。

遅延回路１３を通過した輝度信号Ｙはさらに水平同期分
離回路１６に供給されて、これより第３図Ａに示すよう
な水平同期信号ＨＰが分離出力される。この水平同期信
号ＨＰはタイミング調整回路２０に供給されて、これよ
り第３図Ｂに示す水平走査スタートパルスＳＰと、同図
Ｃに示すラッチパルスＬＰがそれぞれ形成され、いずれ
も列電極ドライバ３０に供給される。

ここで、列電極ドライバ３０は第２図に示すように、　
１ライン分のメモリ容量を有するアナログメモリ３１と
、アナログメモリ３１にメモリされた画像情報をラッチ
するラッチ回路３２とで構成される。アナログメモリ３
１には上述したクロック信号ＣＫがサンプリングクロッ
クとして供給されると共に、原色ビデオ信号ＶＩＤおよ
び水平走査スタートパルスＳＰがそれぞれ供給され、水
平走査スタートパルスＳＰが得られてから、原色ビデオ
信号ＶＩＤがクロ・ンク信号ＣＫに同期してメモリイン
される。

クロック信号ＣＫは入力ビデオ信号の時間軸変動に同期
した信号であって、これ自身その時間軸が変動している
。従って、アナログメモリ３１に原色ビデオ信号ＶＩＤ
がメモリインされる場合においても、時間軸が変動した
状態で原色ビデオ信号ＶＩＤがメモリインされる。アナ
ログメモリ３１にメモリされた１ライン分の原色ビデオ
信号の全ては、ラッチパルスＬＰに同期してラッチ回路
３２に一挙にラッチされる。

このように、アナログメモリ３１がらラッチ回路３２に
データを転送する場合には、１ライン分の原色ビデオ信
号ＶＩＤの全てがメモリインされた直後に一挙に行うも
のであるがら、ラッチ回路３２の出力には入力ビデオ信
号の持つ時間軸変動成分は表れない。すなわち、ラッチ
回路３２に原色ビデオ信号ＶＩＤをラッチする際には、
１ライン分の入力ビデオ信号の時間軸変動が補正されて
いることになる。

従って、入力ビデオ信号そのものをＬＣＤパネル１９に
印加しても、時間軸変動が吸収されているために画面の
揺らぎやチラッキが無く安定した画像を表示することが
できる。

なお、遅延回路１２．１３によって時間軸の補償をして
いない色差信号および輝度信号ＹがらＲＧ、　　Ｂの各
原色信号を形成し、その後原色ビデオ信号ＶＩＤを形成
することも考えられるが、こうすると原色ビデオ信号Ｖ
ＩＤとクロック信号ＣＫとの時間的な関係が一致しなく
なる。そのため、クロック信号ＣＫに基づいて時間軸変
動のある原色ビデオ信号ＶＩＤを、時間軸変動を持たせ
たままラインメモリ３１にメモリインすることができな
くなってしまう。このことは、原色ビデオ信号ＶＩＤを
ラッチ回路３２に転送しても時間軸変動を補正できない
ことになる。

したがって、この発明のように遅延回路１２１３が必要
となる。

［発明の効果コ 以上説明したように、この発明においては、入カビデオ
信号の時間軸変動に同期したクロック信号に基づいて、
原色ビデオ信号を列電極ドライバに供給するように構成
すると共に、クロック信号に位相同期した輝度信号とク
ロマ信号に基づいて原色ビデオ信号を作成し、また列電
極ドライバを制御するようにしたから、複雑な回路構成
によらなくても入力ビデオ信号の時間軸を補正すること
ができる。

従って、この発明では回路構成を複雑化することなく画
面の曲がりや揺れなどを簡単に修正することができるか
ら、常時安定した画像を映出できる特徴を有する。

【図面の簡単な説明】

第１図はこの発明に係る時間軸補正機能を有する液晶表
示装置の一例を示すフロック図、第２図は列電極ドライ
バの構成図、第３図は列電極ドライバの動作タイミング
を示す波形図である。 ２、１６・・　水平同期分離回路 ］　４　・ １８　・ Ｙ／Ｃ分離回路 ・クロマ処理回路 遅延回路 ・原色信号変換回路 色切換回路 ・行電極ドライバ ・ＬＣＤパネル タイミング調整回路 ・列電極ドライバ ＰＬＬ回路 列電極ドライバ３０の詳細 第２図 水平同期信号ＨＰ 水平走査スタートパルスＳ ラッチパルスＬＰ Ｐ　　　　　　　　　　　　　： 列電極トライバ３０の動作タイミング 第３図

Claims (1)

【特許請求の範囲】
1. （１）入力ビデオ信号の時間軸変動に応じた時間軸変動
   を持つクロック信号の発生手段と、このクロック信号の
   変動と上記入力ビデオ信号を同期させるための入力ビデ
   オ信号に対する遅延手段と、 １ライン分のアナログメモリとラッチ回路とで構成され
   た液晶パネル用の列電極ドライバとを有し、 上記遅延ビデオ信号を上記クロック信号に同期して上記
   アナログメモリに１ライン分書き込み、そののち１ライ
   ン分のビデオ信号をラッチして上記液晶パネルに供給す
   るようにしたことを特徴とする入力ビデオ信号の時間軸
   補正機能を有する液晶表示装置。