JPH04138072A - 混成集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明はインバータ制御用混成集積回路装置に関し、詳
細には、そのインバータ回路の保護方式の改善に関する
。

（ロ）従来の技術 第７図を参照して従来のインバータ制御用混成集積回路
装置を説明する。

絶縁金属基板を使用するインバータ制御用混成集積回路
装置は例えばインバータ回路とその制御回路がそれぞれ
別の絶縁金属基板に形成される。

第１の絶縁金属基板（７０）には、インバータ回路の負
荷となるモータＭの回転速度、回転方向等のデータＤＩ
Ｎ並びに後述する過電流検出回路の信号を入力してイン
バータ制御信号を生成する制御回路（７２）、この制御
回路（７２）の信号出力および過電流検出回路の信号入
力のためのバッファ（７４）等が実装され、第２の絶縁
金属基板（８０）にはインバータ回路を形成するスイッ
チング素子Ｑ、〜Ｑ　＋ｓ、このスイッチング素子Ｑ　
＋＋〜Ｑ　＋ｓをオン・オフ制御するドライバ（８２）
、慣流ダイオードＤＩｌ〜Ｄ　＋６、過電流検出回路（
８４）等が実装される。

これら第１および第２の絶縁金属基板（７０）（８０）
は定められた絶縁距離を隔てて樹脂製のケースに一体化
され、その制御回路とインバータ回路は内部あるいは外
部においてホトカブラＰ　Ｃ＋。、ＰＣ，、〜ｐｃ、、
により結合される。また、制御回路とインバータ回路は
単一の絶縁金属基板に形成されることもある。

次に、インバータ回路およびその制御回路の動作を簡単
に説明する。

マイクロコンピュータあるいはＤＳＰにより構成される
制御回路（７２）はＤいとして入力される回転速度設定
信号に応じた周波数であって、それぞれ１２０度の位相
差を有する３つのパルス幅化正弦波とこのパルス幅化正
弦波に対してそれぞれ１８０度位相が遅れた３つのパル
スを生成する。

それぞれ１２０度の位相差を有する３つのパルス幅化正
弦波はバッファ（７４）、ホトカブラＰ　Ｃ＋　ｔ〜Ｐ
　Ｃ＋。およびドライバ（８２）を介してインバータ回
路を形成する上側アームのスイッチング素子Ｑ　＋＋、
Ｑ　＋３、Ｑ　＋ｓの制御電極に入力され、これらをオ
ン・オフ制御する。また、このパルス幅化正弦波に対し
てそれぞれ１８０度位相が遅れたパルスは同様に下側ア
ームのスイッチング素子Ｑ　＋２、Ｑ　＋４、Ｑ　＋ｅ
をオン・オフ制御する。

従って、それぞれ１２０度の位相差を有する３つのパル
ス幅化正弦波とこのパルス幅化正弦波に対してそれぞれ
１８０度位相が遅れた３つのパルスによりオン・オフ制
御されるインバータ回路の出力端子、即ちスイッチング
素子Ｑ　＋　＋とＱ　＋２、スイッチング素子Ｑ、３と
Ｑ　＋ａ、スイッチング素子Ｑ　＋ｓ、Ｑ　＋８の接続
点には３相のパルス幅化正弦波電圧が得られ、モータＭ
に流れる負荷電流は正弦波に近似したものとなる。

モータの過負荷、直列スイッチング素子の同時導通、そ
の他に起因する過電流は抵抗Ｒ１＋および過電流検出回
路（８４）により検出され、ホトカブラＰＣ，。、バッ
ファ（７４）を介して制御回路（７２）に入力される。

制御回路（７２）はこの過電流検出信号に基づいて一定
期間パルス出力を停止する等の保護動作を行う。

（ハ）発明が解決しようとする課題 上記構造、回路構成のインバータ制御用混成集積回路装
置では、ＤＣラインに押入された電流検出抵抗Ｒ１、に
より過負荷、あるいは直列スイッチング素子の同時導通
（アーム短絡）、その他に起因する過電流を検出するこ
とができるものの、電流検出抵抗Ｒ１＋を通らない過電
流を検出できない欠点を有している。

また、許容損失の大きいスイッチング素子を使用する必
要があるため高集積度が達成できない欠点を有する。

（ニ）課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、集
積回路基板上に、スイッチング素子、このスイッチング
素子の被制御電極間電圧を検出する過電圧検出回路、こ
の過電圧検出回路出力に基づいて前記スイッチング素子
を制御する保護回路等を実装して混成集積回路装置とし
て実現したインバータ回路において、過電圧検出回路に
人力される前記被制御電極間電圧のレベルを過電圧検出
回路の電源電圧より常時低くなるように変更することに
より、広範囲の過電圧検出を可能にし、混成集積回路装
置並びにそのスイッチング素子の高速、確実な保護を図
るものである。

（ネ）作用 スイッチング素子の被制御電極間電圧を検出し、この検
出出力によりスイッチング素子の制御電極へのパルス入
力を直接制御するため、内部電力損失が最も大きくなる
大電流、かつ高電圧状態を検出することができると共に
瞬時の、確実な保護が可能となる。

また、過電圧検出回路に入力されるスイッチング素子の
被制御電極間電圧のレベルを過電圧検出回路の電源電圧
より常時低くなるようにしたため、過電圧検出回路の不
感帯がなくなり、過電圧検出レベルを任意に設定するこ
とができる。

さらにまた、許容損失の大きいスイッチング素子を使用
する必要がなくなり、混成集積回路装置の高集積化が達
成される。

（へ）実施例 以下、第１図乃至第６図を参照して３相のインバータ制
御回路に適用した本発明の一実施例を説明する。

本発明のインバータ制御用混成集積回路装置は、第１図
のブロック図に示されるように、スイッチング素子Ｑ　
ｍｌ、Ｑａ２〜Ｑ　＠ＩＮ　Ｑｅ２、これらスイッチン
グ素子Ｑ　ａ　＋、Ｑ、２〜Ｑ０１、Ｑ　ｏｚに並列接
続される慣流ダイオードＤａｌ、　Ｄａ２〜Ｄａ＋、Ｄ
＋１２、スイッチング素子Ｑ　ａ　＋、Ｑ、、〜Ｑ　ａ
ｔ、Ｑ　６２の被制御電極に並列接続され、被制御電極
間電圧を検出する過電圧検出・保護回路（１２，）〜（
１２゜）および（１４，）〜（１４゜）、スイッチング
素子Ｑ、Ｉ、Ｑ。２〜Ｑ　６１、Ｑ。２の制御電極を制
御するドライバ（１８）、過電流検出回路（１６）を実
装した第１の絶縁金属基板（ＩＯ）と制御回路（２４）
およびその出力のバッファ（２２）を実装した第２の絶
縁金属基板（２０）、並びに第１および第２の絶縁金属
基板（２０）（１０）に形成した回路を結合するホトカ
ブラＰＣ〜ＰＣｈから構成される。前記した第１および
第２の絶縁金属基板（１０）（２０）はそれぞれ個別に
ケーシングされるか、所定の絶縁距離を隔てて単一のケ
ースに固着、一体止される。なお、以上の回路は単一の
絶縁金属基板上に形成することも可能である。

スイッチング素子Ｑ　ａｌ、Ｑｌ１２〜Ｑ　ｅ＋には、
同図には一例としてバイポーラトランジスタの記号が使
用されているが、その他、パワーＭＯＳあるいはＩＧＢ
Ｔ等任意の高速スイッチング素子が使用でき、第１の絶
縁金属基板（］０）上にチップ形状で実装される。また
、このスイッチング素子Ｑ１、Ｑ　１１２〜Ｑ　６１と
そのスイッチング素子に並列接続される慣流ダイオード
Ｄａｌ、Ｄ１□〜Ｄ　０＋、Ｄ、、２には混成集積回路
装置に特に高集積度が求められる場合には、それらを一
体形成した複合素子が使用される。

第２の絶縁金属基板（２０）上に実装される制御回路（
２４）はマイクロコンピュータにより構成され、特に高
速性が要求される位置制御等の用途にはディジタル・シ
グナル・プロセッサ（ＤＳＰ）が使用される。

次に、実施例の動作を説明する。

制御回路（２４）はＤｌＮとして入力される設定回転速
度信号に応じた周波数であって、それぞれ１２０度の位
相差を有する３つのパルス幅化正弦波ＣＰ、ｌ〜ＣＰ。

、とこのパルス幅化正弦波ＣＰ、、〜ＣＰ、Ｉに対して
それぞれ１８０度位相が遅れた３つの矩形パルスＣＰ−
２〜ＣＰ、ｔを出力する。なお、パルス幅化正弦波に換
えて単なる矩形波、あるいはパルス幅化矩形波も使用可
能である。

それぞれ１２０度の位相差を有する３つのパルス幅化正
弦波ｃｐ、、〜ＣＰ　−＋はバッファ（２２）、ホトカ
プラＰＣ，〜ＰＣ，、ドライバ（１８）、さらには過電
圧検出・保護回路（１２，）〜（１２゜）を介してイン
バータ回路を形成する上側アームのスイッチング素子Ｑ
１、Ｑｂ＋ｂＱｏ＋の制御電極に入力され、これらをオ
ン・オフ制御する。また、このパルス幅化正弦波に対し
てそれぞれ１８０度位相が遅れた矩形パルスＣＰ−２〜
ＣＰ、２は同様に下側アームのスイッチング素子Ｑ１゜
、Ｑ　ｂｚ、Ｑ　ｅ２をオン・オフ制御する。

第２図および第３図を参照して実施例の過電圧検出・保
護回路（１２，）〜（１２゜）、（１４，）〜（１４゜
）およびその動作を詳細に説明する。なお、過電圧検出
−保護回路（１２，）〜（１２゜）、（１４，）〜（１
４゜）は同−回路構成であり、−例として示したスイッ
チング素子Ｑ　１１２に並列接続される過電圧検出・保
護回路（１４，）は第２図の破線内に示される。

第２図に示されるように、過電圧検出・保護回路（１４
，）はスイッチング素子Ｑ、２の被制御電極間に設定抵
抗Ｒ，２を介して接続される定電圧ダイオードＺＤと抵
抗Ｒ，との直列回路、比較回路（３２）、矩形パルスＣ
Ｐ、２を入力してその立ち上がりからコンデンサＣによ
り定まる一定期間ローレベルを出力するデイレイ回路（
３０）、このデイレイ回路（３０）の出力と前記比較回
路（３２）の出力を入力するナンド回路（３４）、この
ナンド回路（３４）の出力および過電流検出回路（Ｉ６
）の出力に基づいてスイッチング素子Ｑ　Ｒ２の制御電
極に入力される矩形パルスｃｐ、２を制御する３人力ア
ンド回路（３６）から構成される。なお、スイッチング
素子を高速動作させるための制御電極電荷放電回路は省
略されている。

設定抵抗Ｒａ２は過電圧検出・保護回路（２２，）〜（
１２゜）、（１４，）〜（１４゜）がモノリシック集積
回路化される場合に、検出レベルの設定のために付加さ
れるものである。この設定抵抗Ｒ８２の抵抗値の変更に
より、過電圧検出回路人力が常時その電源電圧より低く
なるように設定される。この結果、例えばスイッチング
素子のホット側の被制御電極にバイアスされたダイオー
ドを接続し、このダイオードのオン・オフ検出によりス
イッチング素子の被制御電極電位を検出する方式に比較
して、本発明の過電圧検出回路は広範囲の被制御電極電
位に応動すると共に過電圧検出動作が電源電圧変動の影
響を受けない利点を有することとなる。

スイッチング素子の動作領域および安全動作領域を説明
する第３図を参照すると、通常、スイッチング素子Ｑ　
ａｌ、Ｑ、、２〜Ｑ　ｏｌ、Ｑ　６２はその制御電極電
圧がローレベルであるとき図の（Ｂ）に動作点があり、
ハイレベルであるとき図の（Ａ）に動作点がある。同図
より明らかなように、Ｖ（４１、積で表されるスイッチ
ング素子Ｑａ＋、Ｑ　１１２〜Ｑ　ｏｌ、Ｑ　６２の内
部電力損失は（Ａ）（Ｂ）動作点の変化によっては大き
く変化しないに対して、ノイズ等によりバイアスされて
、スイッチング素子の被制御電極電圧■。ｌ！が例えば
Ｖ８Ｄとなるときに内部電力損失が著しく増加する。前
記したように本発明ではこの■８ｏを任意に設定するこ
とができる。

本実“施例の他の特徴は、デイレイ回路（３ｏ）により
、スイッチング素子の被制御電極電圧検出をスイッチン
グ素子Ｑ　ａｌ、Ｑ、２〜Ｑ　ｏｌ、Ｑ　１１２の制御
電極に入力されるパルス幅化正弦波ＣＰ、、〜ｃｐ、、
、あるいは矩形パルスｃｐ、、の立ち上がりから１４時
間後に行って、遷移期間の検出を排除した点にある。即
ち、第２図にて６で示され、コンデンサＣにより設定さ
れる遅延時間はインバータ回路の高速化に伴って短くな
り、ノイズによる誤動作が顕著となる。このため、実施
例の混成集積回路装置は絶縁金属基板上に形成されるの
が好ましい。

続いて、第４図を参照して過電圧検出・保護回路の変形
例を説明する。

第４図に示す過電圧検出・保護回路は停電圧ダイオード
ＺＤ、、ＺＤ２、抵抗Ｒ７、Ｒ２、比較回路（４２）、
反転出力比較回路（４３）およびアンド回路（４６）か
らなる周知のウィンドコンパレータとこのウィンドコン
パレータの出力が所定期間継続するときローレベルを出
力する周知のデイレイ回路（４８）により構成され、先
の実施例の過電圧検出・保護回路と同様に検出レベル設
定抵抗ＲＲ２およびコンデンサＣを除いて容易にモノリ
シック集積回路化される。

最後に、第５図および第６図を参照して本発明の混成集
積回路装置の構造を説明する。

第５図の断面図に示されるように、本発明の混成集積回
路は概ね、陽極酸化処理を施したアルミニウムが好適で
ある絶縁金属基板（６０）、この絶縁金属基板（６０）
の−主面に絶縁性接着剤（６２）により接着した銅箔を
エツチングして所定パターンに形成した導電路（６４）
、この導電路（６４）上にＡｇベースト（図示しない）
等を介して、さらにはヒートシンク（６６）を介して固
着したスイッチング素子（６８）、集積回路素子（６９
）からなる断面構造を有する。

また、第６図に示されるように、所定パターンに形成し
た導電路（６４）上にヒートシンク（６６）を介して固
着したスイッチング素子Ｑ　ｍｌ、Ｑ　ａ２〜Ｑゎ８、
Ｑ　６２、慣流ダイオードＤ　Ｍｌ、Ｄ、２〜Ｄ。１、
Ｄｏ２、モノリシック集積回路化された過電圧検出・保
護回路（１２，）〜（１２゜）、（１４，）〜（１４゜
）およびレベル設定のためのチップ抵抗Ｒ８１〜Ｒａｔ
、タイミング設定のためのチップコンデンサＣで表され
る平面構造を有する。

（ト）発明の効果 以上に述べたように本発明に依れば、 （１）スイッチング素子の被制御電極間電圧を検出し、
この検出出力によりスイッチング素子の制御電極へのパ
ルス入力を直接制御するため、内部電力損失が最も大き
くなる大電流、高電圧状態を検出することができると共
に瞬時の、確実な保護が可能となる。

（２）過電圧検出回路の被検出入力をその電源電圧より
常時低くなるように変更するため、広範囲の被制御電極
間電圧に応動すると共に電源電圧変動の影響を受けない
。

（３）許容損失の大きいスイッチング素子を使用する必
要がないため混成集積回路装置の高集積化が達成される
。

（４）ノイズによる誤動作が防止され、微少なタイミン
グ設定が可能となるため、インバータ回路の高速動作が
阻害されない。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は実施
例の過電圧検出・保護回路を説明するブロック図、第３
図はスイッチング素子の動作点および安全動作領域を説
明する図、第４図は過電圧検出・保護回路の変形例を説
明するブロック図、第５図は本発明の断面図、第６図は
本発明の一実施例の平面図、第７図は従来例のブロック
図。 （１０）・・・第１の絶縁金属基板、（１２，）〜（１
２゜）（１４，）〜（１４゜）・・・過電圧検出・保護
回路、　（１６）・・・過電流検出回路、（１８）・・
・ドライバ、Ｑ　ａ　＋〜Ｑ　ｏｌ、Ｑ　６２〜Ｑ　０
２・・・スイッチング素子、Ｄ　６＋、　Ｄｏ２〜Ｄａ
２・・−慣流ダイオード、第２の絶縁金属基板、　（２
２）・・・バッファ、・・・制御回路。 Ｄ　ａ１〜 （２０）・・

Claims (6)

【特許請求の範囲】
1. （１）集積回路基板上に、ブリッジ接続される複数のス
   イッチング素子、それぞれのスイッチング素子の被制御
   電極間電圧を検出する過電圧検出回路、この過電圧検出
   回路出力を直接入力して前記スイッチング素子の制御電
   極へのパルス入力を制御する保護回路を実装した混成集
   積回路装置において、 前記過電圧検出回路に入力される前記被制御電極間電圧
   のレベルを過電圧検出回路の電源電圧より常時低くなる
   ように変更したことを特徴とする混成集積回路装置。
2. （２）前記過電圧検出回路によりスイッチング素子の所
   定のタイミングの被制御電極間電圧を検出することを特
   徴とする請求項１記載の混成集積回路装置。
3. （３）前記集積回路基板上に、過電圧検出回路の検出タ
   イミングを設定するチップコンデンサを実装したことを
   特徴とする請求項２記載の混成集積回路装置。
4. （４）前記過電圧検出回路により、スイッチング素子の
   被制御電極間の所定電圧を検出することを特徴とする請
   求項１記載の混成集積回路装置。
5. （５）前記スイッチング素子に単一の半導体基板上に慣
   流ダイオードを同時形成した複合素子を用いたことを特
   徴とする請求項１記載の混成集積回路装置。
6. （６）前記スイッチング素子にパワーＭＯＳあるいはＩ
   ＧＢＴを用いたことを特徴とする請求項１記載の混成集
   積回路装置。